ARCHITEKTURY KOMPUTERÓW

Wielkość: px
Rozpocząć pokaz od strony:

Download "ARCHITEKTURY KOMPUTERÓW"

Transkrypt

1 ARCHITEKTURY KOMPUTERÓW DR HAB INZ. WITOLD DZWINEL prof.n.agh Katedra Informatyki AGH, Grupa Systemów Równoleglych p Kraków, m a j

2 TEMATYKA WYKLADU (I) 3. WIELOPOZIOMOWOSC OPISU ARCHITEKTUR KOMPUT E - ROWYCH ARCHITEKTURA =ROZWIAZANIA SPRZETOWE + OPROGRAMOWANIE M o d e l w i e l o p o z i o m o w y - opisuje mikrosystem na wielu poziomach abstrakcji, odpowiadaj a- cych z reguly potrzebom róznych grup ludzi nad nim pracujacych lub z niego korzystajacych. poziom obwodów elektronicznych poziom pikoarchitektury poziom mikroarchitektury poziom makroarchitektury poziom systemu operacyjnego poziom megaarchitektury

3 Poziom obwodów elektronicznych Obraz sprzetu w oczach konstruktora technologa elementów cyfrowych uzytych do ko nstrukcji tego sprzetu. Poziom - teoria obwodów elektronicznych, elementy obwodów: tranzystory, di o- dy, rezystory, kondensatory, zródla napiecia. Zmiany napiec w e j s c i o w y c h w trakcie realizacji rozkazów Czarne skrzynki Zmiany napiec w y j s c i o w y c h

4 Poziom pikoarchitektury Obraz sprzetu w oczach konstruktora elementów cyfrowych o róznym stopniu integracji. Opis sprzetu w kategoriach dzialania ukladów logicznych kombinacyjnych i sekwencyjnych, z kt ó- rych skladaja sie elementy cyfrowe uzyte przez konstruktora sprzetu Czarne skrzynki Zmiany wejsc elementów logicznych w trakcie realizacji rozkazu J C K J C K Q Q Q Q Zmiany wyjsc i zmiany stanów elementów logicznych

5 Poziom mikroarchitektury Obraz sprzet u w oczach konstruktora elementów tego sprzetu lub w oczach programisty pamieci stalej ukladu sterowania mikroprocesorów systemu. Redukcja ukladu do zestawu rej e- strów, przesylanie wektorów informacji cyfrowej w trakcie przesylania moga one ulegac zmiana (poziom przesylan miedzyrejestrowych). Umozliwia okreslenie przebiegu kazdego rozkazu z dokladnoscia do przesylan miedzyrejestrowych. REJESTR A REJESTR B Czarne s k r z y n k i S U M A T O R Zmiany wejsc elementów logicznych w trakcie realizacji r o z k a z u REJESTR C Przebieg realizacji rozkazu

6 Poziom makroarchitektury Obraz sprzetu w oczach konstruktora tego systemu (elektronika, inz. oprogramowania po d- stawowego, oprogramowania uzytkowego). Potrzebne tylko te szczególy których znajomosc jest wymagana przy montazu systemu ze skladajacych sie nan elementów i przy pisaniu oprogramowania przy pomocy asemblera (mikroprocesory, elementy pamieci inne elementy wielkiejintegracji). Uklad polaczen elementów systemu Ciag rozkazów sformulowanych przez konstruktora oprogramowania podstawowego lub uzytkowego Sprzet z dokladnoscia do szczególów wystarczajacych do montazu systemu i opracowania programu w asemblerze Czarna skrzynka Reakcja sprzetu

7 Poziom systemu operacyjnego Obraz sprzetu i oprogramowania podstawowego, widzianego przez konstruktora oprogramowania uzytkowego. Okresla architekture jezyków wysokiego poziomu. Sprzet + oprogramowanie = system komputerowy. Historycznie - nowa era komputerów (koniec 50-tych poczatek 60). Opis swego rodzaju sprzetu wirtualnego (sprzetu teoretycznie mozliwego) na który sklada sie nie tylko sprzet lecz i oprogramowanie podstawowe. Zwalnie konstruktora od zajmowania sie szczególami technicznymi. Szczególy niedost rzegalne dla konstruktora oprogramowania uzytkowego. C i a g m a k r o i n s t r u k c j i s f o r m u l o w a n y c h przez k o n s t r u k t o r a o p r o g r a m o w a n i a u z y t k o w e g o Sprzet i oprogramowanie p o d s t a w o w e Czarna s k r z y n k a Reakcja sprzetu i o p r o g r a m o w a n i a p o d s t a w o w e g o

8 P o z i o m m e g a a r c h i t e k t u r y Megaarchitektura jest obrazem calego sprzetu i oprogramowania w oczach uzytkownika. Na poziomie megaarchitektury sprzet i oprogramowanie jest nierozdzielne. Wynika to z: wlasciwosci sprzetu i oprogramowania determinuja istotne dla uzytkownika wlasnosci i cechy systemu z punktu widzenia i sprzetu i uzytkownika jest nieistotne i nierostrzygalne które z wlasciw o- sci i cech systemu sa generowane sprzetowo a które programowo. Inne szczególy nieistotne. System komputerowy Polecenia u z y t k o w n i k a R e a k c j a s y s t e m u Czarna s k r z y n k a

9 1. Interpretacja fizyczna modelu 2. Niezaleznosc poszczególnych poziomów a ) wybór poziomu zdeterminowany celem któremu ten opis sluzy b ) inny jezyk opisu na kazdym poziomie c ) inna definicja podstawowego elementu systemu ( czarnej skrzynki ) d ) zasady opisu na kazdym z poziomów nie sa ze soba powiazane (silnie zwiazane), kazdym z poziomów zajmuje sie innego rodzaju specjalista e ) Rozumienie dzialania mikrosystemu zwieksza sie wraz z przechodzeniem z poziomu na poziom (nizej - dzialanie elementów, wyzej - ich wspóldzial anie) 3. Na kazdym z poziomów stosujemy opis czarnej skrzynki. Czarna skrzynka - nazywamy dowolny system, dla k t ó r e g o u z y t k o w a n i a w y s t a r c z y w y l a c z n i e z n a j o m o s c w l a s c i w o s c i w e j s c i o w o -w y j s c i o w y c h, o k r e s l o n y c h p r z e z p r z e - biegi zmian jego wielkosci wyjsciowych w odpowiedzi na wszystkie dopuszczalne zmiany jego wielkosci wejsciowych.

10 Szybkosc maksymalna - n a j w i e k s z a s z y b k o s c z j a k a m o z e p r a c o w a c d a n a m a s z y n a. J e s t t o g ó r n a g r a n i c a szybkosci procesora okreslona przez fizyczna strukture sprzetu. 1 flop = jedna operacja zmennoprzecinkowa 1 flops = 1 flop/s = szybkosc obliczen Wydajnosc w piku = peak performance =R pea k Wydajnosc maksymalna = R max najwieksza szybkosc uzyskana dla problemu algebry liniowej pakietu benchmarków Linpack (Jack Dongarra) N max - wielkosc najwiekszego problemu dla którego uzyskano R max N 1/2 - wielkosc problemu dla którego uzyskano wydajnos c r ó w n a p o l o w i e R max (powinna byc jak na j- m n i e j s z a ) Istnieja INNE pomiary predkosci maszyny (MIPS, SPEC (int, float), benchmarki, tpm/c, SAP R3 del i v. a n d s a l e u s e r s )

11 NAJWIEKSZA aktualnie projektowana architektura ma miec 3600 Teraflops ów (0.36 * f l o p s ó w ) Blue Gene - IBM Power procesorów instalacja: Lawrance Livermore National Labolatory w 2004 roku cel : analiza genotypów Pokonac Earth Simulator Najwieksze instalacje na swiecie znajduja sie na liscie TOP 500

12 100 GFLOPS = kompu t e r z z e g a r e m M h z z z a l o z e n i e m z e j e d e n t a k t o d p o w i a d a j e d n e m u d z i a l a - niu! Czy jest mozliwe osiagniecie takiej predkosci obliczen! BARIERY FIZYCZNE ROZWOJU ARCHITEKTUR: a.) skonczona predkosc rozchodzenia sie sygnalów, b. ) w i e k s z a c z e s t o t l i w o s c o g r a n i c z o n a b e z w l a d n o s c i a u k l a d u, w i e k s z e w y d z i e l a n i e s i e c i e p l a, d a l s z e z w i e k- s z e n i e b e z w l a d n o s c i u k l a d u. Wyjscie : pipelining, interleaving, RISC architectures, zwiekszenie ilosci jednostek funkcjonalnych, m a s o w a r ó w n o l e g l o s c ( m a s s i v e p a r a l l e l i s m ) Szybkosc maksymalna (peak performance) to szybkosc której maszyna na pewno nigdy nie uzyska. O g r a n i c z e n i a : w s p ó l p r a c a p r o c e s o r a z i n n y m i e l e m e n t a m i a r c h i t e k t u r y ( p a m i e c i, r e a l i z a c j a o p e r a c j i w ejs c i a -w y j s c i a, i n s t r u k c j e r o z g a l e z i e n i a )

13 Szybkosc srednia (sustained performance )- najwieksza stale osiagana szybkosc komputera. Dobry par a - metr opisujacy predkosc komputera Wzrost predkosci maksymalnej > wzrost predkosci sredniej NOZYCE: Rosnie równoczesnie róznica pomiedzy predkoscia maksymalna i predkoscia s r e d n i a! Np. podwojenie predkosci zegara zwieksza szybkosc maksymalna 2 razy. Szybkosc srednia rosnie mniej n i z 2 r a z y z e w z g l e d u n a d o s t e p d o p a m i e c i. Stosunek koszt/ szybkosc (price performance ) M a s z y n a N r G f l o p s ó w k o s z t 1 0 m l n. U S D 1 M f l o p s = U S D M a s z y n a N r M f l o p s ó w k o s z t 5 0 t y s. U S D 1 M f l o p s = U S D

14 Instrukcje J e s t t o n a j d r o b n i e j s z y f r a g m e n t o b l i c z e n d o s t e p n y d l a p r o g r a m i s t y. W j a k i s p o s ó b i n t e r p r e t o w a n e s a instrukcje w mikrokodzie (uklad komponentów) tak dokonuje sie podzialu procesorów (komputerów) C I S C (complex instruction set computer ) - maszyna której instrukcje procesora zbudowane sa z róznej ilosci komponentów (nawet bardzo róznej! od 3 - s e t e k!! ). K a z d a i n s t r u k c j a w y m a g a w i e c z d e c y d o w anie r ó - z n y c h c z a s ó w w y k o n a n i a. W maszynach CISC istnieja oprócz pojedynczych instrukcji takze instrukcje skladajace sie z kilku i ki l - kunastu instrukcji mikrokodu. Na starych procesorach mikrokod dla dzielenia zajmuje wiecej cykli niz sekwencja innych instrukcji re - a l i z u j a c y c h t o d z i e l e n i e. Instrukcje na procesorach CISC wykonuja operacje pobrania i zapisywania w pamieci (na proceor a c h RISC istnieja TYLKO 2 instrukcje które to robia)

15 Typy dzialan Rodzaje instrukcji typowych dla dzialania danego procesora n o s z a n a z w e z b i o r u i n- strukcji procesora. 4 k l a s y d z i a l a n : 1. Dzialania pamieciowe (load/store ) 2. Obliczenia na liczbach calkowitych 3. Obliczenia na liczbach zmiennoprzecinkowych. 4. Instrukcje rozgalezienia (zmiana przeplywu sterowania programu ) Zmiana pomiar z MIPSów na FLOPSy dokonala sie w momencie szczytowego okresu p a n o w a n i a p r o c e s o r ó w C I S C.

16 Jak zwiekszyc szybkosc pojedynczego procesora? X cykli/sekunde X S p e e d = = instrukcji/sekunde Y cykli/instrukcje Y X -- zwiekszyc czestotliwosc = zmniejszyc opóznienie zwiazane z przeplywem danych przez procesor (skrócenie sciezek przez które plynie prad) Y -- zmniejszyc liczbe cykli na instrukcje (zuniformizowanie dlugosci inst r ukcji, efektywniejsze zakodowanie instrukcji, pipelining, wzrost liczby jednostek funkcjo - n a l n y c h, o u t-o f-o rder sequencing)

17 Komputery RISC R I S C - reduced instruction set computer - komputery z procesorami o zuniformizowanym zbiorze i n- strukcji o jedna kowej dlugosci, wymagajacych tej samej liczby podobnych kroków. (Rysunek) C E L - uproszczenie operacji mikroprocesora OBSERWACJA - najwiecej czasu procesor spedza na wykonanie instrukcji z ograniczonego podz bioru instrukcji. Sa to instrukcje najprostsze. W N I O S E K - zbiór instrukcji ograniczyc do najprostszych, niezbednych dzialan, zapisac je jak najefe k- t y w n i e j Dodawanie CISC - jedna dluga instrukcja w mikrokodzie Dodawanie RISC - 4 jednakowe instrukcje, niektóre realizowane sprzetowo KORZYSCI - Instrukc j e w y k o n y w a n e s z y b c i e j ( n i e k t ó r e d z i a l a n i a r e a l i z o w a n e w 2 c z y 1 c y k l u ) Prostsza implementacja. Maly zbiór prostych instrukcji = mniej krzemu = na plytce procesora mozna z m i e s c i c c o s j e s z c z e n p. p a m i e c c a c h e. Instrukcje wykonywane tylko na rejestrach (opróc z load/store)

18 Podzial instrukcji RISC IF I D EX MEM WB IF - pobierz z pamieci ID - rozkoduj EX - w y k o n a j M E M - zapisz WB - przenies do akumulatora

19 Pipelining (przetwarzanie potokowe) Pipelining zapewnia t e o r e t y c z n a mozliwosc wykonywani a jednej instrukcji w jednym cyklu zegara. Rysunek NIEBEZPIECZENSTWA: 1. D a t a h a z a r d ( z a l e z n o s c d a n y c h ) 2. Control hazard (instrukcje warunkowe) 3. Structural hazard (równoczesnosc dostepu do pamieci) 4. Rózny czas wykonania kroku EX 5. Komunikacja z pamiecia o p e r a c y j n a

20 Przetw a r z a n i e p o t o k o w e IF ID EX MEM WB IF ID EX MEM WB IF ID E X MEM WB IF ID EX MEM WB IF ID EX MEM WB Instrukcja 1 Instrukcja 2 Instrukcja 3 Instrukcja 4 Instrukcja 5

21 D a t a h a z a r d - wystepuje gdy instrukcja potrzebuje wyniku poprzedniej instrukcji. WYJSCIE: 1) oczekiwanie na rezultat (stall) 2) sprzetowy forwarding z EX (i) do ID (i+1) C o n t r o l h a z a r d - s p o w o d o w a n y n i e l i n i o w y m p r z e p l y w e m s t e r o w a n i a i w y s t e p o w a n i e m i n s t r u k c j i n p. w a r u n k o w y c h. Zmiana licznika przeplywu programu znana po wykonaniu EX z warunkiem. Tymczasem licza sie trzy instrukcje niepotrzebnie. Strata czasu: na wrzucenie tych instrukcji i opróznienie oraz przywrócenie poprzedniego stanu rejestrów. WYJSCIE: dodatkowe opcje w procesorze i zabezpieczenia w kompilatorze 1) wstawienie 2 instrukcji no- o p s za kazdym rozgalezieniem w programie (komp.) 2) wstawienie za kazdym rozgalezieniem instrukcji, które wykonuja sie niezaleznie od rezultatu warunku (branch delay slot ). (komp. raczej trudne) 3) dynamic branch prediction speculative execution, dodatkowy bufor w procesorze i mechanizm predykcji rezultatu warunku. Moze sie pomylic! Potrzebny mechanizm przywracania stanu rejestrów przed pomylka. Structural hazard - k i e d y i n s t r u k c j e l a n c u c h o w a n e c h c a w t y m s a m y m c z a s i e s k o r z y s t a c z t y c h s a - m y c h z a s o b ó w. Jezeli istnieje tylko jeden port dla instrukcji i danych, wtedy pobieranie instrukcji moze zajsc równoczesnie z odwolaniem do danych w pamie ci, wtedy jedna z instrukcji musi czekac az wczesniejsza zakonczy czynnosc. Jedynym wyjsciem jest albo duplikacja zasobów (drogie), albo duplikacja portów pamieci. Jeden dla danych drugi dla instrukcji.

22 Procesory superskalarne. Operacje zmiennoprzecinkowe potrzebuja wiecej cykli niz inne. Zatem dlugosc kroku EX moze byc róz - n a. POZADANE: Zwiekszeni e liczby rodzajów jednostek funkcjonalnych EX (Rysunek) A nawet ich zduplikowanie REZULTAT: WIECEJ NIZ JEDNA INSTRUKCJA/cykl = MASZYNY SUPERSKALARNE SKUTKI UBOCZNE: Wykonanie instrukcji OUT-OF-ORDER (Rysunek) a[1] = 20. / 2. b = a[1] *3.0 a[ 1 ] = c = a [ 1 ] + b p o w i n n o b y c c = 3 8 moze byc c=34

23 Out of order execution

24

25 A M D O P T E R O N

26

27 P O W E R 4

28

29

30

31

32 Hierarchia pamieci (0) Rejestry Podstawowa cache Procesor Druga cache Pamiec pierwszego poziomu Pamiec dodatkowa Pamiec wirtualna P a m i e c d y s k o w a High Performance storage devices (pamiec CD. optyczna, roboty tasmowe)

33 Hierarchia pamieci (I) D ecydujacy element degradujacy wydajnosc obliczen. D egradacja ta zachodzi juz na poziomie przesylan miedzyrejestrowych G w a l t o w n e o b n i z e n i e w y d a j n o s c i, g d y n a s t e p u j e z m i a n a s t e r o w a n i a s p o w o d o w a n a p r z e z w y w o l a n i e p r o- c e d u r. WYJ S C I E : W architekturach RISC (SPARC) tworzy sie banki rejestrów (okna - Windows ). Ilosc okien = glebokosc z a g n i e z d z e n i a W celu unikniecia konfliktów WAW i WAR stosuje sie przemianowanie rejestrów (register renaming ) Jezeli rejestr nie moze byc wykorzystany przez instrukcje do zapisu, poniewaz jest uzywany przez inna instrukcje, wynik przesylany jest do innego wolnego rejestru i wszystkie odwolania do tego rezultatu zostaja skierowane do aktualnie zajmowanego przez niego rejestru.

34 O k n a r e j e s t r o w e

35 Hierarchia pamieci (II) C I S C - moze dokonywac operacji na operandach bezposrednio w pamieci R I S C - laduje dane pamieci do rejestrów wykonuje operacje i wynik przesyla do pamieci. Instrukcje tez m u s i z a l a d o w a c z p a m i e c i i t o z p r e d koscia przynajmniej 1 instrukcja/cykl W N I O S E K : M u s i i s t n i e c p o d s y s t e m p a m i e c i k t ó r y p o z w a l a n a z a l a d o w a n i e z p a m i e c i p r z y n a j m n i e j 2 pobrania na jeden cykl (takt) UWAGA: Zaprojektowanie pamieci to jednak cos wiecej niz sama jej predkosc. virtual memory spaces security and safety in microprogramming process synchronization semantic correctness of program

36 Hierarchia pamieci (pamiec wirtualna) P o z w a l a n a d z i e l e n i e p a m i e c i o p e r a c y j n e j p o m i e d z y o d d z i e l n e p r o c e s y w t a k i s p o s ó b b y d e t a l e i m p l e m entacji nie by ly dostrzegalne przez uzytkownika, a kazdy proces mial wirtualna mozliwosc dostepu do sw o- j e j w l a s n e j i p e l n e j p r z e s t r z e n i a d r e s o w e j. W rzeczywistosci fizyczna pamiec jest szatkowana na bloki i dzielona pomiedzy wykonujace sie procesy. System zarzadzania pamiecia pozwala na translacje abstrakcyjnej pamieci na dostepna fizyczna pamiec operacyjna. Wielkosc pamieci determinowana jest wielkoscia przestrzeni adresowej. Dla procesorów 64 bitowych =~2* Dlatego nie istnieje potrzeba ponownego wykorzystania adresu, az do momentu zrebootowania przestrzeni adresowej. Kompilator nie musi sie martwic o dealokacje i inicjalizacje pamieci, alokuje pamiec w dowolnym nie uzywanym miejscu. (mnóstwo smieci) Stronnicowanie (paging ) - daje iluzje wiekszej pamieci ni z aktualnie jest dostepna. ( pamiec fizyczna jest dzielona na strony i pamiec wirtualna takze na strony. Aktywne strony procesów laduja sie do pamieci podczas gdy nieaktywne pozostaja na dysku). Wirtualny adres zawiera adres strony i offset. Page table zawiera informacje do numeru jakiej strony pamieci fizycznej dopieta zostala aktywna strona pamieci wirtualnej. W przypadku page fault strona aktywna jest wyrzucana z pamieci fizycznej i ladowana nowa strona. Dla architektur 64 bitowych stronicowana jest równiez Page table. Bardzo kosztowne. WYJSCIE : Transaction Lookside buffer (TLB) - pamiec podreczna typu cache. Przechowuje odpowiednik adresu pamieci rzeczywistej do adresu wirtualnego. Kazdy nowy dostep do pamieci (strony aktywnej) odwoluje sie do TLB zamiast do page table. Cache procesora odwoluje sie do TLB gdy na wejsciu cacha znajduje sie adres fizyczny, a cache indeksowany jest wirtualnie. Gdy na wejsciu znajduje sie adres wirtualny nie potrzbny jest TLB. Niezbedne jest jednak sprawdzanie kontekstu w przypadku wiekszej ilosci wykonywanych procesów (1 adres wirtualny = wiele ad - r e sów fizycznych).

37 Hierarchia pamieci (optymalizacja pamieci DRAM ) ZALOZENIE - wielkosc strony pamieci DRAM 1024 bajty, kazde chybienie pamieci to dodatkowe 10 cy - kli. Przypade k 1. REAL A(256), B(256), C(256) INTEGER I D O I = 1, 2 5 6, 1 A(I) = B(I) + C(I) ENDDO Ilosc chybien 30 * 256 = 7680 cykli Przypadek 2 R E A L A ( ), B ( ), C ( ) I N T E G E R T 1, T 2, T 3, T 4, S 1, S 2, S 3, S 4, I DO I = 1, 256, 4 T1 = B(I) T2 = B(I+1) T3 = B(I+2) T4 = B(I+3) S1 = C(I) S2 = C(I+1) S3 = C(I+2) Ilosc chybien 4 razy mniejsza S4 = C(I+3) T1 = T1 + S1 T2 = T2+S2 T3 = T3+S3 T4 = T4+S4 A(I) = T1 A(I+1) = T2 A(I+2) = T3 A(I+3) = T4 ENDDO

38 Hierarchia pamieci (pamiec cache) C a c h e (skrytka) - szybka pamiec wykorzystywana jako bufor danych, które mozna szybko zaladowac do rejestrów CPU (w procesorach RISC oddzielne skrytki dla danych i instrukcji) Do skrytki wczytywane dane aktualnie potrzebne i sasiadujace (rezydujace blisko w pamieci operacy jnej) w p o s t a c i t z w. W i e r s z a c a c h e (jest to najmniejsza ilosc informacji przesylana do pamieci roboczej). Instrukcja prefetch l a d u j e w a r t o s c z p a m i e c i d o c a c h a z a n i m b e d z i e w y k o r z y s t a n a. PRZYKLAD: R E A L A ( 1 0 0, ), B ( 1 0 0, ), C ( 1 0 0, ) I N T E G E R I, J D O I = 1, 1 0 0, 1 D O J = 1, 3 0 0, 1 A ( I, J ) = B ( I, J ) + C ( I, J ) ENDDO ENDDO

39 Ewolucja typowego komputera sekwencyjnego

40 Minimal Instruction Set Computers The term MISC refers to Minimal Instruction Set Computers i n g e n e r a l, a n d t o t h e c h i p s d esigned by Chuck Moore at Computer Cowboys. These chips are unusual in many ways. They are designed on Chuck's VLSI CAD software called OKAD. They are implemented in CMOS Silicon VLSI proces - ses and are very small and fast. The y use a CPU architecture based on the Forth computer lan guage, and with only five bit instructions. The first chip to be produced at Co mputer Cowboys was MuP21. M u P 2 1 s t a n d s f o r M u l t i -M i c r o P r o c e s s o r. W i t h o n l y 2 5 i n s t r u c t i o n s M u P 2 1 i s a M i n i m a l I n s t r u c- t i o n Set Computer. But it is not just he instruction set that has been minimized, much of the co m- plexity in modern chips is gone. MuP21 is implemented in only 7000 transistors vs millions of tran - s i s t o r s o n o t h e r m o d e r n c h i p s. M u P 2 1 i n c l u d e s n o t o n l y a F o r t h Engine CPU, but also a memory in - terface processor, and a video output processor on the chip. With only 7000 CMOS transistors MuP21 can execute 80 million instructions per second and only draw 50 milliwatts of power. A paper entitled MuP21 a High Performance MISC Processor was published by Charles Moore and C. H. T i n g i n t h e January 1995 issue of Forth Dimensions.

41 Some of the problems in the RISC architecture are quite evident: a. R I S C p r o c e s s o r s a r e i n h e r e n t l y s l o w, b e c a u s e e a c h i n s t r u c t i o n s t i l l n e e ds m a n y m a c h i n e c y c l e s t o e xe - cute. Instruction pipelines are used to accelerate the execution. However, the pipeline must be flushed and r e f i l l e d w h e n a b r a n c h i n s t r u c t i o n i s e n c o u n t e r e d. b. I n c r e a s i n g s p e e d i n t h e R I S C p r o c e s s o r c r e a t e s a l a r g e d i s p a r i t y b e t w e e n t h e p r o c e s s o r a n d t h e s l o w e r m e m o r y. T o i n c r e a s e t h e m e m o r y a c c e s s i n g s p e e d, i t i s n e c e s s a r y t o u s e c a c h e m e m o r y t o b u f f e r i n s t r uc - t i o n a n d d a t a s t r e a m s. T h e c a c h e m e m o r y b r i n g s i n a w h o l e s e t o f p r o b l e m s w h i c h c o m p l i c a t e t h e s y s t e m d e s i g n a n d r e n d e r t h e s y s t e m m o r e e x p e n s i v e. c. R I S C p r o c e s s o r s a r e v e r y i n e f f i c i e n t i n h a n d l i n g s u b r o u t i n e c a l l s a n d r e t u r n s. E f f i c i e n t s u b r o u t i n e me - c h a n i s m i s c r i t i c a l t o t h e p e r f o r m a n c e o f a p r o c e s s o r i n s u p p o r t i n g h i g h l e v e l l a n g u a g e s. M a n y R I S C p r o- c e s s o r s u s e a l a r g e r e g i s t e r f i l e, w h i c h i s w i n d o w e d t o f a c i l i t a t e s u b r o u t i n e c a l l a n d r e t u r n. H o w e v e r, t h e r e g i s t e r w i n d o w m u s t b e b i g e n o u g h t o h a n d l e a l a r g e s e t o f i n p u t, o u t p u t, a n d l o c a l p a r a m e t e r s. T h e l a r - g e r e g i s t e r w i n d o w w a s t e s t h e m o s t p r e c i o u s r e s o u r c e i n t h e R I S C p r o c e s s o r. A l a rg e r e g i s t e r f i l e a l s o s l o w s d o w n t h e c o m p u t e r s y s t e m d u r i n g a c o n t e x t s w i t c h, w h i c h m u s t s a v e t h e r e g i s t e r f i l e a n d l a t e r re - store it.

42 Minimal Instruction Set Computers a. W h a t i s t h e m i n i m u m s e t o f i n s t r u c t i o n s i n a m i c r o p r o c e s s o r to m a k e i t u s e f u l i n s o l v i n g p r a c t i c a l p r o g r a m m i n g p r o b l e m s? b. W h a t w i l l b e t h e p e r f o r m a n c e o f a m i c r o p r o c e s s o r w i t h s u c h a m i n i m u m s e t o f i n s t r u c t i o n s? c. W h a t f a c i l i t i e s i n a m i c r o p r o c e s s o r a r e n e c e s s a r y t o r e d u c e t h e c o m p l e x i t y a n d t h e s y s t e m c o s t s o f a c o m p u t e r? d. H o w t o b e s t u t i l i z e t h e c u r r e n t C M O S t e c h n o l o g y t o b u i l d s u c h M I S C p r o c e s s o r s? W h a t i s t h e m i n i m u m s e t o f i n s t r u c t i o n s i n a p r a c t i c a l m i c r o p r o c e s s o r? T h e C I S C p r o c e s s o r s g e n e r a l l y h a v e o r m o r e i n s t r u c- tions. The RISC processors have about 50 instructions. In our investigations, it was obvious that 16 instructions are not sufficient t o s u p p o r t a l l t h e n e c e s s a r y f u n c t i o n s r e q u i r e d i n a m i c r o p r o c e s s o r. 5 0 i n s t r u c t i o n s a r e t o o m a n y. T h e m i n i m u m n u m b e r o f ins t r u c t i o n s i s s o m e w h e r e b e t w e e n 1 6 a nd 3 2. A c o n v e n i e n t c h o i c e i s t o l i m i t t h e n u m b e r o f i n s t r u c t i o n s t o 3 2 a n d i m p l e m e n t a microprocessor with 5 bit instructions. H e r e i s t h e i n s t r u c t i o n s e t i m p l e m e n t e d i n M u P 2 1 : MuP21 INSTRUCTION SET T r a n s f e r I n s t r u c t i o n s : J U M P, C A L L, R E T, J Z, J C Z M e m o ry Instructions: LOAD, STORE, LOADP, STOREP, LIT ALU Instructions: COM, XOR, AND, ADD, SHL, SHR, ADDNZ Register Instructions: LOADA, STOREA, DUP, DROP, OVER, NOP

43 ARCHITEKTURY MAINFRAME W historycznej kolejnosci pojawiania sie na rynku sa to architektury: host/terminal - bazujace glównie na mainframach, klient/serwer (ang. Client/Server ) - aktualnie bazujace w zdecydowanym stopniu na komputerach o procesorach RISC, s i e c i o w e lub tzw. Java Computing zwane takze chudy-k l i e n t / t l u s t y-serwer (z ang. thin-client/fatserver ). W przezywajacych swój rozkwit w latach 70-tych architekturach typu host/terminal, zarówno wszystkie dane jak i aplikacje rezyduja na komputerze mainframe (najczesciej pod kontrola systemu operacyjnego MVS lub OS/390 - obecnie). Uzytkownik posiada do nich dostep poprzez proste (funkcyjnie zdeterminowane - a n g. fixed-function, slepe, glupie - a n g. "dumb ") terminale o malej mocy obliczeniowej (nie posiadajace swojej pamieci dys kowej) zazwyczaj malej pamieci operacyj - nej i niskiej efektywnosci przetwarzania obrazu. Aplikacje uruchamia sie zwykle w systemie batch jobs.

44 ARCHITEKTURY KLIENT- SERVER Architektury typu K/S (klient/serwer), które szczególnie mocno weszly na rynek w latach 90 -tych, w przeciwienstwie do swych poprzedników bazuja na nowej generacji - niezwykle mocnych, wyp o - sazonych w procesory RISC, wyspecjalizowanych serwerach UNIXowych. Kontaktujacy sie z nimi "klienci" to komputery poczynajac od klasy PC do wyspecjalizowanych stacji roboczych, posiadaj a- ce, (choc w zróznicowanym stopniu w zaleznosci od klasy sprzetu) swoje lokalne zasoby pamieci operacyjnej, dyskowej, mozliwosci graficzne, podstawowe aplikacje i bazy danych.

45 ARCHITEKTURY SIECIOWE Architektu ry s i e c i o w e (ang. Network or Java Computing ) to calkiem nowy paradygmat architektury bedacy rezultatem obserwowanej w ostatnim czasie eksplozji pomyslów wykorzystania sieci lokal - nych i globalnych oraz sukcesu Internetu. Aktualnie jest to raczej propozycja niz nowa technologia. Idee architektury sieciowej charakteryzuje ogromna liczba tzw. chudych- klientów, komputerów si e- ciowych wyposazonych jedynie w OS Java oraz maszyne wirtualna Java w celu uruchamiania apletów i aplikacji. Komputery sieciowe polaczone sa z wydajnym superserwerem (gruby- serwer) i p o - przez szybkie lacza pobieraja z jego dysku aplikacje (aplety) wykonujac je lokalnie, lecz korzys tajac z baz danych umieszczonych na dyskach serwera. Wymagania takiej architektury w stosunku do komputerów sieciowych odnosnie szybkosci przetwarzania, wielkosci pamieci operacyjnej i dysko - wej sa znacznie skromniejsze niz dla klientów/serwerów UNIX -owych. Niski koszt komputera si e- ciowego (ok USD) oraz niskie koszty jego utrzymania sa glównym elementem preferu j a- cym ta architekture w przyszlosci.

46 Obserwowane trendy rynkowe odnosnie wymienionych trzech klas architektur wska - zuja na rosnaca dominacje architektur klient/serwer, dalej silna, lecz wyraznie sla b- n a c a p o z y c j e architektur host/terminal i jeszcze embrionalny rozwój architektur sie - c i o w y c h. Zarówno systemy oparte o K/S jak i mainframe, a przede wszystkim systemy UN I- X'owe stanowiace "pole doswiadczalne" obliczen sieciowych, posiadaja mech anizmy umozliwiajace latwa i efektywna emulacje architektur siec i o w y c h (web-enabled applications).

47 Jedna z najwazniejszych cech architektur K/S jest mozliwosc fizycznego i logic z n e g o rozdzialu zlozonych aplikacji w taki sposób, ze przetwarzania dokonuje sie w optymalnym miejscu. Z tego tez powodu nowoczesne ins t a l a c j e r e a l i z u j a t z w. t r ó j w a r- s t w o w e p o d e j s c i e : s e r w e r d l a b a z d a n y c h, serwery aplikacyjne, serwery do prezentacji.

48 M A I N F R A M Y I B M N O W E J G E N E R A C J I W okresie najwiekszego spadku zamówien na sprzet produkowany przez IBM ( ), firma ta wprowad z i l a n a r ynek serie serwerów typu mainframe nowej generacji (klasy 9672) opartej na technologii CMOS. Nosza one nazwe Parallel Enterprise Servers (slowo mainframe, kojarzace sie z komputerami starej generacji, firma IBM stara sie wyrzucic z nowego nazewni ctwa), ostatnie z nich to serwery S/390, a najnowsze produkty firmy ukrywaja sie pod nazwa System/390 (9672- RY5). OS/390 jest najnowsza wersja MVS posiadajaca funkcjonalnosc K/S UNIX'a. Sredni roczny wzrost mocy zainstalowanych serwe - rów S/390 wynosi od kilku lat az 50%, zas liczby instalacji okolo 65%.

49 WPLYW NOWEJ TECHNOLOGII NA PRZYROST SPRZEDAZY

50 WZROST PRZYCHODÓW W SEKTORZE SYSTEMÓW OTWARTYCH I ICH SPADEK W SEKTORZE KOMPUTERÓW IBM MAINFRAME W %. K o m p u t e r y U N I X M a i n f r a m y I B M

51 C en a z a 1 MIPS C e n a entry level Wydajnosc (MIPS) (w konfigu - r a c j i m a k- symalnej) I B M SUN HP 8, U S D ( ) U S D 600 USD ( U E ( 6 4 ) ( V ( 1 6 ) 5 0, ( M u l t i p r i s e b r a k d a n y c h 1 5, U S D ) (HP D-C l a s s ) ( , R Y 5, p r o c. ) ( U E , 6 4 ( V , 1 6 p r o c. ) proc) Cena za 1 MIPS, entry level i wydajnosc porównywalnych systemów w danej k l a s i e.

52 R o d z a j k o m p u t e r a 1 P o r ó w n a n i e w y d a j n o s c i ( M I P S ) n i e k t ó r y c h s e r y j n y c h s t a r s z y c h s e r w e r ó w H P o r a z m a i n f r a m ó w I B M s t a r e j g e n e r a c j i 1. 1 EPS Reports, koniec 1997,

53 Porównanie wydajnosci (MIPs) serwerów systemów otwartych (na przykladzie HP) z tzw. Superserwerami IBM (serwery RY4, RY5 maja po 10 procesorów)

54 Open Enterprise Computing A Historical Perspective Proprietary Systems Open Systems "Flexible IT' Mainframe Application Database Hardware Platform and OS Application Management Consultants Database S I Middleware Platform Open Enterprise Computing Management Consultants S I Application Middleware Database Platform Maximum Integration Limited Flexibility Maximum Flexibility Limited Integration Maximum Integration and Flexibility R y s Historyczna perspektywa rozwoju architektur bazodanowych

Obliczenia Wysokiej Wydajności

Obliczenia Wysokiej Wydajności Obliczenia wysokiej wydajności 1 Wydajność obliczeń Wydajność jest (obok poprawności, niezawodności, bezpieczeństwa, ergonomiczności i łatwości stosowania i pielęgnacji) jedną z najważniejszych charakterystyk

Bardziej szczegółowo

Rozproszona pamiêæ dzielona - 1

Rozproszona pamiêæ dzielona - 1 Rozproszona pamiêæ dzielona - 1 Wieloprocesor - wiele ma dostêp do wspólnej pamiêci g³ównej Wielokomputer - ka dy ma w³asn¹ pamiêæ g³ówn¹; nie ma wspó³dzielenia pamiêci Aspekt sprzêtowy: Skonstruowanie

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 13 Jan Kazimirski 1 KOMPUTERY RÓWNOLEGŁE 2 Klasyfikacja systemów komputerowych SISD Single Instruction, Single Data stream SIMD Single Instruction, Multiple Data stream MISD

Bardziej szczegółowo

Systemy operacyjne. Systemy operacyjne. Systemy operacyjne. Zadania systemu operacyjnego. Abstrakcyjne składniki systemu. System komputerowy

Systemy operacyjne. Systemy operacyjne. Systemy operacyjne. Zadania systemu operacyjnego. Abstrakcyjne składniki systemu. System komputerowy Systemy operacyjne Systemy operacyjne Dr inż. Ignacy Pardyka Literatura Siberschatz A. i inn. Podstawy systemów operacyjnych, WNT, Warszawa Skorupski A. Podstawy budowy i działania komputerów, WKiŁ, Warszawa

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności.

Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności. Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Organizacja pamięci Organizacja pamięci współczesnych systemów komputerowych

Bardziej szczegółowo

Konsolidacja wysokowydajnych systemów IT. Macierze IBM DS8870 Serwery IBM Power Przykładowe wdrożenia

Konsolidacja wysokowydajnych systemów IT. Macierze IBM DS8870 Serwery IBM Power Przykładowe wdrożenia Konsolidacja wysokowydajnych systemów IT Macierze IBM DS8870 Serwery IBM Power Przykładowe wdrożenia Mirosław Pura Sławomir Rysak Senior IT Specialist Client Technical Architect Agenda Współczesne wyzwania:

Bardziej szczegółowo

Wykład 8 Systemy komputerowe ze współdzieloną pamięcią operacyjną, struktury i cechy funkcjonalne.

Wykład 8 Systemy komputerowe ze współdzieloną pamięcią operacyjną, struktury i cechy funkcjonalne. Wykład 8 Systemy komputerowe ze współdzieloną pamięcią operacyjną, struktury i cechy funkcjonalne. Części wykładu: 1. Ogólny podział struktur systemów równoległych 2. Rodzaje systemów komputerowych z pamięcią

Bardziej szczegółowo

Podstawy obsługi komputerów. Budowa komputera. Podstawowe pojęcia

Podstawy obsługi komputerów. Budowa komputera. Podstawowe pojęcia Budowa komputera Schemat funkcjonalny i podstawowe parametry Podstawowe pojęcia Pojęcia podstawowe PC personal computer (komputer osobisty) Kompatybilność to cecha systemów komputerowych, która umoŝliwia

Bardziej szczegółowo

Wykład 2. Budowa komputera. W teorii i w praktyce

Wykład 2. Budowa komputera. W teorii i w praktyce Wykład 2 Budowa komputera W teorii i w praktyce Generacje komputerów 0 oparte o przekaźniki i elementy mechaniczne (np. Z3), 1 budowane na lampach elektronowych (np. XYZ), 2 budowane na tranzystorach (np.

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 7 Jan Kazimirski 1 Pamięć podręczna 2 Pamięć komputera - charakterystyka Położenie Procesor rejestry, pamięć podręczna Pamięć wewnętrzna pamięć podręczna, główna Pamięć zewnętrzna

Bardziej szczegółowo

RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC,

RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC, RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC, zapoczątkowana przez i wstecznie zgodna z 16-bitowym procesorem

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność systemów a organizacja pamięci Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność obliczeń Dla wielu programów wydajność obliczeń można traktować jako wydajność pobierania z pamięci

Bardziej szczegółowo

Sieci komputerowe cel

Sieci komputerowe cel Sieci komputerowe cel współuŝytkowanie programów i plików; współuŝytkowanie innych zasobów: drukarek, ploterów, pamięci masowych, itd. współuŝytkowanie baz danych; ograniczenie wydatków na zakup stacji

Bardziej szczegółowo

Pamięć wirtualna. Przygotował: Ryszard Kijaka. Wykład 4

Pamięć wirtualna. Przygotował: Ryszard Kijaka. Wykład 4 Pamięć wirtualna Przygotował: Ryszard Kijaka Wykład 4 Wstęp główny podział to: PM- do pamięci masowych należą wszelkiego rodzaju pamięci na nośnikach magnetycznych, takie jak dyski twarde i elastyczne,

Bardziej szczegółowo

Wieloprogramowy system komputerowy

Wieloprogramowy system komputerowy Wieloprogramowy system komputerowy sprzet: procesor(y), pamieć(i), lacza i magistrale komunikacyjne, urzadzenia wejścia/wyjścia system operacyjny obs luguje i zarzadza sprzetem, umożliwia prace i korzystanie

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność systemów a organizacja pamięci Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Motywacja - memory wall Krzysztof Banaś, Obliczenia wysokiej wydajności. 2 Organizacja pamięci Organizacja pamięci:

Bardziej szczegółowo

HPC na biurku. Wojciech De bski

HPC na biurku. Wojciech De bski na biurku Wojciech De bski 22.01.2015 - co to jest? High Performance Computing most generally refers to the practice of aggregating computing power in a way that delivers much higher performance than one

Bardziej szczegółowo

Zbuduj prywatnπ chmurê backupu w? rmie. Xopero Backup. Centralnie zarzπdzane rozwiπzanie do backupu serwerów i stacji roboczych

Zbuduj prywatnπ chmurê backupu w? rmie. Xopero Backup. Centralnie zarzπdzane rozwiπzanie do backupu serwerów i stacji roboczych Zbuduj prywatnπ chmurê backupu w? rmie Centralne i zdalne zarzπdzanie kopiami zapasowymi Dedykowane rozwiπzanie dla dowolnej infrastruktury w? rmie Backup stacji roboczych i serwerów Bezpieczne przechowywanie

Bardziej szczegółowo

Instalacja SQL Server Express. Logowanie na stronie Microsoftu

Instalacja SQL Server Express. Logowanie na stronie Microsoftu Instalacja SQL Server Express Logowanie na stronie Microsoftu Wybór wersji do pobrania Pobieranie startuje, przechodzimy do strony z poradami. Wypakowujemy pobrany plik. Otwiera się okno instalacji. Wybieramy

Bardziej szczegółowo

NOWY OPIS TECHNICZNY PRZEDMIOTU ZAMÓWIENIA

NOWY OPIS TECHNICZNY PRZEDMIOTU ZAMÓWIENIA NOWY OPIS TECHNICZNY PRZEDMIOTU ZAMÓWIENIA Załącznik nr 4 do SIWZ/ załącznik do umowy Przedmiotem zamówienia jest dostawa 2 serwerów, licencji oprogramowania wirtualizacyjnego wraz z konsolą zarządzającą

Bardziej szczegółowo

OPIS TECHNICZNY PRZEDMIOTU ZAMÓWIENIA

OPIS TECHNICZNY PRZEDMIOTU ZAMÓWIENIA OPIS TECHNICZNY PRZEDMIOTU ZAMÓWIENIA Załącznik nr 4 do SIWZ/ załącznik do umowy Przedmiotem zamówienia jest dostawa 2 serwerów, licencji oprogramowania wirtualizacyjnego wraz z konsolą zarządzającą oraz

Bardziej szczegółowo

Architektury komputerów Architektury i wydajność. Tomasz Dziubich

Architektury komputerów Architektury i wydajność. Tomasz Dziubich Architektury komputerów Architektury i wydajność Tomasz Dziubich Przetwarzanie potokowe Przetwarzanie sekwencyjne Przetwarzanie potokowe Architektura superpotokowa W przetwarzaniu potokowym podczas niektórych

Bardziej szczegółowo

Schematy zarzadzania pamięcia

Schematy zarzadzania pamięcia Schematy zarzadzania pamięcia Segmentacja podział obszaru pamięci procesu na logiczne jednostki segmenty o dowolnej długości. Postać adresu logicznego: [nr segmentu, przesunięcie]. Zwykle przechowywana

Bardziej szczegółowo

Witold Komorowski: RISC. Witold Komorowski, dr inż.

Witold Komorowski: RISC. Witold Komorowski, dr inż. Witold Komorowski, dr inż. Koncepcja RISC i przetwarzanie potokowe RISC koncepcja architektury i organizacji komputera Aspekty opisu komputera Architektura Jak się zachowuje? Organizacja Jak działa? Realizacja

Bardziej szczegółowo

Pamięci masowe. ATA (Advanced Technology Attachments)

Pamięci masowe. ATA (Advanced Technology Attachments) Pamięci masowe ATA (Advanced Technology Attachments) interfejs systemowy w komputerach klasy PC i Amiga przeznaczony do komunikacji z dyskami twardymi zaproponowany w 1983 przez firmę Compaq. Używa się

Bardziej szczegółowo

Operacje na plikach. Organizacja systemu plików. Typy plików. Struktury plików. Pliki indeksowane. Struktura wewn etrzna

Operacje na plikach. Organizacja systemu plików. Typy plików. Struktury plików. Pliki indeksowane. Struktura wewn etrzna Organizacja systemu plików organizacja logiczna pliku: rekordy o sta lej lub zmiennej d lugości np. w systemie Unix typowo pliki zorganizowane sa jako sekwencje bajtów, zatem sa to rekordy o sta lej d

Bardziej szczegółowo

Przetwarzanie potokowe pipelining

Przetwarzanie potokowe pipelining Przetwarzanie potokowe pipelining (część A) Przypomnienie - implementacja jednocyklowa 4 Add Add PC Address memory ister # isters Address ister # ister # memory Wstęp W implementacjach prezentowanych tydzień

Bardziej szczegółowo

Technologie taśmowe wprowadzenie i zastosowania. Jacek Herold, WCSS

Technologie taśmowe wprowadzenie i zastosowania. Jacek Herold, WCSS Technologie taśmowe wprowadzenie i zastosowania Jacek Herold, WCSS Zagadnienia Czym są urządzenia taśmowe Czym różnią się od dysków twardych Podstawowe parametry urządzeo Parametry streamerów Parametry

Bardziej szczegółowo

System komputerowy. Sprzęt. System komputerowy. Oprogramowanie

System komputerowy. Sprzęt. System komputerowy. Oprogramowanie System komputerowy System komputerowy (ang. computer system) to układ współdziałaniadwóch składowych: sprzętu komputerowegooraz oprogramowania, działających coraz częściej również w ramach sieci komputerowej.

Bardziej szczegółowo

Charakterystyka systemów plików

Charakterystyka systemów plików Charakterystyka systemów plików Systemy plików są rozwijane wraz z systemami operacyjnymi. Windows wspiera systemy FAT oraz system NTFS. Różnią się one sposobem przechowywania informacji o plikach, ale

Bardziej szczegółowo

LEKCJA TEMAT: Zasada działania komputera.

LEKCJA TEMAT: Zasada działania komputera. LEKCJA TEMAT: Zasada działania komputera. 1. Ogólna budowa komputera Rys. Ogólna budowa komputera. 2. Komputer składa się z czterech głównych składników: procesor (jednostka centralna, CPU) steruje działaniem

Bardziej szczegółowo

Część V - Serwery. UWAGA! Część V stanowi nierozerwalną całość. Ocena będzie łączna dla 4 zadań. Zadanie nr 1. SERWER BAZODANOWY KWESTURA

Część V - Serwery. UWAGA! Część V stanowi nierozerwalną całość. Ocena będzie łączna dla 4 zadań. Zadanie nr 1. SERWER BAZODANOWY KWESTURA Załącznik nr 3E do SIWZ DZP-0431-1257/2009 Część V - Serwery UWAGA! Część V stanowi nierozerwalną całość. Ocena będzie łączna dla 4 zadań Zadanie nr 1. SERWER BAZODANOWY OBUDOWA Parametr KWESTURA Wymagane

Bardziej szczegółowo

Stronicowanie na ¹danie

Stronicowanie na ¹danie Pamiêæ wirtualna Umo liwia wykonywanie procesów, pomimo e nie s¹ one w ca³oœci przechowywane w pamiêci operacyjnej Logiczna przestrzeñ adresowa mo e byæ du o wiêksza od fizycznej przestrzeni adresowej

Bardziej szczegółowo

SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE

SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE WINDOWS 1 SO i SK/WIN 007 Tryb rzeczywisty i chroniony procesora 2 SO i SK/WIN Wszystkie 32-bitowe procesory (386 i nowsze) mogą pracować w kilku trybach. Tryby pracy

Bardziej szczegółowo

ZAŁĄCZNIK NR 1.8 do PFU Serwery wraz z system do tworzenia kopii zapasowych i archiwizacji danych - wyposażenie serwerowni

ZAŁĄCZNIK NR 1.8 do PFU Serwery wraz z system do tworzenia kopii zapasowych i archiwizacji danych - wyposażenie serwerowni ZAŁĄCZNIK NR 1.8 do PFU Serwery wraz z system do tworzenia kopii zapasowych i archiwizacji danych - wyposażenie serwerowni 1. Serwer główny 1 szt. Komponent Obudowa Płyta główna Wydajność Pamięć RAM Karta

Bardziej szczegółowo

Oferta dysków twardych WD do centrów danych Ewolucja dysków o dużej pojemności

Oferta dysków twardych WD do centrów danych Ewolucja dysków o dużej pojemności Wysokopojemne dyski twarde, które pomogą Ci realizować nowatorskie idee. WD i logo WD są zastrzeżonymi znakami towarowymi firmy Western Digital Technologies, Inc. w Stanach Zjednoczonych i w innych krajach;

Bardziej szczegółowo

Systemy wbudowane Mikrokontrolery

Systemy wbudowane Mikrokontrolery Systemy wbudowane Mikrokontrolery Budowa i cechy mikrokontrolerów Architektura mikrokontrolerów rodziny AVR 1 Czym jest mikrokontroler? Mikrokontroler jest systemem komputerowym implementowanym w pojedynczym

Bardziej szczegółowo

Rodzaje pamięci masowych by Silas Mariusz

Rodzaje pamięci masowych by Silas Mariusz Rodzaje pamięci masowych by Silas Mariusz 1. Online Silas Mariusz Administrator TS-x79U 1 GbE Pamięć masowa może być instalowana bezpośrednio w serwerach w postaci dysków tworzących tzw. system DAS (Direct

Bardziej szczegółowo

Macierze All Flash. Czy to jest alternatywa dla macierzy klasy Enterprise? Krzysztof Jamiołkowski HP EG Storage Solutions Architect

Macierze All Flash. Czy to jest alternatywa dla macierzy klasy Enterprise? Krzysztof Jamiołkowski HP EG Storage Solutions Architect Innowacje w przetwarzaniu danych Macierze All Flash Czy to jest alternatywa dla macierzy klasy Enterprise? Krzysztof Jamiołkowski HP EG Storage Solutions Architect Definicja macierzy Enterprise Cechy charakterystyczne

Bardziej szczegółowo

dr inż. Konrad Sobolewski Politechnika Warszawska Informatyka 1

dr inż. Konrad Sobolewski Politechnika Warszawska Informatyka 1 dr inż. Konrad Sobolewski Politechnika Warszawska Informatyka 1 Cel wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działanie systemu operacyjnego

Bardziej szczegółowo

Bazy danych. Andrzej Łachwa, UJ, 2013 andrzej.lachwa@uj.edu.pl www.uj.edu.pl/web/zpgk/materialy 9/15

Bazy danych. Andrzej Łachwa, UJ, 2013 andrzej.lachwa@uj.edu.pl www.uj.edu.pl/web/zpgk/materialy 9/15 Bazy danych Andrzej Łachwa, UJ, 2013 andrzej.lachwa@uj.edu.pl www.uj.edu.pl/web/zpgk/materialy 9/15 Przechowywanie danych Wykorzystanie systemu plików, dostępu do plików za pośrednictwem systemu operacyjnego

Bardziej szczegółowo

Opracował: Jan Front

Opracował: Jan Front Opracował: Jan Front Sterownik PLC PLC (Programowalny Sterownik Logiczny) (ang. Programmable Logic Controller) mikroprocesorowe urządzenie sterujące układami automatyki. PLC wykonuje w sposób cykliczny

Bardziej szczegółowo

Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami

Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami Rok akademicki 2015/2016, Wykład nr 6 2/21 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2015/2016

Bardziej szczegółowo

Wykład I. Wprowadzenie do baz danych

Wykład I. Wprowadzenie do baz danych Wykład I Wprowadzenie do baz danych Trochę historii Pierwsze znane użycie terminu baza danych miało miejsce w listopadzie w 1963 roku. W latach sześcdziesątych XX wieku został opracowany przez Charles

Bardziej szczegółowo

1. Serwer. 2. Komputer desktop 9szt. Załącznik nr 1 do SIWZ

1. Serwer. 2. Komputer desktop 9szt. Załącznik nr 1 do SIWZ 1. Serwer Załącznik nr 1 do SIWZ Lp. Nazwa elementu, Opis wymagań parametru lub cechy 1 Obudowa RACK o wysokości max. 2U z szynami i elementami niezbędnymi do zabudowy w szafie 19" 2 Procesor Czterordzeniowy

Bardziej szczegółowo

High Performance Computers in Cyfronet. Andrzej Oziębło Zakopane, marzec 2009

High Performance Computers in Cyfronet. Andrzej Oziębło Zakopane, marzec 2009 High Performance Computers in Cyfronet Andrzej Oziębło Zakopane, marzec 2009 Plan Podział komputerów dużej mocy Podstawowe informacje użytkowe Opis poszczególnych komputerów Systemy składowania danych

Bardziej szczegółowo

Załącznik nr Z1. AE/ZP-27-68/14 Wymagane i oferowane paramtery techniczne. Oferowane paramtery przedmiotu zamówienia podać zakres/wartość, opisać

Załącznik nr Z1. AE/ZP-27-68/14 Wymagane i oferowane paramtery techniczne. Oferowane paramtery przedmiotu zamówienia podać zakres/wartość, opisać AE/ZP-27-68/14 Wymagane i oferowane paramtery techniczne Załącznik nr Z1 Lp. 1. Wymagane parametry przedmiotu zamówienia Serwer, biblioteka taśmowa Wszystkie wymienione niżej elementy / pozycje muszą być

Bardziej szczegółowo

Systemy macierzowe. www. qsantechnology. com

Systemy macierzowe. www. qsantechnology. com Systemy macierzowe www. qsantechnology. com Przegląd produktów Rozwiązania macierzowe QSAN Unified Storage serwer NAS i SAN w jednym Macierze dyskowe typu Unified Storage QSAN pozwalają na wykorzystanie

Bardziej szczegółowo

Sieć komputerowa grupa komputerów lub innych urządzeo połączonych ze sobą w celu wymiany danych lub współdzielenia różnych zasobów, na przykład:

Sieć komputerowa grupa komputerów lub innych urządzeo połączonych ze sobą w celu wymiany danych lub współdzielenia różnych zasobów, na przykład: Sieci komputerowe Sieć komputerowa grupa komputerów lub innych urządzeo połączonych ze sobą w celu wymiany danych lub współdzielenia różnych zasobów, na przykład: korzystania ze wspólnych urządzeo, np.

Bardziej szczegółowo

Rozbudowa dwóch posiadanych serwerów blade HP BL860c i2 do BL870c i2

Rozbudowa dwóch posiadanych serwerów blade HP BL860c i2 do BL870c i2 Załącznik nr 1 do specyfikacji Rozbudowa dwóch posiadanych serwerów blade HP BL860c i2 do BL870c i2 Zamawiający wymaga przeprowadzenie rozbudowy każdego z dwóch posiadanych serwerów blade HP BL 860C i2

Bardziej szczegółowo

Załącznik nr 1 formularz oferty

Załącznik nr 1 formularz oferty Załącznik nr 1 formularz oferty FORMULARZ OFERTOWY DO POSTĘPOWANIA PRZETARGOWEGO NA DOSTAWĘ SPRZĘTU KOMPUTEROWEGO I OPROGRAMOWANIA PN 1/2010 Nazwa i siedziba Wykonawcy:...... REGON: NIP: Przystępując do

Bardziej szczegółowo

Szybki przewodnik po produkcie. EMC DataDomain

Szybki przewodnik po produkcie. EMC DataDomain Szybki przewodnik po produkcie EMC DataDomain Szybki przewodnik po produkcie EMC DataDomain OPIS ROZWIĄZANIA DataDomain to uniwersalne medium backupowe. Podczas procesu tworzenia kopii zapasowych, systemy

Bardziej szczegółowo

Serwer główny bazodanowy. Maksymalnie 1U RACK 19 cali (wraz ze wszystkimi elementami niezbędnymi do zamontowania serwera w oferowanej szafie)

Serwer główny bazodanowy. Maksymalnie 1U RACK 19 cali (wraz ze wszystkimi elementami niezbędnymi do zamontowania serwera w oferowanej szafie) 1. SPECYFIKACJA TECHNICZNA SERWERÓW Serwer główny bazodanowy Element konfiguracji Obudowa Procesor Wymagania minimalne Maksymalnie 1U RACK 19 cali (wraz ze wszystkimi elementami niezbędnymi do zamontowania

Bardziej szczegółowo

Budowa systemów komputerowych

Budowa systemów komputerowych Budowa systemów komputerowych dr hab. inż. Krzysztof Patan, prof. PWSZ Instytut Politechniczny Państwowa Wyższa Szkoła Zawodowa w Głogowie k.patan@issi.uz.zgora.pl Współczesny system komputerowy System

Bardziej szczegółowo

2.1 INFORMACJE OGÓLNE O SERII NX

2.1 INFORMACJE OGÓLNE O SERII NX ASTOR KATALOG SYSTEMÓW STEROWANIA HORNER APG 2.1 INFORMACJE OGÓLNE O SERII NX Wyświetlacz graficzny, monochromatyczny o rozmiarach 240 x 128 lub 128 x 64 piksele. 256 kb pamięci programu. 2 porty szeregowe.

Bardziej szczegółowo

Wymagania techniczne. Serwer bazy danych dla KRK szt. 2. Oferowany model.. Producent..

Wymagania techniczne. Serwer bazy danych dla KRK szt. 2. Oferowany model.. Producent.. Dodatek A do Załącznik nr 1 do umowy nr z dn.na zakup dwóch specjalistycznych serwerów bazy danych i jednej macierzy dyskowej dla systemu informatycznego Krajowego Rejestru Karnego Wymagania techniczne

Bardziej szczegółowo

27/13 ZAŁĄCZNIK NR 4 DO SIWZ. 1 Serwery przetwarzania danych. 1.1 Serwery. dostawa, rozmieszczenie i zainstalowanie 2. serwerów przetwarzania danych.

27/13 ZAŁĄCZNIK NR 4 DO SIWZ. 1 Serwery przetwarzania danych. 1.1 Serwery. dostawa, rozmieszczenie i zainstalowanie 2. serwerów przetwarzania danych. 1 Serwery przetwarzania danych 1.1 Serwery dostawa, rozmieszczenie i zainstalowanie 2. serwerów przetwarzania danych. 1 1.2 Konsola zarządzająca serwerami dostawa, rozmieszczenie i zainstalowanie 1. konsoli

Bardziej szczegółowo

Zasady licencjonowania produktów bazodanowych ORACLE

Zasady licencjonowania produktów bazodanowych ORACLE Zasady licencjonowania produktów bazodanowych ORACLE Edycje bazy danych Oracle 6 edycji bazy danych Oracle - Enterprise Edition (EE) - Standard Edition (SE) - Standard Edition One (SE1) - Personal Edition

Bardziej szczegółowo

System pamięci. Pamięć wirtualna

System pamięci. Pamięć wirtualna System pamięci Pamięć wirtualna Pamięć wirtualna Model pamięci cache+ram nie jest jeszcze realistyczny W rzeczywistych systemach działa wiele programów jednocześnie Każdy może używać tej samej przestrzeni

Bardziej szczegółowo

Urządzenia zewnętrzne

Urządzenia zewnętrzne Urządzenia zewnętrzne SZYNA ADRESOWA SZYNA DANYCH SZYNA STEROWANIA ZEGAR PROCESOR PAMIĘC UKŁADY WE/WY Centralna jednostka przetw arzająca (CPU) DANE PROGRAMY WYNIKI... URZ. ZEWN. MO NITORY, DRUKARKI, CZYTNIKI,...

Bardziej szczegółowo

Wirtualizacja. Metody, zastosowania, przykłady

Wirtualizacja. Metody, zastosowania, przykłady Wirtualizacja Metody, zastosowania, przykłady Wirtualizacja - Definicja Użycie oprogramowania w celu stworzenia abstrakcji (iluzji) posiadanych zasobów. Historia Pierwsze szerzej znane zastosowanie: komputer

Bardziej szczegółowo

Nowoczesne technologie przetwarzania informacji

Nowoczesne technologie przetwarzania informacji Projekt Nowe metody nauczania w matematyce Nr POKL.09.04.00-14-133/11 Nowoczesne technologie przetwarzania informacji Mgr Maciej Cytowski (ICM UW) Lekcja 2: Podstawowe mechanizmy programowania równoległego

Bardziej szczegółowo

Procesory. Schemat budowy procesora

Procesory. Schemat budowy procesora Procesory Procesor jednostka centralna (CPU Central Processing Unit) to sekwencyjne urządzenie cyfrowe którego zadaniem jest wykonywanie rozkazów i sterowanie pracą wszystkich pozostałych bloków systemu

Bardziej szczegółowo

TSMBOX. Backup Appliance Build for Recovery Speed. Przemysław Jagoda. Zbigniew Parys

TSMBOX. Backup Appliance Build for Recovery Speed. Przemysław Jagoda. Zbigniew Parys TSMBOX Backup Appliance Build for Recovery Speed Przemysław Jagoda Architekt Systemów Informatycznych Infonet Projekt S.A. Pamięci Masowe & Systemy Bezpieczeństwa Danych mail: p.jagoda@infonet-projekt.com.pl

Bardziej szczegółowo

1. ARCHITEKTURY SYSTEMÓW KOMPUTEROWYCH

1. ARCHITEKTURY SYSTEMÓW KOMPUTEROWYCH 1. ARCHITEKTURY SYSTEMÓW KOMPUTEROWYCH 1 Klasyfikacje komputerów Podstawowe architektury używanych obecnie systemów komputerowych można podzielić: 1. Komputery z jednym procesorem 2. Komputery równoległe

Bardziej szczegółowo

1. Budowa komputera schemat ogólny.

1. Budowa komputera schemat ogólny. komputer budowa 1. Budowa komputera schemat ogólny. Ogólny schemat budowy komputera - Klawiatura - Mysz - Skaner - Aparat i kamera cyfrowa - Modem - Karta sieciowa Urządzenia wejściowe Pamięć operacyjna

Bardziej szczegółowo

Zarządzanie sieciami SN Seria Easergy Wykrywanie uszkodzeń i zdalne sterowanie

Zarządzanie sieciami SN Seria Easergy Wykrywanie uszkodzeń i zdalne sterowanie Zarządzanie sieciami SN Seria Easergy Wykrywanie uszkodzeń i zdalne sterowanie Zoptymalizuj eksploatację podstacji SN/NN Web-enabled Power & Control Monitoring podstacji SN/NN W200 / W500 przy użyciu standardowej

Bardziej szczegółowo

Systemy Operacyjne. Zarządzanie/Administracja Systemem/Procesami. autor: mgr inż. Andrzej Woźniak

Systemy Operacyjne. Zarządzanie/Administracja Systemem/Procesami. autor: mgr inż. Andrzej Woźniak Systemy Operacyjne Zarządzanie/Administracja Systemem/Procesami autor: mgr inż. Andrzej Woźniak Literatura A. Silberschatz, P. Galvin, Podstawy systemów operacyjnych WNT, 2000. U. Vahalia, Jądro systemu

Bardziej szczegółowo

Administracja systemem Linux

Administracja systemem Linux Administracja systemem Linux mgr inż. Łukasz Kuczyński lkucz@icis.pcz.pl Instytut Informatyki Teoretycznej i Stosowanej Administracja systemem Linux p. 1 Urzadzenia Blokowe Administracja systemem Linux

Bardziej szczegółowo

Szczegółowy Opis Przedmiotu Zamówienia

Szczegółowy Opis Przedmiotu Zamówienia Szczegółowy Opis Przedmiotu Zamówienia Załącznik nr 3 do SIWZ znak sprawy: 20/DI/PN/2015 1. Zamówienie jest realizowane w ramach projektu System ulg i bonifikat skierowanych do rodzin wielodzietnych certyfikowany

Bardziej szczegółowo

revati.pl Drukarnia internetowa Szybki kontakt z klientem Obs³uga zapytañ ofertowych rozwi¹zania dla poligrafii Na 100% procent wiêcej klientów

revati.pl Drukarnia internetowa Szybki kontakt z klientem Obs³uga zapytañ ofertowych rozwi¹zania dla poligrafii Na 100% procent wiêcej klientów revati.pl rozwi¹zania dla poligrafii Systemy do sprzeda y us³ug poligraficznych w internecie Drukarnia Szybki kontakt z klientem Obs³uga zapytañ ofertowych Na 100% procent wiêcej klientów drukarnia drukarnia

Bardziej szczegółowo

Załącznik nr 6 do SIWZ. 1. Stacja robocza 46 szt. NAZWA PRODUCENTA: NUMER PRODUKTU (part number):

Załącznik nr 6 do SIWZ. 1. Stacja robocza 46 szt. NAZWA PRODUCENTA: NUMER PRODUKTU (part number): Załącznik nr 6 do SIWZ 1. Stacja robocza 46 szt. NUMER PRODUKTU (part number): LP. Atrybut Parametr wymagany Opis parametru urządzenia 1. Procesor Min. 2-rdzeniowy, osiągający w teście PassMark CPU Mark

Bardziej szczegółowo

Opis przedmiotu zamówienia

Opis przedmiotu zamówienia Załącznik nr 1 do SIWZ Zadanie 1 Opis przedmiotu zamówienia Zakup nowych licencji IBM Tivoli Storage Manager for Database Protection, IBM Tivoli Storage Manager for SAN oraz przedłużenie wsparcia technicznego

Bardziej szczegółowo

www.s4e.pl Ochrona Danych Wrocław 7 marzec 2007

www.s4e.pl Ochrona Danych Wrocław 7 marzec 2007 www.s4e.pl Ochrona Danych Wrocław 7 marzec 2007 W centrum uwagi - dane Jakie problemy napotykali główni bohaterowie filmy? Zgromadzenie właściwych informacji Ochrona danych Blokowanie dostępu do informacji

Bardziej szczegółowo

Zalecenia dotyczące budowania infrastruktury sprzętowej systemu Comarch ERP XL 2016.0. Aktualizacja dokumentu: 2015-09-25

Zalecenia dotyczące budowania infrastruktury sprzętowej systemu Comarch ERP XL 2016.0. Aktualizacja dokumentu: 2015-09-25 Zalecenia dotyczące budowania infrastruktury sprzętowej systemu Comarch ERP XL 2016.0 Aktualizacja dokumentu: 2015-09-25 Copyright 2015 COMARCH Wszelkie prawa zastrzeżone Nieautoryzowane rozpowszechnianie

Bardziej szczegółowo

Architektura Systemów Komputerowych. Paweł Pełczyński ppelczynski@swspiz.pl

Architektura Systemów Komputerowych. Paweł Pełczyński ppelczynski@swspiz.pl Architektura Systemów Komputerowych Paweł Pełczyński ppelczynski@swspiz.pl Program przedmiotu Struktura i zasada działania prostego systemu mikroprocesorowego Operacje wykonywane przez mikroprocesor i

Bardziej szczegółowo

SINAMICS G120C STARTER. Tworzenie nowego projektu w trybie online.

SINAMICS G120C STARTER. Tworzenie nowego projektu w trybie online. SINAMICS G120C STARTER Tworzenie nowego projektu w trybie online. 1 Uruchomienie asystenta tworzenia projektu 1 2 3 page 2 W celu uruchomienia asystenta tworzenia nowego projektu nale y z menu (1) programu

Bardziej szczegółowo

Client Management Solutions i Mobile Printing Solutions

Client Management Solutions i Mobile Printing Solutions Client Management Solutions i Mobile Printing Solutions Instrukcja obsługi Copyright 2007 Hewlett-Packard Development Company, L.P. Windows jest zastrzeżonym znakiem towarowym firmy Microsoft Corporation,

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 6 RSC i CSC Znaczenie terminów CSC Complete nstruction Set Computer komputer o pełnej liście rozkazów. RSC Reduced nstruction Set Computer komputer o zredukowanej liście

Bardziej szczegółowo

Dwa lub więcej komputerów połączonych ze sobą z określonymi zasadami komunikacji (protokołem komunikacyjnym).

Dwa lub więcej komputerów połączonych ze sobą z określonymi zasadami komunikacji (protokołem komunikacyjnym). Sieci komputerowe Dwa lub więcej komputerów połączonych ze sobą z określonymi zasadami komunikacji (protokołem komunikacyjnym). Zadania sieci - wspólne korzystanie z plików i programów - współdzielenie

Bardziej szczegółowo

Elastyczna sieć dla rozwiązań Cloud Open vswitch

Elastyczna sieć dla rozwiązań Cloud Open vswitch Elastyczna sieć dla rozwiązań Cloud Open vswitch Dariusz Puchalak 19+ lat Linux/Unix Sysadmin 7+ lat trener 6+ m-cy w OSEC OSEC 6+ lat na rynku doświadczona kadra (ACNI, RHCA) specjalizacja open-source

Bardziej szczegółowo

Narzędzia umożliwiające tworzenie scentralizowanej polityki prowadzenia backupów. Adrian Marczyk

Narzędzia umożliwiające tworzenie scentralizowanej polityki prowadzenia backupów. Adrian Marczyk Narzędzia umożliwiające tworzenie scentralizowanej polityki prowadzenia backupów Adrian Marczyk Kopia bezpieczeństwa (ang. Backup copy) w informatyce dane, które mają służyć do odtworzenia oryginalnych

Bardziej szczegółowo

SZCZEGÓŁOWY OPIS PRZEDMIOTU ZAMÓWIENIA

SZCZEGÓŁOWY OPIS PRZEDMIOTU ZAMÓWIENIA Załącznik Nr 1 do SIWZ Nr spr. 13/ZP/CBA/2007 SZCZEGÓŁOWY OPIS PRZEDMIOTU ZAMÓWIENIA Zadanie nr 1 Serwer wraz z oprogramowaniem Serwer 1. Procesor(y) Dwa procesory wykonane w technologii czterordzeniowej.

Bardziej szczegółowo

Wprowadzenie. Wprowadzenie

Wprowadzenie. Wprowadzenie Wprowadzenie Ponizsza instrukcja opisuje sposób konfiguracji poszczególnych funkcji Domowej Bramki Internetowej (ASMAX BR-8xx). Domowa Bramka Internetowa pozwala twojej sieci na polaczenie poprzez dowolne

Bardziej szczegółowo

Wydajność obliczeń a architektura procesorów. Krzysztof Banaś Obliczenia Wysokiej Wydajności 1

Wydajność obliczeń a architektura procesorów. Krzysztof Banaś Obliczenia Wysokiej Wydajności 1 Wydajność obliczeń a architektura procesorów Krzysztof Banaś Obliczenia Wysokiej Wydajności 1 Wydajność komputerów Modele wydajności-> szacowanie czasu wykonania zadania Wydajność szybkość realizacji wyznaczonych

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 10 Pamięć zewnętrzna Dysk magnetyczny Podstawowe urządzenie pamięci zewnętrznej. Dane zapisywane i odczytywane przy użyciu głowicy magnetycznej (cewki). Dane zapisywane

Bardziej szczegółowo

Symantec Backup Exec System Recovery 7.0 Server Edition. Odtwarzanie systemu Windows w ciągu najwyżej kilkudziesięciu minut nie godzin czy dni

Symantec Backup Exec System Recovery 7.0 Server Edition. Odtwarzanie systemu Windows w ciągu najwyżej kilkudziesięciu minut nie godzin czy dni GŁÓWNE ZALETY Odtwarzanie systemu Windows w ciągu najwyżej kilkudziesięciu minut nie godzin czy dni Firma Symantec wielokrotnie publicznie udowadniała, że dzięki oprogramowaniu Backup Exec System Recovery

Bardziej szczegółowo

Przypomnienie najważniejszych pojęć z baz danych. Co to jest baza danych?

Przypomnienie najważniejszych pojęć z baz danych. Co to jest baza danych? Przypomnienie najważniejszych pojęć z baz danych. Co to jest baza danych? 1 Podstawowe pojęcia: 2 3 4 5 Dana (ang.data) najmniejsza, elementarna jednostka informacji o obiekcie będąca przedmiotem przetwarzania

Bardziej szczegółowo

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz

Bardziej szczegółowo

DZANIA I MARKETINGU BIAŁYSTOK,

DZANIA I MARKETINGU BIAŁYSTOK, 5 - POCZĄTKI OSIECIOWANIA - nie były łatwe i oczywiste IBM-owskie pojęcie Connectivity martwy model sieci 1977 - ISO dla zdefiniowania standardów w sieciach opracowała siedmiowarstwowy model sieci OSI

Bardziej szczegółowo

PRZETARG 01/EU/2016/SERVERS NA DOSTAWĘ, MONTAŻ I URUCHOMIENIE SERWERÓW, WIRTUALIZATORÓW, MACIERZY I OPROGRAMOWANIA ORAZ WYKUP STAREGO SPRZĘTU

PRZETARG 01/EU/2016/SERVERS NA DOSTAWĘ, MONTAŻ I URUCHOMIENIE SERWERÓW, WIRTUALIZATORÓW, MACIERZY I OPROGRAMOWANIA ORAZ WYKUP STAREGO SPRZĘTU Data: 08/03/2016 PRZETARG 01/EU/2016/SERVERS NA DOSTAWĘ, MONTAŻ I URUCHOMIENIE SERWERÓW, WIRTUALIZATORÓW, MACIERZY I OPROGRAMOWANIA ORAZ WYKUP STAREGO SPRZĘTU Pytania i odpowiedzi dotyczące specyfikacji

Bardziej szczegółowo

2. Kontroler Dwa kontrolery pracujące w trybie active-active wyposażone w min. 32GB cache (każdy). Kontroler oparty na architekturze 64 bitowej.

2. Kontroler Dwa kontrolery pracujące w trybie active-active wyposażone w min. 32GB cache (każdy). Kontroler oparty na architekturze 64 bitowej. Szczegółowy Opis Przedmiotu Zamówienia Załącznik nr 1 do SIWZ (Po zawarciu umowy załącznik nr 3 do Umowy) Przedmiotem Zamówienia jest: - zakup i dostawa macierzy dyskowej z półkami dyskowymi, zwanych dalej

Bardziej szczegółowo

SYSTEMY OPERACYJNE. kik.pcz.czest.pl/so. (C) KIK PCz 2009. Materiały pomocnicze 1 PROWADZI: PODSTAWOWA LITERATURA: ZAJĘCIA: STRONA

SYSTEMY OPERACYJNE. kik.pcz.czest.pl/so. (C) KIK PCz 2009. Materiały pomocnicze 1 PROWADZI: PODSTAWOWA LITERATURA: ZAJĘCIA: STRONA SYSTEMY OPERACYJNE PROWADZI: dr inż. Jarosław Bilski Katedra Inżynierii Komputerowej Politechnika Częstochowska Wykład dla kierunku Informatyka 2 ZAJĘCIA: Obowiązkowe Wykład Laboratorium 2 godziny tygodniowo

Bardziej szczegółowo

Klasyfikacje systemów komputerowych, modele złożoności algorytmów obliczeniowych

Klasyfikacje systemów komputerowych, modele złożoności algorytmów obliczeniowych Wykład 5 Klasyfikacje systemów komputerowych, modele złożoności algorytmów obliczeniowych Spis treści: 1. Klasyfikacja Flynna 2. Klasyfikacja Skillicorna 3. Klasyfikacja architektury systemów pod względem

Bardziej szczegółowo

Wirtualizacja Hyper-V: sposoby wykorzystania i najnowsze wyniki badań

Wirtualizacja Hyper-V: sposoby wykorzystania i najnowsze wyniki badań Wirtualizacja Hyper-V: sposoby wykorzystania i najnowsze wyniki badań zespół PCSS/MIC: Jacek Kochan, Jerzy Mikołajczak, Marek Zawadzki 4. Konferencja MIC Nowoczesne technologie bliżej nas Poznań, 04.03.2010

Bardziej szczegółowo

Opis modułu analitycznego do śledzenia rotacji towaru oraz planowania dostaw dla programu WF-Mag dla Windows.

Opis modułu analitycznego do śledzenia rotacji towaru oraz planowania dostaw dla programu WF-Mag dla Windows. Opis modułu analitycznego do śledzenia rotacji towaru oraz planowania dostaw dla programu WF-Mag dla Windows. Zadaniem modułu jest wspomaganie zarządzania magazynem wg. algorytmu just in time, czyli planowanie

Bardziej szczegółowo

Wykład 2. Mikrokontrolery z rdzeniami ARM

Wykład 2. Mikrokontrolery z rdzeniami ARM Źródło problemu 2 Wstęp Architektura ARM (Advanced RISC Machine, pierwotnie Acorn RISC Machine) jest 32-bitową architekturą (modelem programowym) procesorów typu RISC. Różne wersje procesorów ARM są szeroko

Bardziej szczegółowo

SYSTEMY OPERACYJNE: STRUKTURY I FUNKCJE (opracowano na podstawie skryptu PP: Królikowski Z., Sajkowski M. 1992: Użytkowanie systemu operacyjnego UNIX)

SYSTEMY OPERACYJNE: STRUKTURY I FUNKCJE (opracowano na podstawie skryptu PP: Królikowski Z., Sajkowski M. 1992: Użytkowanie systemu operacyjnego UNIX) (opracowano na podstawie skryptu PP: Królikowski Z., Sajkowski M. 1992: Użytkowanie systemu operacyjnego UNIX) W informatyce występują ściśle obok siebie dwa pojęcia: sprzęt (ang. hardware) i oprogramowanie

Bardziej szczegółowo