2 Cyfrowe układy sekwencyjne Cel ćwiczenia LABORATORIUM ELEKTRONIKI Celem ćwiczenia jest zapoznanie się z cyfrowymi elementami pamiętającymi, budową i zasada działania podstawowych przerzutników oraz liczników cyfrowych z wykorzystaniem cyfrowych układów TTL małej i średniej skali integracji (bramek NAND i NOR). 2.1 Sekwencyjne układy pamiętające Układy (cyfrowe) logiczne dzieli się na układy kombinacyjne i sekwencyjne. Układem kombinacyjnym nazywamy układ, w którym kombinacje sygnałów wejściowych w sposób jednoznaczny określają kombinacje wartości sygnałów wyjściowych. Oznacza to, że stan poziomów wyjściowych w układzie kombinacyjnym zależy w każdej chwili tylko od aktualnego stanu poziomów sygnałów wejściowych. Układem sekwencyjnym (ang. sequential logic circuits) nazywamy układ, w którym poziomy sygnałów wyjściowych zależą nie tylko od aktualnego stanu poziomów sygnałów na jego wejściu ale również od stanu poziomów, które występowały uprzednio. Oznacza to, że układy te zawierają elementy pamiętające i nazywane są czasem układami kombinacyjnymi z pamięcią rys. 1. Cyfrowe układy sekwencyjne Rys. 1 Schemat układu sekwencyjnego 2 Cyfrowe układy sekwencyjne 2.1 Sekwencyjne układy pamiętające 2.2 Przerzutniki 2.2.1 Przerzutnik RS i SR 2.2.2 Przerzutnik typu D 2.2.3. Przerzutnik J-K (JK-MS) 2.2.4. Przerzutnik T 2.3 Liczniki 2.5 Rejestry 2.6 Hazard i wyścigi 2.7 Zagadnienia kontrolne i literatura Jakub Kaźmierczak W układach cyfrowych do realizacji bloku pamięci używane są przerzutniki. Są to elementy (podobnie jak bramki) mające na swoim wyjściu jeden z możliwych dwóch stanów stabilnych 0 lub 1 (odpowiadające stanom logicznym H i L). Przerzutnik zachowuje jednak swój stan wyjścia po zaniku przyczyny, która ten stan zainicjowała. Kolejna zmiana jego stanu wyjść jest możliwa dopiero, gdy wystąpi kolejna przyczyna. Układ sekwencyjny może być opisany za pomocą dwóch funkcji: 1. Y = f(x,a) wyjście zależy od stanu wewnętrznego i wejść 2. Y = f(a) wyjście zależy wyłącznie od stanu wewnętrznego gdzie A to stan wewnętrzny, X i Y są odpowiednio sygnałem wejściowym (We) i wyjściowym (Wy). Pierwsza funkcja dotyczy tzw. automatu Mealy'ego, druga automatu Moore'a - oba automaty są sobie równoważne. Zachowanie układu sekwencyjnego może być opisane następująco: słownie; za pomocą przebiegów czasowych - pokazujący zależności czasowe pomiędzy X i Y; za pomocą grafów przejść (ich wygląd zależy od rozpatrywanego automatu); za pomocą tablic przejść (najbardziej przejrzysty zapis, ponieważ określa, jaki będzie kolejny stan przerzutnika w zależności od aktualnego stanu przerzutnika i od aktualnego stanu jego wejść). Wśród układów sekwencyjnych (podobnie jak we wszystkich układach logicznych z pamięcią) wyróżniamy układy synchroniczne i asynchroniczne. W układach synchronicznych występuje pewien (co najmniej jeden) wyróżniony sygnał zwany przebiegiem zegarowym, taktującym lub synchronizującym. Przebieg ten wyznacza cykl pracy układu, a jego okres stanowi umowną jednostkę czasu. Sygnał zegarowy określa chwile, w których stany wejść oddziałują na układ. Chwile te są wyznaczane przez zbocze dodatnie bądź ujemne przebiegu taktującego, dlatego mówimy o synchronizacji układu zboczem narastającym lub opadającym. W chwilach tych stan innych wejść nie 2
powinien się zmieniać. Odcinek czasu pomiędzy dwoma kolejnymi zboczami aktywnymi sygnału zegarowego jest nazywany taktem. W układach asynchronicznych każda zmiana stanu wejść układu oddziałuje na układ, powodując jego reakcję. Większość przerzutników to przerzutniki synchroniczne. Wyjątek stanowi najprostszy przerzutnik nazywany asynchronicznym przerzutnikiem RS. 2.2 Przerzutniki Przerzutniki (z ang. flip-flop), oprócz bramek logicznych, są podstawową grupą elementów stosowanych w technice cyfrowej. Wykorzystuje się je do przechowywania małych ilości danych, do których musi być zapewniony ciągły dostęp. Jest to spowodowane fizycznymi i funkcjonalnymi cechami przerzutników. Są one większe od pojedynczej komórki pamięci, ale pozwalają pozostałym częściom układu na bezpośredni dostęp do przechowywanych danych. Pierwszy elektroniczny przerzutnik typu flip-flop wynaleziony został w roku 1919 przez dwóch naukowców - Williama Ecclesa i F.W. Jordana. Początkowo nazywano go układem przełączającym Ecclesa-Jordana. Układ ten zbudowany był z dwóch aktywnych elementów elektronicznych - lamp elektronowych (pierwsze tranzystory powstały dopiero w 1949 roku). Angielska nazwa flip-flop powstała później jako efekt naśladowania dźwięku wydawanego przez głośniki podłączone do wzmacniacza akustycznego sterowanego przez wymieniony przerzutnik. Przerzutnikami są układami o skończonej ilości wejść i wyjść. W schematach układów elektronicznych stosuje się symbol przerzutnika pokazany na rys. 1a. Przerzutnik ma dwa wyjścia komplementarne Q i ~Q (będące negacją wyjścia Q, a ponieważ zawsze występuje, stąd czasem jest pomijane na schematach) oraz pięć wejść: - dwa wejścia informacyjne synchroniczne A i B (oznaczane też jako D 1, D 2... ang. Data), - dwa wejścia informacyjne asynchroniczne (programująco-ustawiające) s i r oraz wejście zegarowe C (ang. Clock). natomiast przerzutnik sterowany poziomem niskim 0 ma wejście zegarowe poprzedzone kółeczkiem (symbolem negacji). Rys. 2 Metody oznaczania sposobu wyzwalania Wejścia zegarowe przerzutników sterowanych zboczem oznacza się małym trójkącikiem sterowane zboczem narastającym, lub trójkącikiem z symbolem negacji (kółeczkiem) sterowane zboczem opadającym. 2.2.1 Przerzutnik RS i SR Asynchroniczny przerzutnik RS (od ang. RS flip flop lub SR flip flop czyli Set-Reset tzn. Ustaw- Zeruj) jest najprostszym rodzajem przerzutnika, który można zbudować z dwóch dwu wejściowych bramek NOR lub NAND. Przerzutnik powstaje dzięki sprzężeniu zwrotnemu (ang. feed back) wyjść z wejściami. Sprzężenie zwrotne powoduje, iż przerzutnik utrzymuje ostatni stan wyjść Q n-1 po przejściu stanów logicznych na wejściach w stan neutralny. Przerzutnik ten ma dwa wejścia informacyjne/programujące R i S oraz dwa wyjścia Q i ~Q. Wejścia R i S są wejściami asynchronicznymi tzn. ich stany natychmiast oddziaływają na stany wyjść. Na rys 3a przedstawiono schemat przerzutnika asynchronicznego RS zbudowanego z bramek NOR. Rys. 1a Symbole przerzutnika. Sposób oddziaływania zmiennych A i B na wartości zmiennych Q i ~Q (oznaczany także jako Q* lub ) jest różny i decyduje on o nazwie typu przerzutnika. Zmienne s i r, zaznaczone na rys. 2, oddziałują na wartości zmiennych Q i ~Q. Zmienna s zwana jest zmienną wpisującą (ang. set), czasem ustawiającą (ang. preset). Zmienna r zwana jest zmienną zerującą (ang. reset lub clear). Kółko na wejściu, podobnie jak w przypadku bramek, oznacza inwersję sygnału (~s,~r) lub aktywny niski poziom logiczny zmiennej. Na wejście oznaczone literą C (CP, CL, CLK, T) wprowadza się impuls taktujący (synchronizujący), wejście zegarowe. Często część wejść przerzutnika nie jest używana, korzysta się na przykład tylko z wejść synchronicznych lub asynchronicznych. Może być również taka sytuacja, że wykorzystywane są wejścia synchroniczne i jedno z wejść asynchronicznych (np. w licznikach). Gdy o wartości zmiennych wyjściowych przerzutnika decydują tylko wejścia asynchroniczne, mówimy wtedy o przerzutniku asynchronicznym. Gdy stan przerzutnika ulega zmianie pod wpływem impulsu taktującego, mamy do czynienia z przerzutnikiem synchronicznym. Wszystkie, z wyjątkiem przerzutnika typu D, mogą występować w wersji asynchronicznej (wtedy są oznaczane małymi literami, np. rs, t) oraz w wersji synchronicznej (oznaczane wielkimi literami). Istnieje kilka różnych typów przerzutników: asynchroniczne (RS) i synchroniczne (RS, D latch, D flip-flop, T, JK ) Wspomniane wcześniej wejście zegarowe posiada większość przerzutników (za wyjątkiem przerzutnika prostego RS). Rodzaj sterowania tym wejściem (zależy od konstrukcji przerzutnika) jest oznaczony na symbolu przerzutnika (rys. 2). Przerzutniki mogą być sterowane poziomem lub zboczem. Wejście bez oznaczeń wskazuje na przerzutnik sterowany poziomem wysokim 1, Rys. 3 Asynchroniczny przerzutnik RS zbudowany z bramek NOR: a) schemat logiczny; b) symbol graficzny; c) tablica stanów; d) uproszczona tablica stanów Na rysunku 3e i 3f przedstawiono kilka kolejnych stanów przerzutnika. e) f) 0 1 0 1 0 Rys. 3 Zasada działania RS e) kolejne stany przerzutnika f) przebiegi czasowe Podanie stanu 1 na jedno z wejść informacyjnych (programujących) powoduje ustawienie na wyjściu odpowiadającej mu bramki stanu 0 - suma dwóch sygnałów, z których co najmniej jeden jest równy 1 wynosi 1 a po zanegowaniu daje 0. Podanie stanu 1 na obydwa wejścia przerzutnika spowodowałoby wystąpienie stanów 0 na obydwu wyjściach, co jest niezgodne z założeniem, że w przerzutniku jedno wyjście jest negacją drugiego. Stan ten jest nazywany stanem niedozwolonym N. Podanie stanu 0 na obydwa wejścia daje możliwość określenia stanu wyjść w chwili n-tej wyłącznie na podstawie stanu wyjść w chwili n-1. Jest to stan w którym przerzutnik realizuje funkcję pamiętania sygnału poprzedniego. Na rysunkach 3b, 3c i 3d zamieszczono odpowiednio symbol graficzny asynchronicznego przerzutnika RS jego tablicę prawdy oraz jej wersję uproszczoną. Symbol X oznacza dowolny sygnał. 1 3 4
W przerzutniku SR zbudowanym z bramek NAND wejścia ~S i ~R są aktywne przy stanie 0. Stan 1 jest dla nich stanem neutralnym. Jeśli wejście ~S przejdzie w stan 0, to wymusi ono stan 1 na wyjściu Q. Przejście wejścia ~R w stan 0 wymusi stan 0 na wyjściu Q. Powrót wejść ~S i ~R do stanu neutralnego nie zmienia stanu logicznego wyjścia Q - przerzutnik zapamiętuje ustawiony stan logiczny. Jeśli oba wejścia ~S i ~R znajdą się w stanie niskim 0, będziemy mieli do czynienia ze stanem zabronionym - oba wyjścia Q i ~Q znajdą się w stanie wysokim 1. Powrót jednego z wejść ~S lub ~R do stanu neutralnego 1 wymusi odpowiedni stan przerzutnika. Problem jednakże pojawi się, jeśli oba wejścia ~S i ~R jednocześnie przejdą ze stanu 0 do stanu 1. W takim przypadku stan przerzutnika będzie zależał od wewnętrznych hazardów i wynik jest nieokreślony, tzn. na wyjściu Q może pojawić się zarówno stan 0 jak i stan 1 - nie da się przewidzieć, który z tych stanów ustali się w przerzutniku. Na rys. 4 przedstawiono schemat logiczny przerzutnika RS zbudowanego z bramek NAND, jego symbole oraz uproszczona tablice prawdy. a) b) c) d) ~S ~R Q n ~Q 1 1 Q n-1 ~Q n-1 0 1 1 0 1 0 0 1 0 0 N N Rys. 4 Asynchroniczny przerzutnik RS zbudowany z bramek NAND: schemat logiczny, symbole graficzne, przebiegi czasowe i tablica stanów 2.2.2 Przerzutnik typu D Przerzutnik D jest rozszerzoną wersją przerzutnika RS. Występuje w nim tylko jedno wejście ustawiające (D) oraz wejście taktujące (C). Oprócz synchronicznego wejścia typu D przerzutnik posiada często również asynchroniczne wejścia typu s (Set) i r (Reset). Służą one do ustawiania wartości początkowej (s) i zerowania przerzutnika (r). Wejścia asynchroniczne mają większy priorytet od wejścia synchronicznego i działają nawet wtedy, gdy na wejście zegarowe nie jest podawany odpowiedni stan. Przerzutnik D spełnia funkcję przepisywania informacji z wejścia D na wyjście Q z opóźnieniem jednego impulsu taktującego, stąd też pochodzi jego nazwa (ang. Delay). W przerzutniku RS z wejściem taktującym może wystąpić taka kombinacja sygnałów (C=R=S=1), przy której stan wyjść jest zabroniony lub nieokreślony. Zostało to wyeliminowane w standardowym przerzutniku D (posiadającym jedynie wejścia D i C), dzięki zastosowaniu inwertera przed jedną z bramek wejściowych (inwerter może być zastąpiony poprzez odpowiednią konfigurację bramek). Ponadto przerzutnik D może być tak wykonywany, że tylko zbocze narastające powoduje zmianę sygnału na wyjściu przerzutnika. Unika się dzięki temu ewentualnych zakłóceń, związanych ze zmianą stanu wejścia D podczas trwania impulsu zegarowego. Zmiana stanu na wejściu D zmienia jednocześnie stan obu wejść S i R. Przy D = 1 uzyskuje się S = 1 i R = 0; przy D = 0 uzyskuje się S = 0 i R = 1. Impuls synchronizujący ustawia wyjścia przerzutnika zgodnie z zasadami zmiany stanu przerzutnika RS. Przy D = 1 ustawiane jest Q = 1, przy D = 0 ustawiane jest Q = 0. Po zakończeniu aktywnego zbocza impulsu synchronizującego przerzutnik przechodzi w stan pamiętania i przestaje reagować na zmiany wejścia D. Przerzutnik o takich właściwościach nazywany jest przerzutnikiem zatrzaskowym (ang. latch), gdyż zatrzaskuje informacje przy zamykaniu bramek, doprowadzających sygnały wejściowe. Na rys. 6 przedstawiono schemat logiczny przerzutnika typu D latch, jego symbol, tablice stanów oraz przebiegi czasowe. a) Przerzutnik RS występuje także w wersji synchronicznej, która różni się w swojej budowie od przerzutnika asynchronicznego dodatkowymi dwoma bramkami dołączonymi na wejścia układu. Przez doprowadzanie sygnałów do wejść R i S można dowolnie ustawiać stany wyjść, ale tylko w tych momentach czasowych, w których na wejściu C panuje stan wysoki. Dzięki takiemu rozwiązaniu w większych systemach cyfrowych możliwe jest wcześniejsze przygotowanie odpowiednich sygnałów sterujących na wejściach poszczególnych stopni układu, a ustawienie sygnałów na wyjściach następuje po pojawieniu się sygnału taktującego - równocześnie na wszystkich przerzutnikach. Wejścia R i S nazywa się wejściami przygotowującymi. Schemat przerzutnika, symbol oraz przebiegi czasowe przedstawiono na rys. 5. Tablice stanów są analogiczne jak dla przerzutnika asynchronicznego.. Na rys. 5c podkreślono stany stabilne, tzn. nie powodujące zmiany stanu wyjść. Praca synchroniczna nie rozwiązuje jednak problemu stanów zabronionych (kombinacja dwóch jedynek na wejściach R i S). c) Rys. 6 Przerzutnik D typu latch: schematy logiczne modyfikacji RS z bramek NAND (z inwerterem i bez), schemat logiczny z symbolem RS, symbol D, tablica stanów i przebiegi czasowe Rys. 5 Synchroniczny przerzutnik RS: schemat logiczny, symbol i przebiegi czasowe Rysunek 5a przedstawia schemat przerzutnika synchronicznego RS zbudowanego z bramek NOR. Na rysunkach 5b zamieszczono odpowiednio symbol graficzny synchronicznego przerzutnika RS, a na 5c przebiegi czasowe. W praktyce do budowy tego typu przerzutników wykorzystuje się bramki z układów serii TTL 7400 i 7402. Przerzutnik typu latch (zatrzask) jest jedną z wersji przerzutnika D wyzwalanego nie zboczem, lecz poziomem. W celu wyzwalania zboczem wymagany jest układ przerzutnika łączącego dwa przerzutniki D Latch wg schematu Master-Slave (ang. master slave D flip-flop) - rys. 7. Przerzutnik taki zapamiętuje stan wejścia D tylko przy odpowiedniej zmianie poziomu logicznego na wejściu zegarowym C. Pierwszy przerzutnik D (zwany Master) steruje drugim przerzutnikiem D (zwanym Slave), który wyzwalany jest zanegowanym sygnałem zegara z pierwszego przerzutnika. Dzięki temu w danym momencie zawsze aktywny jest tylko jeden z przerzutników. 5 6
Rys. 7 Przerzutnik D wyzwalany zboczem impulsu typu Master-Slave Na rys. 8 porównano w dziedzinie czasu pracę przerzutnika D typu latch (wyzwalanego poziomem) i przerzutnika typu flip-flop (master-slave wyzwalanego zboczem). Rys. 9 Schemat przerzutnika (z wykorzystaniem bramek NAND), symbol, tablica przejść oraz przebiegi czasowe przerzutnika JK Należy jednak zaznaczyć, że wyżej przedstawiony układ w takiej postaci nie może być praktycznie zbudowany, gdyż przy wyzwalaniu potencjałowym (szerokimi impulsami), wskutek jednoczesnego doprowadzenia sygnałów l na oba wejścia w układzie wystąpiłaby generacja. Z tego względu scalone przerzutniki JK są wykonywane w tzw. systemie "Master-Slave" (JK-MS), to jest złożonym systemie wyzwalania potencjałowego na zboczach impulsu taktującego. Przerzutnik taki, zwany też dwutaktowym lub dwuzboczowym (bo do ustawienia stanu przerzutnika są wymagane dwa kolejne zbocza impulsu zegarowego tzn. cały pojedynczy impuls prostokątny) działa w ten sposób, że w czasie pierwszego zbocza (narastającego) są próbkowane stany wejść J i K, drugie zbocze (opadające) powoduje zgodną z tablicą przejść zmianę stanu przerzutnika. W rezultacie zmianę stanu obserwujemy przy opadającym zboczu impulsu zegarowego. Jak przedstawiono na rys. 10, przerzutnik dwutaktowy JK składa się z dwu przerzutników połączonych kaskadowo. Rys. 8 Przebiegi czasowe przerzutnika D latch i D wyzwalanego zboczem impulsu typu Master-Slave (strzałki wskazują moment zbocza narastającego) 2.2.3. Przerzutnik J-K (JK-MS) Przerzutnik JK (ang. J-K flip flop) może być uważany za rozwiniętą wersję przerzutników RS, gdyż mając podobne właściwości logiczne nie ma stanów wejściowych niedozwolonych. Jest zatem możliwe jednoczesne doprowadzenie do obu wejść zarówno sygnałów 1, jak i sygnałów 0. Jednocześnie jest też elementem bardziej uniwersalnym niż przerzutnik D, gdyż posiada dwa wejścia informacyjne J i K (litery te wybrano arbitralnie jako dwie kolejne litery alfabetu), na których dozwolone są wszystkie kombinacje sygnałów. Wejścia te pozwalają na oddziaływanie na stan wyjść przerzutnika, wejście J odpowiada wejściu S (Set) i służy do ustawienia przerzutnika, natomiast wejście K służy do kasowania przerzutnika (równoznaczne z wejściem R - Reset). Ustawianie i kasowanie przerzutnika odbywa się w chwili, gdy na wejściu zegarowym pojawi się opadające zbocze sygnału. Niektóre rozbudowane wersje tego przerzutnika posiadają dodatkowo dwa asynchroniczne wejścia PRESET (ustawia Q na 1) oraz CLEAR (ustawia Q na 0). Wejście J = 1 ustawia przerzutnik w stan 1, a wejście K = 1 ustawia przerzutnik w stan 0. Dla stanu J = 0 i K = 0 przerzutnik ten pamięta stan poprzedni. Podanie stanu J = 1 i K = 1 sprawia, przerzutnik zmienia swój stan na przeciwny w stosunku do poprzedniego. Wszystkie zmiany wyjść zachodzą w obecności aktywnego zbocza impulsu zegarowego podanego na wejście C (dla oznaczenia na rys. jest to zbocze opadające). Schemat przerzutnika (z wykorzystaniem bramek NAND), symbol, tablice przejść oraz przebiegi czasowe przedstawiono na rys. 9. Rys. 10 Schemat blokowy i ideowy przerzutnika JK-MS 2.2.4. Przerzutnik T Jeżeli połączy się wejścia J i K przerzutnika JK-MS razem w jedno wejście, to powstanie przerzutnik T mający wejście informacyjne T oraz taktujące C. Jeżeli na wejściu T jest przygotowany stan 1, to po każdym impulsie taktującym stan przerzutnika zmienia się na przeciwny. W takim układzie przerzutnik T pracuje jako dzielnik częstotliwości przez 2. Przy T=0 przerzutnik nie zmienia swego stanu - występuje blokada stanów wyjściowych. Symbol graficzny, tabelę stanów oraz przebiegi czasowe przerzutnika T aktywnego zboczem narastającym przedstawiono na rys. 11. 2.3 Liczniki Rys. 11 Symbol graficzny, tabelę stanów oraz przebiegi czasowe przerzutnika T Liczniki są, obok rejestrów, typowymi układami funkcjonalnymi stosowanymi powszechnie w różnego rodzaju układach cyfrowych i służą do zliczania impulsów i pamiętania ich liczby. Na rys. 12 przedstawiono ogólny schemat blokowy licznika impulsów. Impulsy zliczane podawane są na wejście zliczające licznika. Oprócz wejścia dla impulsów zliczanych, licznik ma zazwyczaj ustawiające jego stan początkowy. Ustawianie wszystkich przerzutników wchodzących w 7 8
skład licznika, niezależnie od ich aktualnych stanów, w stan 0 nazywa się zerowaniem. Stan licznika (jego zawartość) określony jest poprzez poziomy sygnałów poszczególnych jego stopni. Rys. 12 Schemat blokowy licznika Podstawowym elementem licznika jest przerzutnik z wejściem zegarowym (bez wejść programujących), który dzieli przez 2 częstotliwość impulsów podawanych na to wejście. W praktyce można otrzymać taki dzielnik z przerzutników typu T (przedstawiono w pkt. 2.2.4), D lub JK, a układy takie nazywa się także dwójkami liczącymi. Układy te przy każdym impulsie zegarowym zmieniają swój stan na przeciwny. Na rys. 13 przedstawiono model takiej dwójki liczącej z wykorzystaniem przerzutnika typu D. Wejście pierwszej dwójki liczącej jest wejściem licznika, wyjścia obu dwójek ("WY0" i "WY1") stanowią wyjście licznika. Zawartość licznika - jakaś konkretna liczba, będąca wynikiem zliczania impulsów wejściowych - jest reprezentowana (w postaci binarnej) przez stany wyjść poszczególnych dwójek liczących. U dołu rys. 15b, nad linią wskazującą kierunek czasu, cyframi od 0 do 3 została oznaczona zmieniająca się w czasie zawartość licznika: 0, 1, 2, 3 i znów 0, 1. W analogiczny sposób można zbudować licznik modulo 8 i modulo 16. Tak budowane liczniki nazywane są licznikami asynchronicznymi, gdyż zmiana stanu danej dwójki liczącej zachodzi jako konsekwencja uprzedniej zmiany stanu na wyjściu poprzedniej dwójki. Natomiast licznik, w którym impulsy zliczane podawane są na wejścia zegarowe wszystkich jego przerzutników nazywa się licznikiem synchronicznym. Liczniki takie są szybsze, charakteryzują się mniejszymi opóźnieniami i większą częstotliwością pracy, a przede wszystkim nie występuje zjawisko opóźnień (i fałszywych przeskoków) wynikających z różnych czasów propagacji sygnału przez przerzutniki licznika. Aby ułatwić budowę liczników pracujących w układach dziesiętnych oraz odmierzających czas (potrzebne tu np. liczenie "do 6"), zostały zaprojektowane specjalne podzespoły w postaci układów scalonych, liczących mod. 2 i mod. 5 (UCY 7490), mod. 2 i mod. 6 (UCY 7492) oraz mod. 2 i mod. 8 (UCY 7493). Jednym z popularniejszych scalonych liczników jest UCY 7493 (rys. 16). C Q A Q B Q C Rys. 13 Dwójka licząca na przerzutniku D oraz wykres czasowy Przerzutnik D zmienia stan na przeciwny po każdym impulsie zegara, ponieważ do wejścia D przerzutnika jest doprowadzany sygnał z jego własnego wyjścia ~Q. Wobec tego w momencie nadejścia impulsu zegara przerzutnik D widzi na wejściu negację swojego własnego stanu. W każdym przypadku częstotliwość przebiegu wyjściowego jest dwukrotnie mniejsza od częstotliwości przebiegu wejściowego. Również na bazie przerzutnika JK można zbudować dwójkę liczącą i to na kilka sposobów (rys. 14). Q D Rys.16 Blokowa budowa licznika UCY7493 oraz przebiegi czasowe na jego wyjściach Układ scalony 7493 zawiera cztery przerzutniki JK - MS. Trzy przerzutniki (B, C, D) są połączone szeregowo, tworząc licznik mod 8, a czwarty przerzutnik (A) jest dwójką liczącą, która może być wykorzystana dwojako: wspólnie z licznikiem mod 8 tworzy licznik mod 16, albo samodzielnie jest licznikiem mod 2. Łącząc wyjście Q A pierwszego przerzutnika z wejściem licznika 3 - bitowego (Bwe), uzyskujemy licznik mod 16, zliczający w kodzie naturalnym dwójkowym, przy czym wyjściami licznika są wyprowadzenia Q A, Q B, Q C, Q D. Wszystkie przerzutniki w tym liczniku pracują w układzie dwójek liczących i kolejność ich połączeń nie ma znaczenia. Zerowanie licznika 7493 odbywa się przez podanie na wejścia R 01 i R 02 stanu wysokiego. Poprzez odpowiednie połączenie pomiędzy poszczególnymi wyjściami i wejściami układu scalonego można uzyskać licznik o dowolnym modulo (rys. 17) Rys. 14 Przykłady przekształcenia przerzutnika JK w dwójkę liczącą Gdy wyjście jednej dwójki liczącej połączymy z wejściem drugiej, otrzymamy licznik liczący do "czterech" (modulo 4). Na rys. 15 mamy schemat oraz przebiegi stanów logicznych na wejściu i wyjściu takiego licznika. Rys.15 Schemat oraz przebiegi stanów logicznych licznika modulo 4 Rys.17 Szereg możliwości uzyskania liczników o różnym modulo z układu UCY7493 9 10
2.5 Rejestry Rejestrem nazywamy układ cyfrowy służący do przechowywania (pamiętania) informacji. Składa się z przerzutników i bramek powodujących zmiany stanu tych przerzutników. Przerzutniki przechowują informację dwójkową, podczas gdy bramki tworzą układ kombinacyjny wprowadzania i wyprowadzania informacji z rejestru. Ze względu na rodzaj działania, rejestry dzielą się na pamiętające, przesuwające i liczące. Rejestr pamiętający służy tylko do pamiętania określonej liczby bitów informacji. Rejestr przesuwający jest to zespół przerzutników połączonych w ten sposób, że informacja z każdego przerzutnika może być przesłana do sąsiedniego przerzutnika. Rejestr przesuwający jest układem synchronicznym. Schemat blokowy rejestru przesuwającego przedstawia rys. 18. 2.6 Hazard i wyścigi W układach sekwencyjnych (wykorzystujących sprzężenie zwrotne) może dochodzić czasami do niekorzystnych zjawisk zwanych hazardem oraz wyścigów, których to podłożem jest niezerowy czas propagacji sygnałów. Hazardem (czasem nazywane też ryzykiem) określane jest zjawisko krótkotrwałej zmiany wartości sygnału wyjściowego (błędne stany wyjścia), wywołanej różnicą opóźnień wnoszonych przez bramki logiczne. Krótkotrwałe zmiany mogą być podtrzymywane w wyniku istnienia sprzężenia zwrotnego i wówczas działanie układu sekwencyjnego będzie nieprawidłowe. Przyczyną są różnice w czasie dotarcia oraz wartości sygnału do określonego miejsca układu w zależności od drogi jaką pokonują (rys. 21). Rys.18 Schemat blokowy rejestru przesuwającego Rejestr liczący jest to układ złożony z rejestru przesuwającego oraz obwodu sprzężenia zwrotnego generującego sygnał podawany na wejście szeregowe rejestru. Sygnał ten jest funkcją sygnałów wejściowych rejestru przesuwającego. Schemat blokowy rejestru liczącego przedstawia rys. 19. Rys. 21 Graficzne zobrazowanie zjawiska hazardu Wyścigi to zjawisko docierania do określonego elementu układy (przerzutnika) co najmniej dwóch sygnałów wejściowych w innej kolejności niż zostało to zaprojektowane. Szybsze docieranie jednego z sygnałów przed innym sygnałem (który miał dłuższą drogę) również wynika z niezerowych czasów propagacji. 2.7 Zagadnienia kontrolne Rys.19 Schemat blokowy rejestru liczącego W zależności od typu rejestru informacja może być zapisywana w sposób szeregowy (bit po bicie w takt sygnału zapisującego) lub równoległy (całe słowo wejściowe jest zapisywane w chwili wyznaczonej przez sygnał zapisujący). Również odczyt zapisanej informacji może się odbywać w sposób szeregowy bądź równoległy. Schemat funkcjonalny rejestru przedstawiono na rys. 20. Rys. 20 Schemat funkcjonalny rejestru Sygnały wejściowe A, B, C i D podają informację do zapamiętania w rejestrze. Wejście CLK jest wejściem zapisującym informację z wejść A...D do rejestru. W zależności od typu zastosowanych przerzutników zapis może następować przy zmianie poziomu logicznego na wejściu CLK z 0 na 1 (zbocze dodatnie) lub z 1 na 0 (zbocze ujemne). Informacja przechowywane w rejestrze pojawia się na wyjściach QA, QB, QC i QD. Stan niski na wejściu CLR powoduje wyzerowanie wszystkich wyjść QA...QD rejestru. 1. Definicja układu sekwencyjnego i jego blokowa budowa. 2. Podział i rodzaje układów sekwencyjnych. Podać różnice w działaniu układów sekwencyjnych asynchronicznych i synchronicznych. 3. Metody opisu działania układów sekwencyjnych. 4. Definicja przerzutnika i opis jego blokowej budowy. 5. Typy wejść przerzutników i ich priorytety. 6. Wymienić rodzaje przerzutników. 7. Budowa, zasada działania i tablica przejść przerzutnika RS. 8. Budowa, zasada działania, tablica przejść i typy przerzutnika D. 9. Budowa, zasada działania i tablica przejść przerzutnika T. 10. Budowa, zasada działania, tablica przejść i typy przerzutnika JK. 11. Definicja i podział liczników. 12. Metody konstrukcji dwójki liczącej przy wykorzystaniu różnych przerzutników. 13. Różnice pomiędzy licznikiem asynchronicznym a synchronicznym. 14. Budowa i zasada działania licznika modulo 4, 8 i 16. 15. Blokowa budowa licznika UCY7493. 16. Definicja, budowa i rodzaje rejestrów. 17. Zjawisko hazardu i wyścigów. 2.8 Literatura 1. J. Kalisz Podstawy elektroniki cyfrowej WKŁ 2. B. Wilkinson Układy cyfrowe WKŁ 3. W. Sasal Układy scalone WKŁ 4. A. Skorupski Podstawy techniki cyfrowej WKŁ 5. W. Głocki Układy cyfrowe WSIP 11 12