doi:.599/48.27..66 Andrzej KANDYBA, Marian HYA 2, Igor KUYTNIK 3 Stowarzyszenie Inżynierów i Techników Mechaników Polskich (), Politechnika Śląska, Wydział Elektryczny (2) Państwowa Wyższa Szkoła Zawodowa w Oświęcimi (3) Generowanie implsów sterjących w bezprzepięciowej metodzie sterowania reglatora napięcia przemiennego Streszczenie. W artykle przedstawiono wybrane zagadnienia związane z problematyką sterowania implsowego reglatora napięcia przemiennego metodą PWM. Przedstawiono ideę bezprzepięciowego sterowania tranzystorów. Zaprezentowano strktrę logiczna kład generowania implsów sterjących na podstawie model program Matlab-Simlink. Omówiono sposób implementacji w kładzie logiki programowalnej MACH4A5-28. Przedstawiono praktyczne rozwiązania detektorów znaków napięć i prądów zilstrowane przebiegami pomiarowymi w kładzie rzeczywistym. Zaprezentowano wyniki weryfikacji działania kład w warnkach laboratoryjnych. Abstract. The article presents selected isses related to the problems of implse control AC voltage PWM reglator. The method of controlling transistors aimed to eliminating commtation overvoltages is presented. The logical strctre of the control plses generating circit based on the model of Matlab-Simlink is presented. The way of implementation to programmable control logic MACH device is discssed. Practical soltions of direction detectors for voltage and crrent illstrated by waveforms measrement in a real system are described. The reslts of the laboratory verification research are presented. Generation of control signals for non-overvoltage control method of AC voltage reglator Słowa klczowe: reglator napięcia przemiennego, modlacja szerokości implsów, kłady zasilania, sterowanie implsowe Keywords: AC-AC PWM voltage controller, power system, switching srges Wstęp Prezentowany sposób generowania implsów sterjących tranzystory w implsowym reglatorze napięcia przemiennego jest jednym z etapów prac dotyczących projektowania energoelektronicznych kładów zasilania odbiorników plazmowych. Koncepcje strktry energoelektronicznego kład zasilania, model kład, model odbiornika plazmowego oraz sposób sterowania prezentowano w pracach [, 2, 3, 4, 5, 8]. W niniejszym artykle skoncentrowano się na praktycznym rozwiązani kład generowania implsów sterjących. Na podstawie wyników prac przedstawionych w [2] wybrano koncepcję pozwalająca rozdzielić fnkcję sterowania tranzystorami od nadrzędnych fnkcji reglacji prąd lb mocy odbiornika plazmowego. Istotą koncepcji jest generowanie implsów sterjących poza kładem mikroprocesora poprzez implementację tej fnkcji w kładzie logiki programowalnej. Takie rozwiązanie jest możliwe dzięki wyeliminowani konieczności kontrolowania czasów martwych podczas przełączania tranzystorów [3, 4]. Źródłem sygnał PWM może być dowolny zewnętrzny generator: zarówno mikroprocesor jak i kład zadajnika analogowego. W rozwiązani prezentowanym w [6] sterownik mikroprocesorowy pełni tylko fnkcje reglatora prąd lb mocy i może być zastąpiony przez dowolny inny kład reglacji. Trójfazowy reglator napięcia przemiennego z przewodem zerowym Na rysnk przedstawiono schemat trójfazowego reglatora napięcia przemiennego z przewodem zerowym wraz z kładem sterjącym przełączaniem tranzystorów. Trójfazowy przekształtnik z przewodem zerowym można rozpatrywać jako połączenie trzech niezależnych reglatorów jednofazowych. Sterowanie prądem wyjściowym przekształtnika realizowane jest na zasadzie modlacji szerokości implsów. Taki kład połączeń pozwala na kontrolę przepływ prąd w ob kiernkach w każdej z gałęzi przekształtnika oraz możliwia bezprzepięciowe przełączenie tranzystorów [3, 4]. ys.. Trójfazowy reglator napięcia przemiennego z kładem sterjącym: US kład sterjący, DU kłady detekcji znaków napięć zasilających, DI - kłady detekcji znaków prądów obciążenia, signu sygnały znaków napięć zasilających, signi sygnały znaków prądów obciążenia, T sygnały sterjące tranzystory Na rysnk 2 przedstawiono grafy ilstrjące ideę bezprzepięciowej metody sterowania tranzystorów [2] dla jednej fazy przekształtnika. Symbolem oznaczono załączenie tranzystora, symbolem wyłączenie, a symbolem sterowanie sygnałem PWM. Układ generowania implsów sterjących Przekształtnik przedstawiony na rysnk wymaga 2 sygnałów sterjących tranzystorami, po 4 dla każdej fazy. Sygnały te generowane są na podstawie 6 sygnałów detekcji znaków napięć zasilających i znaków prądów obciążenia dla każdej z faz. Zaproponowana metoda bezprzepięciowego sterowania tranzystorów pozwala na realizację prostego system sterjącego. Dzięki odpowiedniej strktrze logicznej mieszczonej w kładzie programowalnym w połączeni z przedstawioną metodą sterowania generowanie implsów sterjących dla wszystkich tranzystorów może być zrealizowane z jednego generatora sygnał PWM. PZEGĄD EEKTOTECHNICZNY, ISSN 33-297,. 93 N /27 275
T D i olą kład logicznego U jest wypracowanie implsów sterjących tranzystory na podstawie znaków prąd i napięcia w każdej z faz zgodnie z zadanym wypełnieniem sygnał PWM. Na rysnk 4 przedstawiono schemat blokowy strktry logicznej sterowania tranzystorów T i dla jednej z faz dla program Matlab-Simlink. W podobny sposób zamodelowano strktrę logiczną kład sterowania dla tranzystorów i. D i T T ys.2. Ilstracja bezprzepięciowej metody sterowania dla jednej fazy przekształtnika: napięcie zasilania, i prąd obciążenia: a) >, i >, b) <, i >, c) >, i <, d) <, i< Na rysnk 3 przedstawiono schemat blokowy kład generowania implsów sterjących tranzystory. D T D i i ys.4. Model symlacyjny strktry logicznej sterowania tranzystorów T i dla jednej z faz przekształtnika Elementy Transport Delay zapewniają niezbędne opóźnienie wynikające z metody sterowania. Pozwalają także względnić opóźnienia występjące w rzeczywistych kładach detekcji znaków napięć i prądów. Wyniki badań wpływ chwil detekcji znaków napięć i prądów w stosnk do rzeczywistych zmian kiernk sygnałów pomiarowych przedstawiono w pracy [7]. Z przeprowadzonych badań symlacyjnych wynika, że konieczne jest wprowadzenie do zaproponowanej metody sterowania opóźnienia przełączenia sygnałów sterjących tranzystorami po otrzymani przez kład sterowania informacji o wykryci zmiany znak prąd lb napięcia, przy czym zmiana znak prąd obciążenia sktkje opóźnieniem przełączeń tranzystorów (T, ) gałęzi podłżnej, a zmiana znak napięcia opóźnieniem przełączeń tranzystorów (, ) gałęzi poprzecznej. Detekcja znaków prąd i napięcia Generowanie implsów sterjących tranzystory w zaproponowanej metodzie sterowania wymaga detekcji znak napięcia zasilania i znak prąd obciążenia. Detekcja znak napięcia zasilania, ze względ na dżą wartość amplitdy w stosnk do wartości napięć sygnałów logicznych oraz ciągłość przebieg, nie stwarza problemów. Na rysnk 5 przedstawiono kład detekcji znak napięcia zasilania. Sygnał UA pochodzi z przekładnika napięciowego, sygnał Znak_UA jest sygnałem detekcji znak napięcia zasilania. ys.3. Schemat kład generowania implsów sterjących tranzystory: UZ kład zadawania stan pracy, U kład logiczny, T sygnały sterjące tranzystorami, signu sygnały znak napięcia zasilania, signi sygnały kiernk przepływ prąd obciążenia Wypełnienie implsów zadawane jest z kład zadawania UZ na podstawie dowolnego kryterim, w otwartym lb zamkniętym kładzie reglacji. Układ UZ przesyła do kład logicznego U sygnały sterjące STAT/STOP oraz sygnał PWM sterjący częstotliwością i wypełnieniem klczowania tranzystorów. ys.5. Schemat detektora znak napięcia zasilania W kładzie rzeczywistym bardziej skomplikowana jest detekcja znak prąd obciążenia. Wartość prąd 276 PZEGĄD EEKTOTECHNICZNY, ISSN 33-297,. 93 N /27
obciążenia zależna jest od parametrów obciążenia i wypełnienia implsów sterjących tranzystory. Układ detekcji znak prąd obciążenia powinien być dopasowany do największej wartości prąd jaki może płynąć w kładzie, a jednocześnie możliwiać detekcję znak prądów o niewielkich wartościach. W najbardziej niekorzystnym przypadk prąd obciążenia może mieć charakter implsowy. Na rysnk 6 przedstawiono schemat kład detekcji znak prąd obciążenia. ys.6. Schemat detektora znak prąd obciążenia Przebieg prąd obciążenia, poprzez przetwornik EM AP podawany jest na wejście I. Sygnałem znak prąd jest sygnał Znak_IA. Próg detekcji stalany jest za pomocą potencjometr Pot4. Detektor zawiera kład filtrjący zapewniający trzymanie na wyjści sygnał ciągłego przy implsowych charakterze sygnał wejściowego. Przy małych wartościach prąd obciążenia napięcie filtr może być mniejsze niż stawiony poziom komparacji, a zatem sygnał detekcji znak może zaniknąć zanim prąd zmieni kiernek przepływ. Z tego powod zastosowano dwa detektory znak prąd jeden wykrywający dodatni, a drgi jemny prąd obciążenia. Na rysnk 7 przedstawiono przebiegi pomiarowe w kładzie detekcji znak prąd obciążenia przy implsowym prądzie obciążenia. ys.7. Detekcja znak prąd obciążenia: sygnał detektora znak dodatniego, 3 sygnał wejściowy, 4 sygnał detektora znak jemnego Dla przykład przedstawionego na rysnk 7 wykrycie sygnał detektora znak dodatniego powodje zapamiętanie informacji o dodatnim kiernk prąd obciążenia aż do zmiany sygnał z wyjścia detektora znak jemnego. Takie działanie wprowadza opóźnienie detekcji znak prąd w stosnk do rzeczywistej zmiany kiernk przepływ prąd obciążenia. Wyniki analiz zamieszczone w pracy [7] wskazją, że opóźnienie przełączeń tranzystorów powinno być dobrane w taki sposób, aby względnić możliwe niedokładności kładów detekcji pod kątem wyprzedzenia sygnał detekcji względem rzeczywistej zmiany znak wielkości mierzonych, a jednocześnie nie powinny być zbyt dże, gdyż sktkje to zniekształceniem prąd obciążenia. Zastosowanie dwóch detektorów znaków prąd pozwala na prawidłową pracę kład w całym zakresie prądów obciążenia. ealizacja praktyczna kład generowania implsów sterjących Zaproponowaną metodę sterowania wraz z przedstawioną strktrą generowania implsów sterjących zastosowano w trójfazowym reglatorze napięcia przemiennego do zasilania plazmotron plazmy nietermicznej. Układem zadającym stan pracy przekształtnika UZ jest mikrokontroler Hitachi H8/3H, a kład logiczny generowania implsów U zrealizowano w oparci o programowalny kład ISP MACH4A5-28, do którego wprowadzono strktrę logiczną przełączania tranzystorów na podstawie sygnałów otrzymywanych z mikrokontrolera oraz sygnałów detekcji aktalnych znaków napięć fazowych w pnkcie zasilania i znaków prądów w obciążeni. Na rysnk 8 przestawiono strktrę logiczną sterowania tranzystorami jednej fazy przekształtnika. W strktrze logicznej kład zawarto bloki kontroli i blokad aktywowane w przypadk wykrycia sygnałów błędów z drajwerów tranzystorów oraz bloki wyzwalania tranzystorów. Sygnał Znak_UA (wejście 3) jest sygnałem z detektora znak napięcia zasilania. Sygnał Znak_IA (wejście 8) jest sygnałem z detektora znak prąd dodatniego (stan logiczny dla prąd dodatniego przy przejści z jemnego na dodatni). Sygnał IA_fall (wejście 93) jest sygnałem z detektora znak prąd jemnego (stan logiczny dla prąd dodatniego przy przejści z dodatniego na jemny). Układy I534 oraz I535 wprowadzają opóźnienie w sygnałach znaków prądów w cel zabezpieczenia przed zbyt wczesnym wykryciem zmiany znak napięcia spowodowaną niedokładnością kładów detekcji, a kłady I335, I339, I349, I349, I545, I546 wprowadzają dodatkowe opóźnienie zmiany logiki sterowania tranzystorami po zmianie znak prąd obciążenia, zgodnie z zaproponowaną metodą sterowania. Sterowanie tranzystora T odbywa się dwoma torami. Przy dodatnich znakach napięcia (sygnał Znak_UA=) i prąd (sygnał Znak_IA=) aktywny jest kład I335, a tranzystor T zostaje implsowany z wypełnieniem i częstotliwością określaną sygnałem PWM kład I34 (zanegowany sygnał Ster_PWM z wejścia 96 podawany do kład z mikroprocesora). Przy jemnym znak napięcia (sygnał Znak_UA=) i dodatnim prądzie (sygnał IA_fall=) aktywny staje się kład I339 co wymsza załączenie na stałe tranzystora T. Przy dodatnim napięci (sygnał Znak_UA=) i jemnym prądzie obciążenia (sygnał Znak_IA=) lb przy jemnym napięci (sygnał Znak_U=) i jemnym prądzie obciążenia (sygnał IA_fall=) blokowane są oba tory i tranzystor T zostaje wyłączony. Sterowanie tranzystora przebiega następjąco. Przy jemnych znakach napięcia (sygnał Znak_UA=) i prąd (sygnał IA_fall=) aktywny jest kład I348, a tranzystor zostaje implsowany z wypełnieniem i częstotliwością określaną sygnałem PWM kład I35 (zanegowany sygnał Ster_PWM z wejścia 96 podawany do kład z mikroprocesora). Przy dodatnim znak napięcia (sygnał Znak_UA=) i jemnym prądzie (sygnał Znak_IA=) aktywny staje się kład I349 co wymsza załączenie na stałe tranzystora. PZEGĄD EEKTOTECHNICZNY, ISSN 33-297,. 93 N /27 277
ys.8. Implementacja logiki sterowania tranzystorów fazy A przekształtnika w kładzie MACH4A5-28 Przy dodatnim napięci (sygnał Znak_UA=) lb dodatnim prądzie obciążenia (sygnał IA_fall=) oraz przy jemnym napięci (sygnał Znak_UA=) i dodatnim prądzie obciążenia (sygnał Znak_IA=) blokowane są oba tory i tranzystor zostaje wyłączony. Po zanik sygnał STAT (wejście 94) tranzystory T i zostają wyłączone poprzez I54 i I54. Dla tranzystora, przy dodatnim napięci (sygnał Znak_UA=) i jemnym prądzie (Znak_IA=) aktywny jest kład I38, a tranzystor zostaje implsowany z wypełnieniem i częstotliwością określaną sygnałem PWM kład I38 (zanegowany sygnał Ster_PWM z wejścia 96 podawany do kład z mikroprocesora). Przy jemnym znak napięcia (sygnał Znak_UA=) aktywny staje się kład I349 co wymsza załączenie na stałe tranzystora. Przy dodatnim znak napięcia (sygnał Znak_UA=) i dodatnim prądzie (Zmak_IA=) blokowane są oba tory i tranzystor zostaje wyłączony. Sterowanie tranzystora odbywa się następjąco. Przy jemnym napięci (sygnał Znak_UA=) i dodatnim prądzie (IA_Fall =) aktywny jest kład I374 a tranzystor zostaje implsowany z wypełnieniem i częstotliwością określaną sygnałem PWM kład I375 (zanegowany sygnał Ster_PWM z wejścia 96 podawany do kład z mikroprocesora). Przy dodatnim znak napięcia (sygnał Znak_UA=) aktywny staje się kład I545 co wymsza załączenie na stałe tranzystora. Przy jemnym znak napięcia (sygnał Znak_UA=) i jemnym prądzie (IA_fall=) blokowane są oba tory i tranzystor zostaje wyłączony. Po zanik sygnał STAT (wejście 94) tranzystory i zostają załączone poprzez I523-I53 oraz I526-I53. Dla pozostałych faz generowanie implsów sterjących tranzystory realizowane jest analogicznie, na podstawie sygnałów znaków prądów i napięć właściwych faz. Weryfikacja laboratoryjna Na rysnk 9 przedstawiono stanowisko badawcze. Jako klcze elektroniczne wykorzystano tranzystory IGBT typ SKM 3 GB. Tranzystory nie zostały wyposażone w kłady zabezpieczeń przeciwprzepięciowych. a b ys.9. Stanowisko badawcze: a) trójfazowy reglator napięcia przemiennego, b) transformator dopasowjący, c) plazmotron c 278 PZEGĄD EEKTOTECHNICZNY, ISSN 33-297,. 93 N /27
Weryfikację pracy kład przeprowadzono przy obciążeni przekształtnika odbiornikiem typ oraz plazmotronem plazmy nietermicznej. Obciążając kład plazmotronem plazmy nietermicznej jako gaz plazmo twórczy stosowano argon, azot i powietrze. W trakcie badań zmieniane były zarówno parametry obciążenia, jak i wypełnienie implsów sterjących tranzystory. Na rysnkach - przedstawiono przykładowe przebiegi pomiarowe zyskane w kładzie laboratoryjnym dla obciążenia typ. ys.. Przebiegi pomiarowe dla częstotliwości implsowania 3 khz i wypełnieni implsów 5 % i czasie opóźnienia ms przy obciążeni typ : napięcie tranzystora, 2 prąd obciążenia, 3 napięcie tranzystora, 4 prąd gałęzi poprzecznej ys.. Przebiegi pomiarowe podczas proces wyłączania tranzystora : 3 napięcie tranzystora, 4 prąd gałęzi poprzecznej Na wagę zasłgją przebiegi napięcia tranzystora i prąd w gałęzi poprzecznej (rys.) w chwili wyłączenia tranzystora. Przebiegi te obrazją złożoność proces przełączania, w którym dział biorą dwa podobwody o różnych częstotliwościach drgań własnych. Oscylacje o niższej częstotliwości (ok. 5 khz) to efekt rezonansów w obwodzie głównym, na który składają się indkcyjność sieci, odbiornika i pojemności filtr wejściowego (C A, C B, C C z rys.). Oscylacje o wyższej częstotliwości (ok. 2 MHz) to efekt rezonansów w obwodzie, na który składają się indkcyjności połączeń tranzystorów oraz pojemności wyjściowe tranzystora i diody. Przeprowadzone badania potwierdzają prawidłową pracę przekształtnika dla przedstawionej strktry generowania implsów sterjących tranzystory oraz kładów detekcji znaków napięć i prądów, niezależnie od kształt oraz przesnięcia fazowego prąd obciążenia. Wnioski Zadaniem sterowania implsowego w reglatorach napięcia przemiennego jest reglacja wartości podstawowej harmonicznej napięcia wyjściowego poprzez zmianę wypełnienia implsów sterjących o częstotliwości znacznie większej od częstotliwości napięcia zasilającego. Współczynnik wypełnienia impls pełni fnkcję wielkości sterjącej. ozdzielenie fnkcji sterowania tranzystorów od nadrzędnych fnkcji reglacji praszcza kład sterowania. Źródłem sygnał PWM może być dowolny kład zewnętrzny pracjący w otwartym lb zamkniętym kładzie reglacji. Zastosowanie w każdej fazie dwóch detektorów znaków prąd pozwala na prawidłową pracę kład niezależnie od kształt prąd obciążenia. Weryfikacja laboratoryjna w kładzie rzeczywistym wykazała poprawną pracę przy obciążeni typ oraz przy zasilani plazmotron plazmy nietermicznej, przy różnych prędkościach przepływ gaz plazmotwórczego. Atorzy: dr inż. Andrzej Kandyba, Stowarzyszenie Inżynierów i Techników Mechaników Polskich, l. Górnych Wałów 25., 44- Gliwice, e-mail: akandyba@grpasilesiasimp.pl dr inż. Marian Hyla, Politechnika Śląska, Katedra Energoelektroniki, Napęd Elektrycznego i obotyki, l. B. Krzywostego 2, 44- Gliwice, e-mail: marian.hyla@polsl.pl prof. dr hab. inż. Igor Krytnik, Państwowa Wyższa Szkoła Zawodowa w Oświęcimi, l. Kolbego 8, 32-6 Oświęcim, e-mail: ikrytnik@otlook.com ITEATUA [] Fedyczak Z.: Implsowe kłady transformjące napięcia przemienne, Wyd. Uniwersytet Zielonogórskiego, Zielona Góra 23 [2] Hyla M., Kandyba A.: Bezprzepięciowe sterowanie implsowe reglatora napięcia przemiennego. Prace Nakowe PŚl, Seria Elektryka, 22 r., 58 z., s.57-62 [3] Hyla M., Kandyba A.: Sposób bezprzepięciowego implsowego sterowania tranzystorami w trójfazowym reglatorze napięcia przemiennego bez przewod zerowego, Patent nr 29 766, opbl. 3.7.25 [4] Hyla M., Kandyba A.: Sposób bezprzepięciowego implsowego sterowania tranzystorami w jednofazowym i trójfazowym reglatorze napięcia przemiennego z przewodem zerowym, Patent nr 22 94, opbl. 3.8.25 [5] Kandyba A., Hyla M.: Energoelektroniczny reglator napięcia przemiennego o sterowani implsowym do współpracy z odbiornikiem łkowym. Przegląd Elektrotechniczny N /2 s. 52-55 [6] Kandyba A.: Synteza kład reglacji prąd lb mocy łk dla generatora plazmy nietermicznej zasilanego z trójfazowego przekształtnika AC/AC. Przegląd Elektrotechniczny N 6/23 s. 86-89 [7] Kandyba A., Hyla M., Krytnik I.: Control of transistors in AC voltage PWM controller with elimination of commtation overvoltages, IEEE International Conference on Comptational Problems of Electrical Engineering CPEE, pp.62-67, viv, Ukraine, 2-5 Sept. 25 [8] Strzelecki., Fedyczak Z., Kasperek.: Design and tests of a three-phase PWM AC power controller with two transistorized switches. IEEE International Symposim on Indstrial Electronics, pp. /499-54, Warsaw, Poland, 4-7 Jne 996 PZEGĄD EEKTOTECHNICZNY, ISSN 33-297,. 93 N /27 279