szyna danych WR synchr HLDA DBIN zegar STSTB IOW 16 bitowe rej

Podobne dokumenty
Technika mikroprocesorowa I Studia niestacjonarne rok II Wykład 2

MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW

organizacja procesora 8086

Architektura komputerów

Technika mikroprocesorowa I Wykład 2

Organizacja typowego mikroprocesora

Podstawy techniki cyfrowej Mikroprocesory. Mgr inż. Bogdan Pietrzak ZSR CKP Świdwin

Układ wykonawczy, instrukcje i adresowanie. Dariusz Chaberski

Programowanie niskopoziomowe

Architektura komputerów

Sprzęt i architektura komputerów

Architektura komputerów. Asembler procesorów rodziny x86

Struktura i działanie jednostki centralnej

architektura komputerów w 1 1

Architektura komputerów. Komputer Procesor Mikroprocesor koncepcja Johna von Neumanna

Rejestry procesora. Nazwa ilość bitów. AX 16 (accumulator) rejestr akumulatora. BX 16 (base) rejestr bazowy. CX 16 (count) rejestr licznika

Architektura komputera. Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt

Układ sterowania, magistrale i organizacja pamięci. Dariusz Chaberski

Sprzęt i architektura komputerów

Architektura Systemów Komputerowych. Jednostka ALU Przestrzeń adresowa Tryby adresowania

Spis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne

Zadanie Zaobserwuj zachowanie procesora i stosu podczas wykonywania następujących programów

Budowa linii asemblera

end start ; ustawienie punktu startu programu i koniec instrukcji w assemblerze.

Procesor Intel 8086 model programisty. Arkadiusz Chrobot

Lista rozkazów mikrokontrolera 8051

, " _/'--- " ~ n\l f.4e ' v. ,,v P-J.. ~ v v lu J. ... j -:;.",II. ,""", ",,> I->~" re. dr. f It41I r> ~ '<Q., M-c 'le...,,e. b,n '" u /.

Architektura typu Single-Cycle

Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek

Magistrala systemowa (System Bus)

Architektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy

Procesory rodziny x86. Dariusz Chaberski

Architektura komputerów

Architektura Systemów Komputerowych, Wydział Informatyki, ZUT

Procesor Intel 8086 model programisty. Arkadiusz Chrobot

BUDOWA I DZIAŁANIE MIKROPROCESORA

J. Duntemann Zrozumieć Assembler Leo J. Scanlon Assembler 8086/8088/80286 S. Kruk Programowanie w Języku Assembler

Architektura systemów komputerowych Laboratorium 14 Symulator SMS32 Implementacja algorytmów

ARCHITEKTURA PROCESORA,

Procesor ma architekturę rejestrową L/S. Wskaż rozkazy spoza listy tego procesora. bgt Rx, Ry, offset nand Rx, Ry, A add Rx, #1, Rz store Rx, [Rz]

SYSTEM MIKROPROCESOROWY

1. Operacje logiczne A B A OR B

PODSTAWOWE ELEMENTY ASEMBLERA TRYBY ADRESOWANIA. OPERATORY ASEMBLERA

UTK Można stwierdzić, że wszystkie działania i operacje zachodzące w systemie są sterowane bądź inicjowane przez mikroprocesor.

Mikroprocesor Intel 8088 (8086)

Lista rozkazów mikrokontrolera 8051 część pierwsza: instrukcje przesyłania danych, arytmetyczne i logiczne

LEKCJA TEMAT: Współczesne procesory.

Lista instrukcji mikroprocesora Programowanie w assemblerze

UTK ARCHITEKTURA PROCESORÓW 80386/ Budowa procesora Struktura wewnętrzna logiczna procesora 80386

Lista instrukcji procesora 8051 część 2 Skoki i wywołania podprogramów, operacje na stosie, operacje bitowe

Mikrokontroler ATmega32. Tryby adresowania Rejestry funkcyjne

Lista Rozkazów: Język komputera

CPU. Architektura FLAGS Bit: dr Paweł Kowalczyk; DPTNS, KFCS UŁ. SI 16 bit. 16 bit. 16 bit.

Rozszerzalne kody operacji (przykład)

Podstawy Informatyki

Programowanie mikrokontrolerów (CISC)

Przykładowe pytania DSP 1

Podstawowe operacje arytmetyczne i logiczne dla liczb binarnych

Technika mikroprocesorowa I Wykład 1

CPU ROM, RAM. Rejestry procesora. We/Wy. Cezary Bolek Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki

Podstawy programowania w języku C i C++

Programowanie Niskopoziomowe

1. Wstęp Różnice pomiędzy mikrokontrolerami ST7 a ST7LITE Rdzeń mikrokontrolerów ST7FLITE... 15

Technika mikroprocesorowa I Wykład 1

CYKL ROZKAZOWY = 1 lub 2(4) cykle maszynowe

1259 (10) = 1 * * * * 100 = 1 * * * *1

2 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK MP.02 Rok akad. 2011/ / 24

Adresowanie. W trybie natychmiastowym pole adresowe zawiera bezpośrednio operand czyli daną dla rozkazu.

Operatory. Operatory bitowe i uzupełnienie informacji o pozostałych operatorach. Programowanie Proceduralne 1

Asembler - język maszynowy procesora

Programowanie mikrokontrolera 8051

Księgarnia PWN: Włodzimierz Stanisławski, Damian Raczyński - Programowanie systemowe mikroprocesorów rodziny x86

Ćwiczenie nr 3. Wyświetlanie i wczytywanie danych

Mikrooperacje. Mikrooperacje arytmetyczne

Wprowadzenie do architektury komputerów systemy liczbowe, operacje arytmetyczne i logiczne

Architektura Systemów Komputerowych

ARCHITEKRURA KOMPUTERÓW Kodowanie liczb ze znakiem

Projektowanie. Projektowanie mikroprocesorów

MIKROKONTROLERY I MIKROPROCESORY

ARCHITEKTURA KOMPUTERÓW. Reprezentacja danych w komputerach

Schemat blokowy procesora rdzeniowego ATmega16. Głównym zadaniem JC jest zapewnienie poprawnego i szybkiego wykonywania programu.

LABORATORIUM PROCESORY SYGNAŁOWE W AUTOMATYCE PRZEMYSŁOWEJ. Zasady arytmetyki stałoprzecinkowej oraz operacji arytmetycznych w formatach Q

Programowalne układy logiczne

Kod U2 Opracował: Andrzej Nowak

Układy kombinacyjne. cz.2

Mikrokontrolery AVR ATmega

Wprowadzenie do informatyki ćwiczenia

Architektura komputerów wer. 7

Mikrokontroler 80C51

Ćwiczenie 3. Konwersja liczb binarnych

Kod znak-moduł. Wartość liczby wynosi. Reprezentacja liczb w kodzie ZM w 8-bitowym formacie:

Architektura systemów komputerowych Laboratorium 13 Symulator SMS32 Operacje na bitach

ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH

Podstawy programowania. 1. Operacje arytmetyczne Operacja arytmetyczna jest opisywana za pomocą znaku operacji i jednego lub dwóch wyrażeń.

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa Wstęp... 11

Kurs Zaawansowany S7. Spis treści. Dzień 1

Programowanie na poziomie sprzętu. Tryb chroniony cz. 1

Logiczny model komputera i działanie procesora. Część 1.

1. Pobrać plik masm.zip (Macro Assembler 6.15 & Segmented Executable Linker 5.60) (

Liczniki, rejestry lab. 08 Mikrokontrolery WSTĘP

Transkrypt:

Intel 8080 / 85 8-bitowy 16-bitowa szyna adresowa 8224 Φ 1 Φ 2 8080 WR synchr HLA STSTB BIN szyna danych 8228 MEMR MEMW IOR zegar STSTB IOW Φ 1,Φ 2 -sygnały zegarowe przesunięte w czasie BIN- ute Bose input, szyna danych pracuje jako wejście HLA- odpowiedź na sygnał HOL( zatrzymanie pracy procesorów) BUOWA A F 8 bitowe rej 16 bitowe rej B H C E L Rejestr HL służy jako rejestr adresowy i odwołanie się do danych w F- rejestr wskaźników 5 bitów - wskaźnik stosu - licznik rozkazów Z- bit zera (ustawia się na1 gdy wynik ostatniej operacji jest 0) S-bit znaku, (0-wynik dodatni 1-wynik ujemny) CY- bit przeniesienia AC bit przeniesienia połówkowego P- bit parzystości, sygn. parzysty liczby 1 pamięci

Rozkazy : MOV- rozkaz przesyłania pomiędzy akumulatorem i rejestrem MVI- rozkaz wpisania do akumulatora konkretnej wartości A B do akumulatora dodaj wartość B i wynik w akumulatorze AI 12H do akumulatora dodaj wartość 12 AC dodanie z uwzględnieniem CY ACI dodanie z uwzględnieniem bitu przeniesienia CY ( konkretna wartość) SUB odejmowanie SUI odejmowanie konkretnej wartości SBB, SBI Struktura wew. Procesora Z-80 8 bitowa z możliwością 16 bitowej A F B C E H L A H F- rejestr wskaźnikowy IX A - drugi akumulator F - rejestr wskaźnikowy powielony IY I-rejestr wektorów przerwań A-akumulator - wskaźnik stosu -licznik rozkazów IX-rejestr indeksowy -8bitowe z możliwością operacji na 16 bitach Wskaźniki bitowe: Z- bit zero S- bit znaku CY- bit przeniesienia P/V- parzystość jeżeli praca logiczna, lub nadmiar praca arytmetyczna N - 1 ostatnią operacją było odejmowanie H- bit przeniesienia połówkowego do dokładnego wykonania operacji Adresowanie: - Natychmiastowe - Przez rejestr H,L wpisany jest adres w komórce (bezpośrednie) - indeksowe Rozkazy: L,AB-ładuj LA,#n- LA,nn- LA A A,B- dodaj do A zawartość B A A,M A HL,BC- dodawanie 16 bitowe do pary rejestru HL dodaj BC i wynik umieść w HL AC- dodanie z uwzględnieniem bitu przeniesienia EX BC,E- zamiana miejsca BC na E LI- L- LR- Przenosi z jednego miejsca rejestru do innego LIR F I B C E L

Intel 8086 ( pierwszy 16-bitowy procesor) Układ BIU -ma za zadanie adresowanie pamięci, obieranie kolejnych rozkazów z pamięci i umieszczanie ich kolejce na żądanie organu wykazu. Przesyłanie danych do pamięci lub pobranie. Układ EU ma pobierać kolejne rozkazy z kolejki i ich wykonanie tzn. obliczenia adresów efektywnych argumentu i realizacja odpowiadającym rozkazom informacji przetwarzania. EU AH BH CH H BP SI I AL BL CL L CCR Akumulator r. bazowy BIU r. zliczający r. danych wskaźnik stosu Wskaźnik bazy r. indeksowy źródła r. indeksowy odbiorcy - licznik rozkazów CS- Segment programu SS- segment stosu S- Segment danych ES- segment dodatkowy TRYBY ARESOWANIA 1. Adresowanie natychmiastowe 2. Adresowanie Bezpośrednie 3. Pośrednie 4. Indeksowe 5. Bazowe SEGMENT:OFFSET 6. Względne MOTOROLA MC6800-8bitowy,posiada szynę adresową, może zaadresować 64kB Budowa Rejestry robocze Rejestry adresowe (akumulatory) A 8bit B 8bit Rejestry stanu procesora 8-bit IX licznik wskaźnik stosu IX rejestr indeksowy Z-podstawowy bit (bit 0)-mówi czy w wyniku ostatniej wykonanej operacji wystąpiło 0-jeżeli tak to bit Z ustawia 1 i odwrotnie C-bit przeniesienia-wyniku dodawania, przesunięcie ustawia się na 1 N-bit negativ-czy wystąpiła liczba ujemna wyniku wykonania ostatniej operacji V-bit przepełnienia-sygnalizuje że nastąpił nadmiar H-bit przeniesienia połówkowego I-bit zezwalania na przerwanie TRYBY ARESOWANIA 1. Adresowanie natychmiastowe IMM 2. Adresowanie Bezpośrednie (adresowanie strony zero) IR 3. Adresowanie pełne (rozszerzone) po kodzie operacji podajemy pełny 2Bajtowy adres tzn na pełnych ach EXT 4. Adresowanie Indeksowe z wykorzystaniem rejestru Indeksu IX 16 IN 5. Adresownaie względne-wykorzystywane przy wykonaniu skoków względnych tj. warunkowe i bezwarunkowe REL LISTA ROZKAZÓW CS 0000 SS 0000 S 0000 ES 0000

I) Rozkazy przesłań 8-bitowe (następuje przesłanie danych z pamięci do akumulatora A lub B i z powrotem i między akumulatorami) 1.Przesłanie z pamięci do akumulatora LAa<ae> a:=ae LAA 15H adresowanie strony zero tzn.ir LAA 0115H adresowanie pełne EXT LAB 15,H,X adresowanie indeksowe IN 2.Przesłania z akumulatora do pamięci STAa<ae> ae:=a STAA 21H adresowanie IR STAA 0212H adresowanie EXT STAB 37H,X adresowanie indeksowe IN TAB transfer z A do B tzn B:=A (kopiowanie wartości z A do B) TBA A:=B PSHa a-nazwa akumulatora (A lub B),zawartość akum należy zapamiętać na sztosie :=a :=-1 PULa zdjęcie ze sztosu :=+1 a:= II) ROZKAZY 16 bitowe 1. Rozkazy przesłań LX <ae2> IX:=ae2 (IX-rejestr Indeksowy,ae2-adres efektywny 2bajtowy) LS <ae2> :=ae2 STX <ae2> ae2:=ix STS <ae2> ae2:= (przesłanie do pamięci zawartości wskaźnika sztosu) TXS :=IX-1 (przypisanie zawartości rejestru indeksowego do wskaźnika sztosu pomniejszone o 1) TSX IX:=+1 2. ROZKAZY ARYTMETYCZNE I LOGICZNE 16 bitowe -arytmetyczne INX IX:=IX+1 (zwiększa zawartość rej. Indeksowego o1) INS :=+1 (zwiększa wartość sztosu o1) EX IX:=IX-1 (zmniejsza zawartość rej.ind. o1) ES :=-1 -logiczne CPX <ae2> IX-ae2 (porównywanie adresów, odejmowanie) 3. ROZKAZY OBROTÓW ROLa -obrót w lewo akumulatora przez bit przeniesienia ROL<ae> -jw. tylko zawartości komórki RORa -obrót w prawo akumulatora. przez bit przeniesienia ROR<ae> jw. tylko zawartości komórki 4. RPZKAZY PRZESUNIĘĆ ASLa -przesunięcie w lewo, odpowiada mnożeniu przez dwa ASL<ae> ASRa -arytmetyczne przesuniecie w prawo ASR<ae> LSRa logiczne przesunięcie w prawo 5. ROZKAZY ARYTMETYCZNE I LOGICZNE Aa<ae> a:=a+ae (dodawanie) A A#12H (do akum. A dodaj wartość 12 komórki szesnastkowo) ACa<ae> a:=a+ae+c (dodawanie wynik umieść w akum. a) ABA a:=a+b SBC a:=a-ae-c (odejmowanie) SBA A:=A-B NEGa (zamiana liczby w pamięci lub akumulatorze na liczbę przeciwnną) NEG<ae> a:=0-a CLRa zeruj zawartość akumul. lub pamięci CLR<ae> a:=0 ae:=0 INCa (zwiększa zawartość akum. lub pamięci o1)

INC<ae> a:=a+1 ae:=ae+1 ECa a:=a-1 EC<ae> ae:=ae-1 AA (przekształca di formatu BC wynik binarnego kodu liczby kodów BC) 6. ROZKAZY LOGICZNE 8-bitowe AN a<al.> a:=a AN al. ORa<al.> a:=a OR al. EORa<al.> a:=a+al. (suma modulo2 ) COMa a:=not a COM<al.> al.:=notal BITa<al.> a AN al. CMPa<al.> a-al. (Porównuje wartość) CBA A-B TSTa TST<Al.> a-0 (testowanie zawartości akumulatora) 7. ROZKAZY SKOKÓW JMP<al.> :=al. BRA<al.> rozkaz skoku względnego :=+al. JSR<al.> skok bezwzględny (skok do podprogramu) ():= :=-2 :=al. BSR<al.> ():= :=-2 :=pc+al. RTS :=+2 / :=() 8. SKOKI WZGLĘNE WARUNKOWE Bwa<al.> IF wa=thrue THEN :=+al. WARUNKI REALIZOWANE NA POJEYNCZYCH BITACH CC skocz c=0 CS C jest ustawiony C=1 EQ skocz jeżeli będą równe Z=1 NE Z=0 MI N=1 PL N=0 GE N V=0 GT Z+(N V)=0 LE Z+(N V)=1 LT N V=1 HI C+Z=0 LS C+Z=1 9. ZASOBY OBSŁUGI PRZERWAŃ SWI-przerwanie programowe 1. ():=A :=-1 2. ():=B :=-1 3. ():=IX :=-2 4. ():=CCR :=-1 5. ():= :=-2 6. :=M($FFFA) WAI oznaczenie na przerwanie 5 przerwań SWI RTI :=+2 :=() :=+1 CCR:=() :=+2 IX:=() :=+1 B:=() :=+1 A:=()