Lista instrukcji procesora 8051 część 2 Skoki i wywołania podprogramów, operacje na stosie, operacje bitowe

Wielkość: px
Rozpocząć pokaz od strony:

Download "Lista instrukcji procesora 8051 część 2 Skoki i wywołania podprogramów, operacje na stosie, operacje bitowe"

Transkrypt

1 Lista instrukcji procesora 8051 część 2 Skoki i wywołania podprogramów, operacje na stosie, operacje bitowe Ryszard J. Barczyński, Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego

2 Przeniesienie sterowania Nasze dotychczasowe instrukcje wykonują się sekwencyjnie jedna po drugiej Programy, które rozwiązyją rzeczywiste problemy muszą mieć oczywiście możliwość zmiany sekwencji wykonywanych instrukcji w zależności od pewnych warunków If akumulator jest równy 0 then Odpal rakietę Else Poczekaj jeszcze chwilkę Osiąga się to przez instrukcje skoków i skoków warunkowych (czyli przez przeniesienie sterowania oraz warunkowe przeniesienie sterowania)

3 Przeniesienie sterowania Mamy do wykonania następujące zadanie: Wylicz R1 + R0 i zachowaj w A Umieść 0 w R2 If A = 0 then Umieść 13 w R2 Wylicz R2 + R3 i umieść wynik w R5 By wykonać to zadanie potrzebujemy instrukcji skoku warunkowego JZ rel A = R1+R0 R2 = 0 A == 0 TRUE R2 = 13 R5 = R2 + R3 FALSE

4 Przeniesienie sterowania: JZ rel Instrukcja JZ rel Jeżeli A jest równe zero zmienia licznik programu (czyli adres następnej instrukcji) o wartość równą rel rel jest 8 bitową liczbą ze znakiem możliwe jest przeniesienie sterowania zarówno w przód, jak i w tył Instrukcja ma długość 2 bajtów By zrozumieć jak działa ta instrukcja (i inne instrukcje skoków) przyjrzyjmy się jeszcze adresowaniu instrukcji w pamięci programu.

5 Adresowanie instrukcji Rozważmy sekwencję poniższych instrukcji MOV A,R0 ADD A,#55 MOV R5,A MOV R1,#26H Niektóre z instrukcji maja rozmiar jednego bajtu, niektóre dwóch. W pamięci programu kod będzie miał następującą postać: E FD } } } } MOV A,R0 ADD A,#55 MOV R5,A MOV R1,#26H

6 Adresowanie instrukcji Sekwencja działań procesora podczes wykonywania programu jest następująca PC zawiera adres instrukcji, która ma być wykonana Następuje pobranie instrukcji i jej dekodowanie Opcode Operandy PC jest zwiększany o rozmiar instrukcji Ustalony w oparciu o opcode Instrukcja jest wykonywana Instrukcje skoku po prostu modyfikują rejestr PC

7 Przeniesienie sterowania: JZ rel Rozważmy instrukcję JZ rel w poniższym przykładzie MOV A,R0 ADD A,#55 JZ 1 MOV R5,A MOV R1,#26H 0000H 0001H 0002H 0003H 0004H 0005H 0006H 0007H E FD } } } } MOV A,R0 ADD A,#55 } JZ 01 MOV R5,A MOV R1,#26H Po wykonaniu instrukcji JZ gdy A jest równy zero rejestr PC będzie zawierał 0006H, a w przeciwnym wypadku 0005H

8 Przeniesienie sterowania: JZ rel W ogólności licznik programu (PC) zostanie zmodyfikowany następująco If A is zero then PC = PC + rel Już przed wykonaniem instrukcji PC został zwiększony o 2 To jest rozmiar instrukcji JZ rel Gdy A jest różne od zera, wtedy rel nie jest dodawany do PC i zawiera on adres instrukcji następnej po JZ Wartość rel może być pomiędzy 128 i +127 Skoki mogą być zatem wykonane w przód i w tył.

9 Przeniesienia sterowania: Dobra wiadomość: zwykle nie musimy liczyć adresów... Assembler zrobi to za nas! Zamiast MOV A,R0 ADD A,#55 JZ 1 MOV R5,A MOV R1,#26H JZ rel Używamy etykiet Symbolicznych nazw adresów Assembler wyliczy przesunięcie MOV A,R0 ADD A,#55 JZ fin MOV R5,A fin: MOV R1,#26H Uwaga: Większość assemblerów interpretuje operand JZ jako adres, a nie adres względny!!!

10 Przeniesienie sterowania: JNZ rel Instrukcja JNZ rel Jest podobna do JZ rel, ale skok jest wykonywany wtedy, gdy zawartość akumulatora jest różna od zera

11 A = R1+R0 Przykład: JNZ rel R2 = 0 A == 0 R2 = 13 TRUE FALSE next: MOV A,R0 ADD A,R1 MOV R2,#0 JNZ next MOV R2,#13 MOV A,R2 ADD A,R3 R5 = R2 + R3

12 Przeniesienie sterowania: JC rel Instrukcja JC rel Skok jest wykonywany wtedy, gdy zawartość flagi przeniesienia C jest równa 1.

13 Przeniesienie sterowania: JNC rel Instrukcja JNC rel Skok jest wykonywany wtedy, gdy zawartość flagi przeniesienia C jest równa 0.

14 Przeniesienie sterowania: JB bit,rel Instrukcja JB bit,rel Skok jest wykonywany wtedy, gdy bezpośrednio adresowany bit bit jest równy 1.

15 Przeniesienie sterowania: JNB bit,rel Instrukcja JNB bit,rel Skok jest wykonywany wtedy, gdy bezpośrednio adresowany bit bit jest równy 0.

16 Instrukcja Przeniesienie sterowania: JBC bit, rel JBC bit,rel Skok jest wykonywany wtedy, gdy bezpośrednio adresowany bit bit jest równy 1. Bit jest następnie ustawiany na 0. (niezależnie czy skok jest wykonywany)

17 Przykład Sum = 0 Count = 10 Policzyć sumę liczb od 1 do 10 Rozwiązanie Rysunek pokazuje pętlę Użyjemy rejestrów 8051 R2 do obliczenia sumy R1 jako licznik Sum = Sum + Count Reduce Count by 1 Is Count equal to 0 TRUE FALSE

18 Przykład R2=0 R1 = 10 MOV R2,#0 MOV R1,#10 R2 = R2 + R1 loop :MOV A,R2 ADD A,R1 MOV R2,A Reduce R1 by 1 MOV A,R1 CLR C SUBB A,#1 MOV A,R1 R1 == 0 FALSE JNZ loop FALSE TRUE TRUE

19 Przykład (z DEC) Loop: MOV R2,#0 MOV R1,#10 MOV A,R2 ADD A,R1 MOV R2,A MOV A,R1 CLR C SUBB A,#1 MOV R1,A JNZ Loop Loop: MOV R2,#0 MOV R1,#10 MOV A,R2 ADD A,R1 MOV R2,A DEC R1 MOV A,R1 JNZ Loop

20 Przeniesienie sterowania: CJNE A,#data,rel Nazwa instrukcji: Compare & Jump if Not Equal (CJNE) Elastyczniejsza niż JZ i JNZ, ale 3 ma bajty długości Działanie: Porównanie zawartości A ze stałą #data i gdy te wielkości nie są równe rel jest dodawane do licznika programu (PC). Modyfikuje flagę C gdy (A) < #data.

21 Możliwości: Instrukcja CJNE CJNE A,#data,rel CJNE A,direct,rel CJNE Rn,#data,rel Której użyć? Zależy co porównujesz... Wszystkie powyższe instrukcje porównują dwie wielkości i wykonują skok, gdy nie są one równe (oraz ustawiają odpowiednio wskaźnik C) > rejestr A ze stałą > rejestr A z zawartością komórki pamięci > rejestr Rn ze stałą > zawartość komórki pamięci adresowanej pośrednio ze stałą

22 Przykład: CJNE W zależności od R4 wykonaj różne fragmenty kodu Test: Less: Greater: Endtest: CJNE R4,#0H,Less ; R4 równy zero JMP Endtest MOV A,R4 ANL A,#80H CJNE A,#80H,Greater ; Mniej ni ż zero JMP Endtest ; Większy od zera

23 Przeniesienie sterowania: DJNZ Rn,rel Następna uniwersalna i złożona instrukcja skoku: Decrement & Jump if Not Zero (DJNZ) Używana do wykonywania pętli z licznikiem Zawartość rejestru Rn jest zmniejszana o 1, a następnie jezeli wynik jest różny od zera licznik programu (PC) jest modyfikowany zostaje do niego dodana wartość rel (czyli zostaje wykonany skok).

24 Instrukcja DJNZ Możliwe formaty DJNZ Rn,rel DJNZ direct,rel Wskaźniki nie są modyfikowane Obie instrukcje zmniejszają zawartość pierwszego operandu i wykonują skok jeżeli się wyzerował. > Pierwsza instrukcja dekrementuje i testuje Rn» rozmiar 2 bajtów > Druga instrukcja (mocna!) dekrementuje i testuje bezpośrednio adresowaną komórkę pamięci» rozmiar 3 bajtów

25 Przykład (z DJNZ) Loop: MOV R2,#0 MOV R1,#10 MOV A,R2 ADD A,R1 MOV R2,A MOV A,R1 CLR C SUBB A,#1 MOV R1,A JNZ Loop Loop: CLR A MOV R1,#10 ADD A,R1 DJNZ R1,Loop MOV R2,A

26 Instrukcje skoków Potrzebujemy również instrukcji skoków bezwarunkowych Ładują one adres do rejestru PC Odpowiadają instrukcji goto języków wyższego poziomu Nie ma ograniczeń odnośnie adresu docelowego Ostrożnie... Używane w wielu wypadkach, na przykład Często twotzą główną pętlę programu W konstrukcji If Else W instrukcji wyboru Wyskoki z pętli

27 Instrukcje skoków Istnieją 3 instrukcje skoków SJMP rel AJMP addr11 LJMP addr16 Pierwsza to krótki skok względny (SJMP) Do PC jest dodawana 8 bitowa wartość ze znakiem (rel). skacze do 128 bajtów w tył i 127 bajtów w przód ma rozmiar 2 bajtów Przykład: JZ elseif ADD A,R1 MOV R2,#0 SJMP endif elseif: MOV R2,#13 endif: MOV A,R2 ADD A,R3

28 Instrukcje skoku Druga instrukcja skoku to skok absolutny (AJMP) z użyciem adresu 11 bitowego Niższe 11 bitów PC jest zamieniane przez 11 bitów określonych w instrukcji Rozmiar również 2 bajty Potencjalnie możliwy jest skok dalszy (2047 bajtów) niż za pomocą SJMP. Dokładniej dostępne są wszystkie adresy, które leżą wewnątrz 2K bloku, aktualnie adresowanego przez PC PC a a a a a a a a a a a PC bits unchanged by instruction PC bits modified by instruction

29 Instrukcje skoku Trzecia instrukcja skoku to długi skok absolutny (LJMP) z użyciem 16 bitowego adresu. 16 bitów rejestru PC jest zamieniane przez 16 bitów adresu wyspecyfikowanych w instrukcji. Skok może być wykonany do dowolnej pozycji w 64K pamięci programu. Rozmiar instrukcji to 3 bajty PC a a a a a a a a a a a a a a a a All PC bits modified by instruction

30 Instrukcje skoku OK, są 3 instrukcje skoku. Której użyć??? Odpowiedź: Pozwól zadecydować assemblerowi... Użyj instrukcji JMP Assembler wybierze tą właściwą... i zamieni JMP na jedną z 3 instrukcji. Przykład: JZ elseif ADD A,R1 MOV R2,#0 JMP endif elseif: MOV R2,#13 endif: MOV A,R2 ADD A,R3

31 e_count = 0 o_count = 0 s = start address of string Przykład TRUE is value at s not equal to 0 TRUE is value at s equal to 'e' FALSE FALSE Policz wystąpienia liter 'e' i 'o' w łańcuchu Increment e_count TRUE is value at s equal to 'o' FALSE umieszczonym od adresu 20h i Increment o_count zakończonym 00h. Wyniki umieść w Increment s R1 oraz R2

32 Przykład: rozwiązanie e_count = 0 o_count = 0 Increment e_count TRUE s = start address of string is value at s not equal to 0 TRUE is value at s equal to 'e' Increment s FALSE FALSE TRUE Increment o_count is value at s equal to 'o' Pisanie w assemblerze raczej nie jest trywialne! FALSE Loop: Testo: Fintest: Loopend: MOV R1,#0 MOV R2,#0 MOV R0,#20H MOV A,@R0 JZ Loopend e,testo INC R1 JMP Fintest o,fintest INC R2 INC R0 JMP Loop

33 Skok pośredni Specjalna wersja instrukcji skoku z użyciem 16 bitowego adresu, będącego sumą zawartości DPTR i akumulatora. umożliwia skoki wyliczane według tabeli skoków.

34 Wywołanie podprogramów Istnieją 2 instrukcje wywołania podprogramów ACALL addr11 LCALL addr16 Powrót z podprogramu (procedury, funkcji) następuje po wykonaniu instrukcji RET Przykład: proc: ADD A,R1 ACALL proc MOV R2,#0... MOV R2,#13 MOV A,R2 RET

35 Wywołanie podprogramu Pierwsza (ACALL) instrukcja to wywołanie podprogramu z użyciem adresu 11 bitowego (PC) < (PC) + 2 (SP) < (SP) + 1 ((SP)) < (PC7..0) (SP) < (SP) + 1 ((SP)) < (PC15..8) (PC10..0) < addr11 Rozmiar 2 bajty Położenie startu podprogramu w bloku 2047 bajtów. PC czyli adres powrotu (adres następnej instrukcji do wykonania po zakończeniu podprogramu) jest zachowywany na stosie. Inne rejestry nie są zachowywane.

36 Wywołanie podprogramu Druga (LCALL) instrukcja to wywołanie podprogramu z użyciem adresu 16 bitowego (PC) < (PC) + 2 (SP) < (SP) + 1 ((SP)) < (PC7..0) (SP) < (SP) + 1 ((SP)) < (PC15..8) (PC15..0) < addr16 Rozmiar 3 bajty Położenie startu podprogramu w bloku 2047 bajtów. PC czyli adres powrotu (adres następnej instrukcji do wykonania po zakończeniu podprogramu) jest zachowywany na stosie. Inne rejestry nie są zachowywane.

37 Wywołanie podprogramu OK, są 2 instrukcje wywołania podprogramu. Której użyć??? Odpowiedź: Pozwól zadecydować assemblerowi... Użyj instrukcji CALL Assembler wybierze tą właściwą... i zamieni CALL na jedną z 2 instrukcji. Przykład: proc: MOV A,#10 CALL proc MOV R2,#0... MOV R2,#13 ADD A,R2 RET

38 Powrót z podprogramu Instrukcja powrotu (RET) ładuje do licznika programu (PC) adres powrotu zachowany na stosie (PC15..8) < ((SP)) (SP) < (SP) 1 (PC7..0) < ((SP)) (SP) < (SP) 1 Instrukcja znajduje zastosowanie do powrotów z podprogramów wywołanych zarówno długą, jak i któtką instrukcją CALL.

39 Operacje na stosie: PUSH Umieść na stosie zawartość komórki pamięci PUSH direct do rejestrów SFR można się odwoływać poprzez ich adresy w obszarze SFR (na przykład ACC) adresowanie przez SP jest pośrednie dotyczy do 256 bajtów wewnętrznej pamięci RAM (SP) < (SP) + 1 ((SP)) < direct

40 Operacje na stosie: POP Pobierz ze stosu zawartość komórki pamięci POP direct do rejestrów SFR można się odwoływać poprzez ich adresy w obszarze SFR (na przykład ACC) adresowanie przez SP jest pośrednie dotyczy do 256 bajtów wewnętrznej pamięci RAM (direct) < ((SP)) (SP) < (SP) 1

41 Operacje na bitach Procesor 8051 posiada kilka instrukcji umożliwiających manipulację pojedynczymi bitami Rolę akumulatora 1 bitowego pełni wskaźnik C w rejestrze PSW Inne poza nim wskaźniki nie są zmieniane przez te instrukcje, chyba że instrukcja ich explicite dotyczy

42 Operacje na bitach: CLR Instrukcje zerowania CLR C CLR bit Instrukcja zeruje flagę C lub bezpośrednio adresowany bit w obszarze pamięci RAM adresowalnym bitowo.

43 Operacje na bitach: SETB Instrukcje ustawiania jedynki SETB C SETB bit Instrukcja ustawia jedynkę na wskaźniku C lub bezpośrednio adresowany bit w obszarze pamięci RAM adresowalnym bitowo.

44 Operacje na bitach: CPL Logiczna negacja CPL C CPL bit Instrukcja neguje wskaźnik C lub bezpośrednio adresowany bit w obszarze pamięci RAM adresowalnym bitowo.

45 Operacje na bitach: ANL Logiczny iloczyn ANL C,bit ANL C,/bit Instrukcja liczy logiczny iloczyn C i bezpośrednio adresowanego bitu lub logiczny iloczyn C i negacji bezpośrednio adresowanego bitu wynik jest umieszczany w C.

46 Operacje na bitach: ORL Logiczna suma ORL C,bit ORL C,/bit Instrukcja liczy logiczną sumę C i bezpośrednio adresowanego bitu lub logiczną sumę C i negacji bezpośrednio adresowanego bitu wynik jest umieszczany w C.

47 Nie rób nic: NOP Instrukcja NOP Nie wykonuje żadnych czynności oprócz zajmowania pamięci programu i zangażowania czasu procesora.

Lista rozkazów mikrokontrolera 8051 część pierwsza: instrukcje przesyłania danych, arytmetyczne i logiczne

Lista rozkazów mikrokontrolera 8051 część pierwsza: instrukcje przesyłania danych, arytmetyczne i logiczne Lista rozkazów mikrokontrolera 8051 część pierwsza: instrukcje przesyłania danych, arytmetyczne i logiczne Ryszard J. Barczyński, 2016 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego

Bardziej szczegółowo

Programowanie mikrokontrolerów (CISC)

Programowanie mikrokontrolerów (CISC) Repertuar instrukcji Operacje arytmetyczne Operacje logiczne Operacje logiczne na bitach Przesyłanie danych Operacje sterujące (skoki) NOTACJA: Rr rejestry R0... R7 direct - wewnętrzny RAM oraz SFR @Ri

Bardziej szczegółowo

Lista rozkazów mikrokontrolera 8051

Lista rozkazów mikrokontrolera 8051 Lista rozkazów mikrokontrolera 8051 Spis treści: Architektura mikrokontrolera Rozkazy Architektura mikrokontrolera Mikrokontroler 8051 posiada trzy typy pamięci: układ zawiera pamięć wewnętrzną (On-Chip

Bardziej szczegółowo

Programowanie mikrokontrolera 8051

Programowanie mikrokontrolera 8051 Programowanie mikrokontrolera 8051 Podane poniżej informacje mogą pomóc w nauce programowania mikrokontrolerów z rodziny 8051. Opisane są tu pewne specyficzne cechy tych procesorów a także podane przykłady

Bardziej szczegółowo

architektura komputerów w 1 1

architektura komputerów w 1 1 8051 Port P2 Port P3 Transm. szeregowa Timery T0, T1 Układ przerwań Rejestr DPTR Licznik rozkazów Pamięć programu Port P0 Port P1 PSW ALU Rejestr B SFR akumulator 8051 STRUKTURA architektura komputerów

Bardziej szczegółowo

Asembler - język maszynowy procesora

Asembler - język maszynowy procesora UWAGA! Treść niniejszego dokumentu powstała na podstawie cyklu artykułów pt. Mikrokontrolery? To takie proste zamieszczonych w czasopiśmie Elektronika dla Wszystkich. Asembler - język maszynowy procesora

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 3 Jan Kazimirski 1 Podstawowe elementy komputera. Procesor (CPU) 2 Plan wykładu Podstawowe komponenty komputera Procesor CPU Cykl rozkazowy Typy instrukcji Stos Tryby adresowania

Bardziej szczegółowo

MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW

MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW Projektowanie urządzeń cyfrowych przy użyciu układów TTL polegało na opracowaniu algorytmu i odpowiednim doborze i zestawieniu układów realizujących różnorodne funkcje

Bardziej szczegółowo

Pracownia elektryczno-elektroniczna klasa IV

Pracownia elektryczno-elektroniczna klasa IV Ćwiczenie nr 2 Cel ćwiczenia: zapoznanie się z nowymi metodami adresowania portów, urządzeń do nich podpiętych (adresowanie pośrednie, bezpośrednie, rejestrowe) oraz poznanie struktury wewnętrznej pamięci

Bardziej szczegółowo

TMiK Podstawy Techniki Mikroprocesorowej. Lidia Łukasiak

TMiK Podstawy Techniki Mikroprocesorowej. Lidia Łukasiak TMiK Podstawy Techniki Mikroprocesorowej Materiały pomocnicze do wykładu Lidia Łukasiak 1 Treść przedmiotu Wprowadzenie System mikroprocesorowy Mikroprocesor - jednostka centralna Rodzaje pamięci Mikrokontrolery

Bardziej szczegółowo

Obszar rejestrów specjalnych. Laboratorium Podstaw Techniki Mikroprocesorowej Instytut Mikroelektroniki i Optoelektroniki PW

Obszar rejestrów specjalnych. Laboratorium Podstaw Techniki Mikroprocesorowej Instytut Mikroelektroniki i Optoelektroniki PW Laboratorium Podstaw Techniki Mikroprocesorowej Instytut Mikroelektroniki i Optoelektroniki PW MIKROKONTROLER 85 - wiadomości podstawowe. Schemat blokowy mikrokontrolera 85 Obszar rejestrów specjalnych

Bardziej szczegółowo

IV PROGRAMOWANIE MIKROKOMPUTERA Technika Cyfrowa 2. Wykład 4: Programowanie mikrokomputera 8051

IV PROGRAMOWANIE MIKROKOMPUTERA Technika Cyfrowa 2. Wykład 4: Programowanie mikrokomputera 8051 Technika Cyfrowa 2 Wykład 4: Programowanie mikrokomputera 81 dr inż. Jarosław Sugier Jaroslaw.Sugier@pwr.wroc.pl IIAR, pok. 227 C-3 4-1 IV PROGRAMOWANIE MIKROKOMPUTERA 81 1 REJESTRY Oprócz DPTR wszystkie

Bardziej szczegółowo

Wstępdo assemblera MA51

Wstępdo assemblera MA51 no MACRO yes Wstępdo assemblera MA51 c.d. makrodefinicje Ryszard J. Barczyński, 2017 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Assembler

Bardziej szczegółowo

Architektura komputerów. Asembler procesorów rodziny x86

Architektura komputerów. Asembler procesorów rodziny x86 Architektura komputerów Asembler procesorów rodziny x86 Architektura komputerów Asembler procesorów rodziny x86 Rozkazy mikroprocesora Rozkazy mikroprocesora 8086 można podzielić na siedem funkcjonalnych

Bardziej szczegółowo

Przerwania w architekturze mikrokontrolera X51

Przerwania w architekturze mikrokontrolera X51 Przerwania w architekturze mikrokontrolera X51 (przykład przerwanie zegarowe) Ryszard J. Barczyński, 2009 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku

Bardziej szczegółowo

architektura komputerów w 1 1

architektura komputerów w 1 1 8051 Port P2 Port P3 Serial PORT Timers T0, T1 Interrupt Controler DPTR Register Program Counter Program Memory Port P0 Port P1 PSW ALU B Register SFR accumulator STRUCTURE OF 8051 architektura komputerów

Bardziej szczegółowo

START: ; start programu od adresu 0100H ; zerowanie komórek od 01H do 07FH ( 1 dec dec)

START: ; start programu od adresu 0100H ; zerowanie komórek od 01H do 07FH ( 1 dec dec) Ćwiczenie 01 - Strona nr 1 ĆWICZENIE 01 PRACA KROKOWA MIKROKONTROLERA Cel ćwiczenia: Zapoznanie się ze środowiskiem programowym: poznanie funkcji asemblera, poznanie funkcji symulatora. Operacje na plikach,

Bardziej szczegółowo

Celem ćwiczenia jest zapoznanie z obsługą klawiatury sekwencyjnej i matrycowej w systemie DSM-51.

Celem ćwiczenia jest zapoznanie z obsługą klawiatury sekwencyjnej i matrycowej w systemie DSM-51. Ćwiczenie nr 4 Cel ćwiczenia: Celem ćwiczenia jest zapoznanie z obsługą klawiatury sekwencyjnej i matrycowej w systemie DSM-51. Wiadomości wstępne: Klawiatura sekwencyjna zawiera tylko sześć klawiszy.

Bardziej szczegółowo

Architektura typu Single-Cycle

Architektura typu Single-Cycle Architektura typu Single-Cycle...czyli budujemy pierwszą maszynę parową Przepływ danych W układach sekwencyjnych przepływ danych synchronizowany jest sygnałem zegara Elementy procesora - założenia Pamięć

Bardziej szczegółowo

Struktura i działanie jednostki centralnej

Struktura i działanie jednostki centralnej Struktura i działanie jednostki centralnej ALU Jednostka sterująca Rejestry Zadania procesora: Pobieranie rozkazów; Interpretowanie rozkazów; Pobieranie danych Przetwarzanie danych Zapisywanie danych magistrala

Bardziej szczegółowo

Architektura systemów komputerowych Laboratorium 14 Symulator SMS32 Implementacja algorytmów

Architektura systemów komputerowych Laboratorium 14 Symulator SMS32 Implementacja algorytmów Marcin Stępniak Architektura systemów komputerowych Laboratorium 14 Symulator SMS32 Implementacja algorytmów 1. Informacje Poniższe laboratoria zawierają podsumowanie najważniejszych informacji na temat

Bardziej szczegółowo

Struktura programu w asemblerze mikrokontrolera 8051

Struktura programu w asemblerze mikrokontrolera 8051 Struktura programu w asemblerze mikrokontrolera 8051 Program w asemblerze, dający ten sam kod wynikowy, może być napisany na wiele sposobów. Źle napisany program po pewnym czasie (a być może już w czasie

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 8 Jan Kazimirski 1 Assembler x86 2 Podstawowe instrukcje x86 Instrukcje transferu danych Arytmetyka binarna i dziesiętna Instrukcje logiczne Instrukcje sterujące wykonaniem

Bardziej szczegółowo

Politechnika Warszawska

Politechnika Warszawska Politechnika Warszawska Wydział Elektryczny Laboratorium Podstaw Techniki Mikroprocesorowej Skrypt do ćwiczenia M.38 Zbieranie pomiarów w czasie rzeczywistym - asembler 1.Wstęp W ćwiczeniach od M.38 do

Bardziej szczegółowo

Opis mikrokontrolera 8051 Lista rozkazowa Timery

Opis mikrokontrolera 8051 Lista rozkazowa Timery Opis mikrokontrolera 805 Lista rozkazowa Timery Warszawa, 005-0-0 IMiO PW, LPTM, Lista rozkazowa 805 -- Oznaczenia i skróty: A - akumulator C - wskanik przeniesienia DPTR - wskanik danych, rejestr 6-bitowy

Bardziej szczegółowo

6.1. Zastosowanie mikrokontrolera SAB 80C535 do sterowania silnikiem prądu stałego

6.1. Zastosowanie mikrokontrolera SAB 80C535 do sterowania silnikiem prądu stałego 162 Podstawy techniki mikroprocesorowej 6. PRZYKŁADY ZASTOSOWAŃ MIKROKONTROLERA 6.1. Zastosowanie mikrokontrolera SAB 80C535 do sterowania silnikiem prądu stałego Sterowanie silnikiem prądu stałego oparte

Bardziej szczegółowo

Architektura Systemów Komputerowych, Wydział Informatyki, ZUT

Architektura Systemów Komputerowych, Wydział Informatyki, ZUT Laboratorium: Wprowadzenie Pojęcia. Wprowadzone zostaną podstawowe pojęcia i mechanizmy związane z programowaniem w asemblerze. Dowiemy się co to są rejestry i jak z nich korzystać. Rejestry to są wewnętrzne

Bardziej szczegółowo

Instytut Teleinformatyki

Instytut Teleinformatyki Instytut Teleinformatyki Wydział Fizyki, Matematyki i Informatyki Politechnika Krakowska Mikroprocesory i mikrokontrolery Przerwania laboratorium: 04 autor: mgr inż. Michał Lankosz dr hab. Zbisław Tabor,

Bardziej szczegółowo

Mikrokontrolery w systemach pomiarowo sterujących

Mikrokontrolery w systemach pomiarowo sterujących Mikrokontrolery w systemach pomiarowo sterujących Mikrokontrolery czyli o czym to będzie... Mikrokontroler to cały komputer w kawałku krzemu, zoptymalizowany pod kątem sterowania różnorakimi urządzeniami.

Bardziej szczegółowo

Ćwiczenie 1. (sd 2) 0x0000 0x0003 0x000B 0x0013 0x001B 0x0023

Ćwiczenie 1. (sd 2) 0x0000 0x0003 0x000B 0x0013 0x001B 0x0023 Temat: Asembler i język C wprowadzenie w efektywne programowanie niskopoziomowe. 1.Zagadnienia architektury Ogólnie schemat blokowy mikrokontrolera 80C51 przedstawiono na rysunku 1. Ćwiczenie 1. (sd 2)

Bardziej szczegółowo

Opis: Instrukcja warunkowa Składnia: IF [NOT] warunek [AND [NOT] warunek] [OR [NOT] warunek].

Opis: Instrukcja warunkowa Składnia: IF [NOT] warunek [AND [NOT] warunek] [OR [NOT] warunek]. ABAP/4 Instrukcja IF Opis: Instrukcja warunkowa Składnia: IF [NOT] warunek [AND [NOT] warunek] [OR [NOT] warunek]. [ELSEIF warunek. ] [ELSE. ] ENDIF. gdzie: warunek dowolne wyrażenie logiczne o wartości

Bardziej szczegółowo

Ćwiczenie 30. Techniki mikroprocesorowe Programowanie w języku Asembler mikrokontrolerów rodziny '51

Ćwiczenie 30. Techniki mikroprocesorowe Programowanie w języku Asembler mikrokontrolerów rodziny '51 Ćwiczenie 30 Techniki mikroprocesorowe Programowanie w języku Asembler mikrokontrolerów rodziny '51 Cel ćwiczenia Poznanie architektury oraz zasad programowania mikrokontrolerów rodziny 51, aby zapewnić

Bardziej szczegółowo

Technika mikroprocesorowa I Wykład 2

Technika mikroprocesorowa I Wykład 2 Technika mikroprocesorowa I Wykład 2 Literatura: www.zilog.com Z80 Family, CPU User Manual Cykle magistrali w mikroprocesorze Z80 -odczyt kodu rozkazu, -odczyt-zapis pamięci, -odczyt-zapis urządzenia we-wy,

Bardziej szczegółowo

Technika mikroprocesorowa I Studia niestacjonarne rok II Wykład 2

Technika mikroprocesorowa I Studia niestacjonarne rok II Wykład 2 Technika mikroprocesorowa I Studia niestacjonarne rok II Wykład 2 Literatura: www.zilog.com Z80 Family, CPU User Manual Cykle magistrali w mikroprocesorze Z80 -odczyt kodu rozkazu, -odczyt-zapis pamięci,

Bardziej szczegółowo

LABORATORIUM nr 1. Temat: Wstęp do mikrokontrolerów rodziny MCS-51

LABORATORIUM nr 1. Temat: Wstęp do mikrokontrolerów rodziny MCS-51 Laboratorium nr 1 Wstęp do mikrokontrolerów rodziny MCS51 LABORATORIUM nr 1 Temat: Wstęp do mikrokontrolerów rodziny MCS-51 1. ARCHITEKTURA MCS-51 UWAGA: Niniejszy rozdział stanowi jedynie krótkie wprowadzenie

Bardziej szczegółowo

Sterowanie pracą programu

Sterowanie pracą programu Sterowanie pracą programu Umożliwia podejmowanie decyzji w oparciu o określone warunki. Skoki bezwarunkowe Podstawową instrukcją umożliwiającą przeniesienie sterowania do innego punktu programu oznaczonego

Bardziej szczegółowo

Architektura systemów komputerowych Laboratorium 13 Symulator SMS32 Operacje na bitach

Architektura systemów komputerowych Laboratorium 13 Symulator SMS32 Operacje na bitach Marcin Stępniak Architektura systemów komputerowych Laboratorium 13 Symulator SMS32 Operacje na bitach 1. Informacje Matematyk o nazwisku Bool wymyślił gałąź matematyki do przetwarzania wartości prawda

Bardziej szczegółowo

petla:... ; etykieta określa adres w pamięci kodu (docelowe miejsce skoku) DJNZ R7, petla

petla:... ; etykieta określa adres w pamięci kodu (docelowe miejsce skoku) DJNZ R7, petla Asembler A51 1. Symbole Nazwy symboliczne Symbol jest nazwą, która może być użyta do reprezentowania wartości stałej numerycznej, wyrażenia, ciągu znaków (tekstu), adresu lub nazwy rejestru. Nazwy symboliczne

Bardziej szczegółowo

Programowanie niskopoziomowe

Programowanie niskopoziomowe Programowanie niskopoziomowe ASSEMBLER Teodora Dimitrova-Grekow http://aragorn.pb.bialystok.pl/~teodora/ Program ogólny Rok akademicki 2011/12 Systemy liczbowe, budowa komputera, procesory X86, organizacja

Bardziej szczegółowo

CPU ROM, RAM. Rejestry procesora. We/Wy. Cezary Bolek Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki

CPU ROM, RAM. Rejestry procesora. We/Wy. Cezary Bolek Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki Cezary Bolek Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki Komputer jest urządzeniem, którego działanie opiera się na wykonywaniu przez procesor instrukcji pobieranych z pamięci operacyjnej

Bardziej szczegółowo

Sprzęt i architektura komputerów

Sprzęt i architektura komputerów Radosław Maciaszczyk Mirosław Łazoryszczak Sprzęt i architektura komputerów Laboratorium Temat: Mikroprocesory i elementy asemblera Katedra Architektury Komputerów i Telekomunikacji 1. MIKROPROCESORY I

Bardziej szczegółowo

Wstęp do informatyki. Architektura co to jest? Architektura Model komputera. Od układów logicznych do CPU. Automat skończony. Maszyny Turinga (1936)

Wstęp do informatyki. Architektura co to jest? Architektura Model komputera. Od układów logicznych do CPU. Automat skończony. Maszyny Turinga (1936) Wstęp doinformatyki Architektura co to jest? Architektura Model komputera Dr inż Ignacy Pardyka Slajd 1 Slajd 2 Od układów logicznych do CPU Automat skończony Slajd 3 Slajd 4 Ile jest automatów skończonych?

Bardziej szczegółowo

Liczniki, rejestry lab. 08 Mikrokontrolery WSTĘP

Liczniki, rejestry lab. 08 Mikrokontrolery WSTĘP Liczniki, rejestry lab. 08 PODSTAWY TECHNIKI CYFROWEJ I MIKROPROCESOROWEJ EIP KATEDRA ENERGOELEKTRONIKI I AUTOMATYKI SYSTEMÓW PRZETWARZANIA ENERGII WWW.KEIASPE.AGH.EDU.PL AKADEMIA GÓRNICZO-HUTNICZA WWW.AGH.EDU.PL

Bardziej szczegółowo

Sprzęt i architektura komputerów

Sprzęt i architektura komputerów Radosław Maciaszczyk Mirosław Łazoryszczak Sprzęt i architektura komputerów Laboratorium Temat: Mikroprocesory i elementy asemblera Katedra Architektury Komputerów i Telekomunikacji 1. MIKROPROCESORY I

Bardziej szczegółowo

Ćwiczenie nr 3. Wyświetlanie i wczytywanie danych

Ćwiczenie nr 3. Wyświetlanie i wczytywanie danych Ćwiczenie nr 3 Wyświetlanie i wczytywanie danych 3.1 Wstęp Współczesne komputery przetwarzają dane zakodowane za pomocą ciągów zerojedynkowych. W szczególności przetwarzane liczby kodowane są w systemie

Bardziej szczegółowo

CPU architektura i rejestry

CPU architektura i rejestry CPU architektura i rejestry C51 (AT83C51SND1C) - ogólny widok wnętrza Źródło: Materiały informacyjne firmy Atmel 2 C51 (AT83C51SND1C) - przestrzeń pamięci kodu Źródło: Materiały informacyjne firmy Atmel

Bardziej szczegółowo

Zadanie Zaobserwuj zachowanie procesora i stosu podczas wykonywania następujących programów

Zadanie Zaobserwuj zachowanie procesora i stosu podczas wykonywania następujących programów Operacje na stosie Stos jest obszarem pamięci o dostępie LIFO (Last Input First Output). Adresowany jest niejawnie przez rejestr segmentowy SS oraz wskaźnik wierzchołka stosu SP. Używany jest do przechowywania

Bardziej szczegółowo

Programowanie Niskopoziomowe

Programowanie Niskopoziomowe Programowanie Niskopoziomowe Wykład 8: Procedury Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Wstęp Linkowanie z bibliotekami zewnętrznymi Operacje na stosie

Bardziej szczegółowo

Programowanie Niskopoziomowe

Programowanie Niskopoziomowe Programowanie Niskopoziomowe Wykład 11: Procedury zaawansowane Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Wstęp Ramki stosu Rekurencja INVOKE, ADDR, PROC,

Bardziej szczegółowo

Lista instrukcji mikroprocesora 8086. Programowanie w assemblerze

Lista instrukcji mikroprocesora 8086. Programowanie w assemblerze Lista instrukcji mikroprocesora 8086 Programowanie w assemblerze Lista instrukcji mikroprocesora 8086 Lista instrukcji mikroprocesora 8086 Lista instrukcji mikroprocesora 8086 Lista instrukcji mikroprocesora

Bardziej szczegółowo

Hardware mikrokontrolera X51

Hardware mikrokontrolera X51 Hardware mikrokontrolera X51 Ryszard J. Barczyński, 2016 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Hardware mikrokontrolera X51 (zegar)

Bardziej szczegółowo

Liczniki, rejestry lab. 09 Mikrokontrolery 8051 cz. 1

Liczniki, rejestry lab. 09 Mikrokontrolery 8051 cz. 1 Liczniki, rejestry lab. 09 Mikrokontrolery 8051 cz. 1 PODSTAWY TECHNIKI CYFROWEJ I MIKROPROCESOROWEJ EIP KATEDRA ENERGOELEKTRONIKI I AUTOMATYKI SYSTEMÓW PRZETWARZANIA ENERGII WWW.KEIASPE.AGH.EDU.PL AKADEMIA

Bardziej szczegółowo

Architektura systemów komputerowych Laboratorium 8 Symulator SMS32 Instrukcje skoku i pętle

Architektura systemów komputerowych Laboratorium 8 Symulator SMS32 Instrukcje skoku i pętle Marcin Stępniak Architektura systemów komputerowych Laboratorium 8 Symulator SMS32 Instrukcje skoku i pętle 1. Informacje 1.1. Instrukcje skoku Instrukcje skoku zmieniają wskaźnik instrukcji w rejestrze

Bardziej szczegółowo

Układ wykonawczy, instrukcje i adresowanie. Dariusz Chaberski

Układ wykonawczy, instrukcje i adresowanie. Dariusz Chaberski Układ wykonawczy, instrukcje i adresowanie Dariusz Chaberski System mikroprocesorowy mikroprocesor C A D A D pamięć programu C BIOS dekoder adresów A C 1 C 2 C 3 A D pamięć danych C pamięć operacyjna karta

Bardziej szczegółowo

LISTA ROZKAZÓW i TRYBY ADRESOWANIA

LISTA ROZKAZÓW i TRYBY ADRESOWANIA LISTA ROZKAZÓW i TRYBY ADRESOWANIA Lista rozkazów Rozkazy tworzące listę rozkazów można podzielić na kilka podstawowych grup, w zależności od ich przeznaczenia: rozkazy przesłań, kopiowania, rozkazy arytmetyczne

Bardziej szczegółowo

A Machine Architecture that is Really Intuitive and Easy. Dane: notacja dwójkowa, zapis w kodzie dopełnieniowym

A Machine Architecture that is Really Intuitive and Easy.  Dane: notacja dwójkowa, zapis w kodzie dopełnieniowym MARIE A Machine Architecture that is Really Intuitive and Easy http://computerscience.jbpub.com/ecoa Słowo 16b Dane: notacja dwójkowa, zapis w kodzie dopełnieniowym od 8000h (- 32,768 = -2^15) do 7FFFh

Bardziej szczegółowo

MIKROPROCESORY I MIKROKONTROLERY INSTRUKCJE / KOMENDY / ROZKAZY: PRZEGLĄD I KILKA PRZYKŁADÓW DLA PRZYPOMNIENIA, GŁÓWNE REJESTRY ROBOCZE CPU:

MIKROPROCESORY I MIKROKONTROLERY INSTRUKCJE / KOMENDY / ROZKAZY: PRZEGLĄD I KILKA PRZYKŁADÓW DLA PRZYPOMNIENIA, GŁÓWNE REJESTRY ROBOCZE CPU: INSTRUKCJE / KOMENDY / ROZKAZY: PRZEGLĄD I KILKA PRZYKŁADÓW DLA PRZYPOMNIENIA, GŁÓWNE REJESTRY ROBOCZE CPU: rodzina 51 AVR ARM 8 bit 8 bit 32 bit A akumulator B akumulator pomocniczy R0 R7 rejestry robocze

Bardziej szczegółowo

Rozszerzalne kody operacji (przykład)

Rozszerzalne kody operacji (przykład) Tryby adresowania natychmiastowy (ang. immediate) bezpośredni (ang. direct) pośredni (ang. indirect) rejestrowy (ang. register) rejestrowy pośredni (ang. register indirect) z przesunieciem (indeksowanie)

Bardziej szczegółowo

Instytut Teleinformatyki

Instytut Teleinformatyki Instytut Teleinformatyki Wydział Fizyki, Matematyki i Informatyki Politechnika Krakowska Mikroprocesory i mikrokontrolery Obsługa portu szeregowego laboratorium: 05 autor: mgr inż. Michal Lankosz dr hab.

Bardziej szczegółowo

Programowanie komputera

Programowanie komputera Programowanie komputera Program jest algorytmem przetwarzania danych zapisanym w sposób zrozumiały dla komputera. Procesor rozumie wyłącznie rozkazy zapisane w kodzie maszynowym (ciąg 0 i 1). Ponieważ

Bardziej szczegółowo

Algorytm mnożenia sekwencyjnego (wariant 1)

Algorytm mnożenia sekwencyjnego (wariant 1) Przygotowanie: Przemysław Sołtan e-mail: kerk@moskit.ie.tu.koszalin.pl Algorytm mnożenia sekwencyjnego (wariant 1) //Poczynając z mniej znaczących bitów mnożnika, przesuwamy formowany //rezultat w stronę

Bardziej szczegółowo

Rejestry procesora. Nazwa ilość bitów. AX 16 (accumulator) rejestr akumulatora. BX 16 (base) rejestr bazowy. CX 16 (count) rejestr licznika

Rejestry procesora. Nazwa ilość bitów. AX 16 (accumulator) rejestr akumulatora. BX 16 (base) rejestr bazowy. CX 16 (count) rejestr licznika Rejestry procesora Procesor podczas wykonywania instrukcji posługuje się w dużej części pamięcią RAM. Pobiera z niej kolejne instrukcje do wykonania i dane, jeżeli instrukcja operuje na jakiś zmiennych.

Bardziej szczegółowo

organizacja procesora 8086

organizacja procesora 8086 Systemy komputerowe Procesor 8086 - tendencji w organizacji procesora organizacja procesora 8086 " # $ " % strali " & ' ' ' ( )" % *"towego + ", -" danych. Magistrala adresowa jest 20.bitowa, co pozwala

Bardziej szczegółowo

Wstęp do assemblera MA51

Wstęp do assemblera MA51 Wstęp do assemblera MA51 Ryszard J. Barczyński, 2017 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Assembler Assembler to język programowania

Bardziej szczegółowo

Mikrokontrolery. Wrocław 2003

Mikrokontrolery. Wrocław 2003 Mikrokontrolery Wojciech Kordecki Zakład Pomiarowej i Medycznej Aparatury Elektronicznej Wydział Podstawowych Problemów Techniki Politechnika Wrocławska Wrocław 2003 1 Wstęp Materiały do wykładu i listy

Bardziej szczegółowo

. III atyka, sem, Inform Symulator puterów Escape rchitektura kom A

. III atyka, sem, Inform Symulator puterów Escape rchitektura kom A Symulator Escape Konfiguracja ogólna Enable MUL and DIV Complete Set of Comp.Oper Sign Extension of B/H/W Memory Oper on B/H/W Program Program Dane Dane Załaduj konfigurację symulatora (File -> OpenFile)

Bardziej szczegółowo

Akademia Górniczo- Hutmicza w Krakowie Katedra Elektroniki WIET

Akademia Górniczo- Hutmicza w Krakowie Katedra Elektroniki WIET Akademia Górniczo- Hutmicza w Krakowie Katedra Elektroniki WIET Technika mikroprocesorowa Instrukcja 3 Stos i podprogramy Autor: Paweł Russek Tłumaczenie: Marcin Pietroń http://www.fpga.agh.edu.pl/tm ver.

Bardziej szczegółowo

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK MP.01 Rok akad. 2011/2012 2 / 24

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK MP.01 Rok akad. 2011/2012 2 / 24 Wymagania proceduralnych języków wysokiego poziomu ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH modele programowe procesorów ASK MP.01 c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad.

Bardziej szczegółowo

Mikrokontrolery? To takie proste...

Mikrokontrolery? To takie proste... Niniejszy, trzeci z kolei odcinek kursu programowania poświęcony liście in strukcji procesora 8051, jest ostatnim teoretycznym kawałkiem niezbęd nych informacji, dzięki którym wspólnie krok po kroku utworzymy

Bardziej szczegółowo

Załącznik do ćwiczenia w środowisku MASM32 wersji 10 Sterowanie przebiegiem wykonania programu

Załącznik do ćwiczenia w środowisku MASM32 wersji 10 Sterowanie przebiegiem wykonania programu Załącznik do ćwiczenia w środowisku MASM32 wersji 10 Sterowanie przebiegiem wykonania programu Rozkaz cmp jest opisany w grupie rozkazów arytmetycznych (załącznik do ćwiczenia 3). Rozpatrzmy rozkazy procesorów

Bardziej szczegółowo

AKADEMIA GÓRNICZO HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE WYDZIAŁ ELEKTROTECHNIKI, AUTOMATYKI, INFORMATYKI I ELEKTRONIKI

AKADEMIA GÓRNICZO HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE WYDZIAŁ ELEKTROTECHNIKI, AUTOMATYKI, INFORMATYKI I ELEKTRONIKI AKADEMIA GÓRNICZO HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE WYDZIAŁ ELEKTROTECHNIKI, AUTOMATYKI, INFORMATYKI I ELEKTRONIKI KATEDRA AUTOMATYKI NAPĘDU I URZĄDZEŃ PRZEMYSŁOWYCH MIKROPROCESOROWE METODY STEROWANIA

Bardziej szczegółowo

ARCHITEKTURA PROCESORA,

ARCHITEKTURA PROCESORA, ARCHITEKTURA PROCESORA, poza blokami funkcjonalnymi, to przede wszystkim: a. formaty rozkazów, b. lista rozkazów, c. rejestry dostępne programowo, d. sposoby adresowania pamięci, e. sposoby współpracy

Bardziej szczegółowo

Mikrokontrolery czyli o czym to będzie...

Mikrokontrolery czyli o czym to będzie... Mikrokontrolery czyli o czym to będzie... Ryszard J. Barczyński, 2017 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego PNPiM Poznamy: Cechy

Bardziej szczegółowo

Lista Rozkazów: Język komputera

Lista Rozkazów: Język komputera Lista Rozkazów: Język komputera Większość slajdów do tego wykładu to tłumaczenia i przeróbki oficjalnych sladjów do podręcznika Pattersona i Hennessy ego Lista rozkazów Zestaw rozkazów wykonywanych przez

Bardziej szczegółowo

Logiczny model komputera i działanie procesora. Część 1.

Logiczny model komputera i działanie procesora. Część 1. Logiczny model komputera i działanie procesora. Część 1. Klasyczny komputer o architekturze podanej przez von Neumana składa się z trzech podstawowych bloków: procesora pamięci operacyjnej urządzeń wejścia/wyjścia.

Bardziej szczegółowo

Procesor ma architekturę rejestrową L/S. Wskaż rozkazy spoza listy tego procesora. bgt Rx, Ry, offset nand Rx, Ry, A add Rx, #1, Rz store Rx, [Rz]

Procesor ma architekturę rejestrową L/S. Wskaż rozkazy spoza listy tego procesora. bgt Rx, Ry, offset nand Rx, Ry, A add Rx, #1, Rz store Rx, [Rz] Procesor ma architekturę akumulatorową. Wskaż rozkazy spoza listy tego procesora. bgt Rx, Ry, offset or Rx, Ry, A add Rx load A, [Rz] push Rx sub Rx, #3, A load Rx, [A] Procesor ma architekturę rejestrową

Bardziej szczegółowo

ZAPOZNANIE SIĘ Z ZESTAWEM DYDAKTYCZNYM ZD537, OPROGRAMOWANIEM µvision 2 ORAZ OPERACJE NA PAMIĘCIACH

ZAPOZNANIE SIĘ Z ZESTAWEM DYDAKTYCZNYM ZD537, OPROGRAMOWANIEM µvision 2 ORAZ OPERACJE NA PAMIĘCIACH PROWADZĄCY: mgr inż. Piotr Radochoński LABORATORIUM Z PODSTAW TECHNIK MIKROPROCESOROWYCH WYKONAWCY : GRUPA : 1 Dawid Pichen WYKONANO : Leszek Wiland 09.03.2005 NR ĆWICZ. TEMAT : 1 ROK AK. II ODDANO : 20.03.2005

Bardziej szczegółowo

Metody Realizacji Języków Programowania

Metody Realizacji Języków Programowania Metody Realizacji Języków Programowania Bardzo krótki kurs asemblera x86 Marcin Benke MIM UW 10 stycznia 2011 Marcin Benke (MIM UW) Metody Realizacji Języków Programowania 10 stycznia 2011 1 / 22 Uwagi

Bardziej szczegółowo

SYSTEM MIKROPROCESOROWY

SYSTEM MIKROPROCESOROWY SYSTEM MIKROPROCESOROWY CPU ROM RAM I/O AB DB CB Rys 4.1. System mikroprocesorowy MIKROPROCESOR RDZEŃ MIKROPROCESORA PODSTAWOWE ZESPOŁY FUNKCJONALNE MIKROPROCESORA Mikroprocesor zawiera następujące, podstawowe

Bardziej szczegółowo

Programowalne układy logiczne

Programowalne układy logiczne Programowalne układy logiczne Mikroprocesor Szymon Acedański Marcin Peczarski Instytut Informatyki Uniwersytetu Warszawskiego 6 grudnia 2014 Zbudujmy własny mikroprocesor Bardzo prosty: 16-bitowy, 16 rejestrów

Bardziej szczegółowo

Ćwiczenie 2. Siedmiosegmentowy wyświetlacz LED

Ćwiczenie 2. Siedmiosegmentowy wyświetlacz LED Ćwiczenie 2 Siedmiosegmentowy wyświetlacz LED 2-1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się studentów ze sposobem obsługi wielopozycyjnego 7-segmentowego wyświetlacza LED multipleksowanego programowo

Bardziej szczegółowo

Pracownia elektryczno-elektroniczna klasa IV

Pracownia elektryczno-elektroniczna klasa IV Ćwiczenie nr 5 Cel ćwiczenia: Ćwiczenie ma na celu zaznajomienie z metodami odliczania czasu z wykorzystaniem układów czasowo - licznikowych oraz poznanie zasad zgłaszania przerwań i sposobów ich wykorzystywania

Bardziej szczegółowo

Kompilator języka C na procesor 8051 RC51 implementacja

Kompilator języka C na procesor 8051 RC51 implementacja Kompilator języka C na procesor 8051 RC51 implementacja Implementowane typy danych bit 1 bit char lub char signed 8 bitów char unsigned 8 bitów int lub signed int 16 bitów unsigned int 16 bitów long lub

Bardziej szczegółowo

MIKROPROCESORY architektura i programowanie

MIKROPROCESORY architektura i programowanie Struktura portów (CISC) Port to grupa (zwykle 8) linii wejścia/wyjścia mikrokontrolera o podobnych cechach i funkcjach Większość linii we/wy może pełnić dwie lub trzy rozmaite funkcje. Struktura portu

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 4 Tryby adresowania i formaty Tryby adresowania Natychmiastowy Bezpośredni Pośredni Rejestrowy Rejestrowy pośredni Z przesunięciem stosowy Argument natychmiastowy Op Rozkaz

Bardziej szczegółowo

Ćwiczenie 3. Konwersja liczb binarnych

Ćwiczenie 3. Konwersja liczb binarnych 1 Laboratorium Architektury Komputerów Ćwiczenie 3 Konwersja liczb binarnych Komputery wykonują operacje przetwarzania danych na wartościach binarnych, podczas gdy współczesna cywilizacja posługuje się

Bardziej szczegółowo

Wstęp do informatyki. Maszyna RAM. Schemat logiczny komputera. Maszyna RAM. RAM: szczegóły. Realizacja algorytmu przez komputer

Wstęp do informatyki. Maszyna RAM. Schemat logiczny komputera. Maszyna RAM. RAM: szczegóły. Realizacja algorytmu przez komputer Realizacja algorytmu przez komputer Wstęp do informatyki Wykład UniwersytetWrocławski 0 Tydzień temu: opis algorytmu w języku zrozumiałym dla człowieka: schemat blokowy, pseudokod. Dziś: schemat logiczny

Bardziej szczegółowo

Instytut Teleinformatyki

Instytut Teleinformatyki Instytut Teleinformatyki Wydział Fizyki, Matematyki i Informatyki Politechnika Krakowska Mikroprocesory i mikrokontrolery Obsługa portów wejścia/wyjścia mikrokontrolera laboratorium: 02 autor: mgr inż.

Bardziej szczegółowo

1. Operacje logiczne A B A OR B

1. Operacje logiczne A B A OR B 1. Operacje logiczne OR Operacje logiczne są operacjami działającymi na poszczególnych bitach, dzięki czemu można je całkowicie opisać przedstawiając jak oddziałują ze sobą dwa bity. Takie operacje logiczne

Bardziej szczegółowo

Akademia Górniczo-Hutnicza w Krakowie Katedra Elektroniki

Akademia Górniczo-Hutnicza w Krakowie Katedra Elektroniki Akademia Górniczo-Hutnicza w Krakowie Katedra Elektroniki Technika mikroprocesorowa Instrukcja 2 Pętle i instrukcje kontroli przepływu programu Autor: Paweł Russek Tłumaczenie: Marcin Pietroń http://www.fpga.agh.edu.pl/tm

Bardziej szczegółowo

Podstawy techniki cyfrowej Mikroprocesory. Mgr inż. Bogdan Pietrzak ZSR CKP Świdwin

Podstawy techniki cyfrowej Mikroprocesory. Mgr inż. Bogdan Pietrzak ZSR CKP Świdwin Podstawy techniki cyfrowej Mikroprocesory Mgr inż. Bogdan Pietrzak ZSR CKP Świdwin 1 Mikroprocesor to układ cyfrowy wykonany jako pojedynczy układ scalony o wielkim stopniu integracji zdolny do wykonywania

Bardziej szczegółowo

INSTRUKCJE Instrukcje przeniesienia: Instrukcje konwersji: Arytmetyczne instrukcje:

INSTRUKCJE Instrukcje przeniesienia: Instrukcje konwersji: Arytmetyczne instrukcje: INSTRUKCJE Instrukcje przeniesienia: mov, lea, les, push, pop, pushf, popf Instrukcje konwersji: cbw, cwd, xlat Arytmetyczne instrukcje: add, inc sub, dec, cmp, neg, mul, imul, div, idiv Logiczne instrukcje:

Bardziej szczegółowo

Architektura Systemów Komputerowych. Jednostka ALU Przestrzeń adresowa Tryby adresowania

Architektura Systemów Komputerowych. Jednostka ALU Przestrzeń adresowa Tryby adresowania Architektura Systemów Komputerowych Jednostka ALU Przestrzeń adresowa Tryby adresowania 1 Jednostka arytmetyczno- logiczna ALU ALU ang: Arythmetic Logic Unit Argument A Argument B A B Ci Bit przeniesienia

Bardziej szczegółowo

Spis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne

Spis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne Spis treści 5 Spis treœci Co to jest mikrokontroler? Wprowadzenie... 11 Budowa systemu komputerowego... 12 Wejścia systemu komputerowego... 12 Wyjścia systemu komputerowego... 13 Jednostka centralna (CPU)...

Bardziej szczegółowo

Architektura komputerów. Komputer Procesor Mikroprocesor koncepcja Johna von Neumanna

Architektura komputerów. Komputer Procesor Mikroprocesor koncepcja Johna von Neumanna Architektura komputerów. Literatura: 1. Piotr Metzger, Anatomia PC, wyd. IX, Helion 2004 2. Scott Mueller, Rozbudowa i naprawa PC, wyd. XVIII, Helion 2009 3. Tomasz Kowalski, Urządzenia techniki komputerowej,

Bardziej szczegółowo

Architektura Systemów Komputerowych

Architektura Systemów Komputerowych Jarosław Kuchta Architektura Systemów Komputerowych ćwiczenie 3 Arytmetyka całkowita instrukcja laboratoryjna Wprowadzenie Celem ćwiczenia jest zapoznanie się z budową i sposobem działania jednostki arytmetyczno-logicznej

Bardziej szczegółowo

LISTA ROZKAZÓW i TRYBY ADRESOWANIA

LISTA ROZKAZÓW i TRYBY ADRESOWANIA LISTA ROZKAZÓW i TRYBY ADRESOWANIA Lista rozkazów Rozkazy tworzące listę rozkazów można podzielid na kilka podstawowych grup, w zależności od ich przeznaczenia: rozkazy przesłao, kopiowania, rozkazy arytmetyczne

Bardziej szczegółowo

Odczyt danych z klawiatury Operatory w Javie

Odczyt danych z klawiatury Operatory w Javie Odczyt danych z klawiatury Operatory w Javie Operatory W Javie występują następujące typy operatorów: Arytmetyczne. Inkrementacji/Dekrementacji Przypisania. Porównania. Bitowe. Logiczne. Pozostałe. Operacje

Bardziej szczegółowo

Podstawy programowania w języku C

Podstawy programowania w języku C Podstawy programowania w języku C WYKŁAD 1 Proces tworzenia i uruchamiania programów Algorytm, program Algorytm przepis postępowania prowadzący do rozwiązania określonego zadania. Program zapis algorytmu

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 5 Jednostka Centralna Zadania realizowane przez procesor Pobieranie rozkazów Interpretowanie rozkazów Pobieranie danych Przetwarzanie danych Zapisanie danych Główne zespoły

Bardziej szczegółowo