RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (21) Numer zgłoszenia: 320932 (22) Data zgłoszenia: 03.07.1997 (19) PL (11) 183356 (13) B1 (51 ) IntCl7 H02J 1/04 H03K 17/687 G05F 1/44 (54) Źródło prądowe (30) Pierwszeństwo: 19.07.1996.CH,1811/96 (73) Uprawniony z patentu: Siemens Aktiengesellschaft, Monachium, DE (43) Zgłoszenie ogłoszono: 02.02.1998 BUP 03/98 (72) Twórcy wynalazku: Friedbert Riedel, Zug, CH (45) O udzieleniu patentu ogłoszono: 28.06.2002 WUP 06/02 (74) Pełnomocnik: Muszyński Andrzej, POLSERVICE Spółka z 0.0. PL 183356 B1 (57) 1. Źródło prądowe zbudowane z tranzystora źródła prądowego i tranzystora kaskady oraz z tranzystora wzmacniacza i wewnętrznego źródła prądowego połączonych szeregowo i zasilanych napięciem zasilającym względem masy, przy czym gdy tranzystory są tranzystorami PMOS obciążenie źródła prądowego jest włączone między dren tranzystora kaskady a masę, zaś gdy tranzystory są tranzystorami NMOS obciążenie źródła prądowego jest włączone między dren tranzystora kaskady a napięcie zasilające, znamienne tym, że bramka tranzystora (T2) kaskady jest połączona poprzez pierwszy klucz (S1) z drenem tranzystora (T3) wzmacniacza, bramka tranzystora (T3) wzmacniacza jest połączona poprzez drugi klucz (S2) z drenem tranzystora (T1) źródła prądowego zaś bramka tranzystora (T2) kaskody jest połączona poprzez trzeci klucz (S3) z napięciem zasilającym (Vdd) dla tranzystorów PMOS, bądź z masą (m) dla tranzystorów NMOS, przy czym w stanie włączenia źródła prądowego pierwszy i drugi klucze (S1, S2) są zwarte a trzeci klucz (S3) jest rozwarty zaś w stanie wyłączenia źródła prądowego pierwszy i drugi klucze (S1, S2) są rozwarte a trzeci klucz (S3) jest zwarty. Fig. 1
Źródło prądowe Zastrzeżenia patentowe 1. Źródło prądowe zbudowane z tranzystora źródła prądowego i tranzystora kaskody oraz z tranzystora wzmacniacza i wewnętrznego źródła prądowego połączonych szeregowo i zasilanych napięciem zasilającym względem masy, przy czym gdy tranzystory są tranzystorami PMOS obciążenie źródła prądowego jest włączone między dren tranzystora kaskody a masę, zaś gdy tranzystory są tranzystorami NMOS obciążenie źródła prądowego jest włączone między dren tranzystora kaskody a napięcie zasilające, znamienne tym, że bramka tranzystora (T2) kaskody jest połączona poprzez pierwszy klucz (S1) z drenem tranzystora (T3) wzmacniacza, bramka tranzystora (T3) wzmacniacza jest połączona poprzez drugi klucz (S2) z drenem tranzystora (T1) źródła prądowego zaś bramka tranzystora (T2) kaskady jest połączona poprzez trzeci klucz (S3) z napięciem zasilającym (Vdd) dla tranzystorów PMOS, bądź z masą (m) dla tranzystorów NMOS, przy czym w stanie włączenia źródła prądowego pierwszy i drugi klucze (S1, S2) są zwarte a trzeci klucz (S3) jest rozwarty zaś w stanie wyłączenia źródła prądowego pierwszy i drugi klucze (S1, S2) są rozwarte a trzeci klucz (S3) jest zwarty. 2. Źródło według zastrz. 1, znamienne tym, że przy włączaniu najpierw jest rozwierany trzeci klucz (S3) a następnie są zwierane pierwszy i drugi klucze (S1, S2) zaś przy wyłączaniu najpierw jest zwierany trzeci klucz (S3) a następnie są rozwierane pierwszy i dragi klucze (S1, S2). 3. Źródło według zastrz. 1, znamienne tym, że zawiera zacisk wejściowy (3) sterowania kluczy (S1, S2, S3), przy czym dla tranzystorów PMOS pierwszy klucz (S1) jest tranzystorem NMOS a drugi i trzeci klucze (S2, S3) są kluczami PMOS zaś dla tranzystorów NMOS pierwszy klucz (S1) jest tranzystorem PMOS a drugi i trzeci klucze (S2, S3) są kluczami NMOS, przy czym bramki pierwszego i trzeciego kluczy (S1, S3) są dołączone bezpośrednio do zacisku wejściowego (3) zaś bramka drugiego klucza (S2) jest dołączona do zacisku wejściowego (3) poprzez inwerter (6).. 4. Źródło według zastrz. 1, znamienne tym, że pierwszy klucz (S1) jest tranzystorem NMOS z efektem zagęszczenia zaś drugi i trzeci klucze (S2, S3) są kluczami PMOS bez efektu zagęszczania. 5. Źródło prądowe zbudowane z tranzystora źródła prądowego i tranzystora kaskody oraz z tranzystora wzmacniacza i wewnętrznego źródła prądowego połączonych szeregowo i zasilanych napięciem zasilającym względem masy, przy czym gdy tranzystory są tranzystorami PMOS obciążenie źródła prądowego jest włączone między dren tranzystora kaskody a masę, zaś gdy tranzystory są tranzystorami NMOS obciążenia źródła prądowego jest włączone między dren tranzystora kaskody a napięcie zasilające, znamienne tym, że równolegle do pierwszego tranzystora (T2a) kaskody jest włączony drugi tranzystor (T2b) kaskody, do którego drenu jest dołączone drugie obciążenie (L2), przy czym bramka pierwszego z tranzystorów (T2a, T2b) kaskody jest połączona poprzez czwarty klucz (S4) z napięciem zasilającym (Vdd) dla tranzystorów PMOS bądź z masą (m) dla tranzystorów NMOS zaś bramka drugiego z tranzystorów (T2b, T2a) jest połączona poprzez piąty klucz (S5) z drenem tranzystora (T3) wzmacniacza. 6. Źródło według zastrz. 5, znamienne tym, że drugie obciążenie (L2) stanowi zwarcie. * * * Przedmiotem wynalazku jest źródło prądowe przeznaczone do wytwarzania szerokiego zakresu prądów wyjściowych o dużej stałości. Źródła takie są stosowane we wzmacniaczach operacyjnych, wzmacniaczach o dużej stromości narastania sygnału oraz w elementach z komutacją prądów do modulatorów sigma-delta, przetworników A/C itp.
183 356 3 Źródło prądowe zbudowane z tranzystora źródła prądowego i tranzystora kaskody oraz z tranzystora wzmacniacza i wewnętrznego źródła prądowego połączonych szeregowo i zasilanych napięciem zasilającym względem masy, w którym obciążenie jest dołączone do drenu tranzystora kaskody jest znane z artykułu A High-Swing, High-Impedance MOS Cascode Circuit (Układ kaskodowy MOS o dużej wartości międzyszczytowej sygnału, i dużej impedancji), opublikowanego IEEE J. Solid State Circuits, wol. 25, nr 1, str. 289-297, luty 1990, autorstwa E. Säckingera i W. Guggenbühla. Opisane źródło prądowe jest regulowanym źródłem prądowym o wysokiej stałości, z kaskodą MOS. Źródło prądowe o wysokiej stałości zasila zwykle pewne obciążenie. Dla osiągnięcia szybkiego włączania i/lub wyłączania obciążenia prąd dostarczany ze źródła prądowego o dużej stałości, można za pomocą klucza albo doprowadzić do obciążenia, albo odprowadzać do masy co jest opisane w książce autorów U. Tietze i Ch. Schenk, pt. Halbleiterschaltungstechnik (Technika układów półprzewodnikowych), Springer Verlag, wyd. 10, na str. 759). Stabilne źródło prądowe zatem znajduje się zawsze w stanie roboczym. Powoduje to ciągły pobór mocy strat. Przy przełączaniu skokowo zmienia się również potencjał wyjścia źródła prądowego, od potencjału masy do wartości potencjału zależnej od obciążenia. Powoduje to niepożądane impulsy prądowe przy włączaniu i wyłączaniu, ponieważ przy skokowej zmianie potencjału występują przesunięcia ładunków pojemności pasożytniczych. Istota źródła prądowego według wynalazku, zbudowanego z tranzystora źródła prądowego i tranzystora kaskody oraz z tranzystora wzmacniacza i wewnętrznego źródła prądowego połączonych szeregowo i zasilanych napięciem zasilającym względem masy, przy czym gdy tranzystory są tranzystorami PMOS obciążenie źródła prądowego jest włączone między dren tranzystora kaskody a masę zaś gdy tranzystory są tranzystorami NMOS obciążenie źródła prądowego jest włączone między dren tranzystora kaskody a napięcie zasilające, jest to, że bramka tranzystora kaskody jest połączona poprzez pierwszy klucz z drenem tranzystora wzmacniacza, bramka tranzystora wzmacniacza jest połączona poprzez drugi klucz z drenem tranzystora źródła prądowego zaś bramka tranzystora kaskody jest połączona poprzez trzeci klucz z napięciem zasilającym dla tranzystorów PMOS, bądź z masą dla tranzystorów NMOS, przy czym w stanie włączenia źródła prądowego pierwszy i drugi klucze są zwarte a trzeci klucz jest rozwarty zaś w stanie wyłączenia źródła prądowego pierwszy i drugi klucze są rozwarte a trzeci klucz jest zwarty. Korzystnie przy włączaniu najpierw jest rozwierany trzeci klucz a następnie są zwierane pierwszy i drugi klucze zaś przy wyłączaniu najpierw jest zwierany trzeci klucz a następnie są rozwierane pierwszy i drugi klucze. Korzystne jest, gdy według wynalazku źródło prądowe zawiera zacisk wejściowy sterowania kluczy, przy czym dla tranzystorów PMOS pierwszy klucz jest tranzystorem NMOS a drugi i trzeci klucze są kluczami PMOS zaś dla tranzystorów NMOS pierwszy klucz jest tranzystorem PMOS a drugi i trzeci klucze są kluczami NMOS. Bramki pierwszego i trzeciego kluczy są dołączone bezpośrednio do zacisku wejściowego zaś bramka drugiego klucza jest dołączona do zacisku wejściowego poprzez inwerter. Korzystne jest także, gdy pierwszy klucz jest tranzystorem NMOS z efektem zagęszczenia zaś drugi i trzeci klucze są kluczami PMOS bez efektu zagęszczania. Istotą odmiany źródła prądowego, według wynalazku, zbudowanego z tranzystora źródła prądowego i tranzystora kaskody oraz z tranzystora wzmacniacza i wewnętrznego źródła prądowego połączonych szeregowo i zasilanych napięciem zasilającym względem masy, przy czym gdy tranzystory są tranzystorami PMOS obciążenie źródła prądowego jest włączone między dren tranzystora kaskody a masę zaś gdy tranzystory są tranzystorami NMOS obciążenie źródła prądowego jest włączone między dren tranzystora kaskody a napięcie zasilające, jest to, że równolegle do pierwszego tranzystora kaskody jest włączony drugi tranzystor kaskody, do którego drenu jest dołączone drugie obciążenie, przy czym bramka pierwszego z tranzystorów kaskody jest połączona poprzez czwarty klucz z napięciem zasilającym dla tranzystorów PMOS bądź
4 183 356 z masą dla tranzystorów NMOS zaś bramka drugiego z tranzystorów jest połączona poprzez piąty klucz z drenem tranzystora wzmacniacza. Korzystnie drugie obciążenie stanowi zwarcie. Rozwiązanie według wynalazku pozwoliło na opracowanie wysokostabilnego źródła prądowego o dobrych właściwościach komutacyjnych. Ponadto pozwala utrzymać na możliwie niskim poziomie moc strat przy wysokostabilnego źródła prądowego zaprojektowanego dla stosunkowo dużych prądów. Wynalazek objaśniono poniżej w przykładach wykonania przedstawionych na rysunku, na którym fig. 1 przedstawia włączane i wyłączane wysokostabilne źródło prądowe zrealizowane z wykorzystaniem tranzystorów PMOS, fig. 2 - wykres czasowy obrazujący proces komutacji, fig. 3 - układ połączeń do beznakładkowego uruchamiania dwóch kluczy, fig. 4 - wysokostabilne źródło prądowe z kluczami w postaci tranzystorów MOS, a fig. 5 - przełączalne wysokostabilne źródło prądowe. Figura 1 przedstawia źródło prądowe 1, zbudowane z tranzystora T l źródła prądowego, tranzystora T2 kaskody pracującego w charakterze wtórnika, tranzystora T3 wzmacniacza, wewnętrznego źródła prądowe 2 i trzech kluczy S1, S2 i S3. Tranzystory T1, T2 i T3 są tranzystorami PMOS. Źródło prądowe 1 zasilane jest napięciem roboczym Vdd względem masy m. Tranzystory T 1 i T2 oraz dołączane obciążenie L połączone są szeregowo. Źródło tranzystora T1 jest połączone z napięciem roboczym Vdd, dren tranzystora T l połączony jest ze źródłem tranzystora T2. Obciążenie L umieszczone jest między drenem tranzystora T2 a masą m. Tranzystor T3 i wewnętrzne źródło prądowe 2 włączone są również szeregowo między napięcie robocze Vdd a masę m, przy czym źródło tranzystora T3 połączone jest z napięciem roboczym Vdd. Do bramki tranzystora T1 przyłożone jest pewne stałe napięcie. Bramka tranzystora T2 z jednej strony może być dołączona za pośrednictwem klucza S3 do napięcia roboczego Vdd, a z drugiej za pośrednictwem klucza S1 do drenu tranzystora T3. Za pośrednictwem klucza S2 dren tranzystora T 1 może być łączony z bramką tranzystora T3. W stanie włączenia źródła prądowego 1 klucza S1 i S2 są zwarte, a klucz S3 jest rozwarty. W tym stanie tranzystor T3 wzmacniacza, tranzystor T2 kaskody i wewnętrzne źródło prądowe 2 stanowią pętlę ujemnego sprzężenia zwrotnego, zapewniającą regulację potencjału na drenie tranzystora T1 źródła prądowego na pewną, możliwie stałą, określoną wartość. Obciążenie L zasilane jest prądem Ip. W stanie wyłączenia źródła prądowego 1 klucza S1 i S2 są rozwarte, a klucz S3 jest zwarty. Pojemność bramka-źródło tranzystora T2 przy zwarciu klucza S3 bardzo szybko się rozładowuje, tak że tranzystor ten natychamiast się zatyka. Do obciążenia L prąd nie dopływa. Klucze S1 i S3 służą do włączania i wyłączania źródła prądowego 1, natomiast klucz S2 skraca opóźnienia włączania i wyłączania. Przy wyłączaniu źródła prądowego 1 dokonuje się najpierw rozwarcia kluczy S1 i S2, wskutek czego następuje przerwanie pętli sprzężenia zwrotnego. Z pewnym opóźnieniem następnie zostaje zwarty klucz S3. Przy włączaniu źródła prądowego 1 następuje, w odwrotnej kolejności, najpierw rozwarcie klucza S3 a następnie z opóźnieniem zwarcie kluczy S1 i S2. Tranzystor T3 przewodzi również w stanie wyłączenia źródła prądowego 1, tak że w dalszym ciągu możliwy jest przepływ prądu I0 dostarczanego z wewnętrznego źródła prądowego 2. Bez klucza S2, to znaczy przy bezpośrednim połączeniu między drenem tranzystora T1 a bramką tranzystora T3, bramka tranzystora T3 rozładowywałaby się przez tranzystor T l, tak że tranzystor T3 mógłby się zatykać i niemożliwy byłby przepływ prądu I0. Dzięki beznakładkowemu przełączaniu zapewnia się, że nie zachodzi krótkotrwałe łączenie drenu tranzystora T3 za pośrednictwem kluczy S1 i S3 z napięciem roboczym Vdd. Ponieważ przy tym punkt pracy tranzystora T3 podczas przełączania zmienia się nieznacznie i prąd I0 płynie zawsze, to pętla ujemnego sprzężenia zwrotnego bardzo szybko stabilizuje potencjał drenu tranzystora T 1 źródła prądowego przy włączaniu wysokostabilnego źródła prądowego 1, tak że wyjątkowo krótkie i ograniczone w czasie są stany przejściowe i impulsy prądowe.
183 356 5 Przy otwieraniu klucza S2 wskutek iniekcji ładunku jego pojemności zwrotnej kanału na krótki czas powiększa się ładunek bramki tranzystora T3, który jednakże na powrót się wyrównuje w wyniku reaktywnego oddziaływania pojemności zwrotnej bramka - dren kanału tranzystora T3, ponieważ prąd I0 przez tranzystor T3 płynie zawsze. Zastosowanie dodatkowych elementów pojemnościowych dla zmniejszenia iniekcji ładunkowej do bramki tranzystora T3, na przykład w postaci tak zwanych tranzystorów pozornych, daje skrócenie czasu przejściowego. Przy zwieraniu klucza S1 przez pojemność zwrotną bramka - dren kanału w ciągu bardzo krótkiego czasu wynoszącego zwykle pojedyncze nanosekundy następuje iniekcja większego impulsu prądowego do wspólnego węzła drenu tranzystora T3 i wewnętrznego źródła prądowego 2, który jednak natychmiast zostaje w tym okresie czasu na powrót skompensowany przez wewnętrzne źródła prądowe 2. Również i w tym przypadku nie opłaca się zastosowanie tranzystorów pozornych do czysto pojemnościowej kompensacji impulsów prądowych, ponieważ nie powodują one skrócenia czasów reakcji i proces przejściowy już bez tranzystorów pozornych jest niewiele spowolniony. Źródło prądowe 1 można zrealizować w standardowej technologii przestrzennej CMOS (Standard CMOS - Bulk). Na fig. 1 przedstawiono źródło prądowe 1 zrealizowane z tranzystorami PMOS. Korzystne jest zastosowanie technologii z kanałem typu n, przy którym możliwe jest zwarcie źródło - struktura przestrzenna tranzystora T2 w oddzielnym kanale n, dzięki czemu powiększa się zakres sterowania w kierunku dodatnim we wspomnianym powyżej artykule autorów E Sackingera i W. Guggenbtihla ujawniono zastosowanie źródła prądowego 1, jednakże bez kluczy S1, S2 i S3, w wykonaniu z tranzystorami NMOS. Takie źródło prądowe 1 można zaprojektować dla prądu Ip, który może wynosić na przykład 10 mikroamperów lub nawet jeden miliamper. W przypadku źródła prądowego 1 zaprojektowanego dla stosunkowo dużych prądów, w którym prąd Ip jest znacznie większy, niż prąd I0 lub inne prądy wewnętrzne, znaczenie zmniejsza się moc strat wyłączania. Figura 2 przedstawia położenie kluczy S1, S2, S3 i wyidealizowany przebieg prądu Ip w funkcji czasu t, przy czym źródło prądowe 1 w momencie czasowym t1 zostaje wyłączone, a w momencie czasowym t2 zostaje ponownie włączone. Klucze S1, S2, S3 są elementami przełącznikowymi o wypadkowym czasie przełączania τ. Stanowi włączenia kluczy S1, S2, S3 na fig. 2 przyporządkowano poziom H, a stanowi wyłączenia poziom L. Wysterowanie kluczy S1, S2, S3 zapewniające beznakładkowe przełączanie odbywa się na przykład za pomocą układu przedstawionego na figurze 3. Układ ma wejście sterujące 3, wyjście 4 do sterowania kluczy S1 i S2 oraz wyjście 5 do sterowania klucza S3. Ten układ z dwiema bramkami NOR i jednym inwerterem stosowany jest często w układach z przełączanymi pojemnościami. Dodatkowy inwerter między wyjścia bramek NOR i wyjściami 4 i 5 umożliwia zwiększenie długości czasu nienakładania się działania kluczy. Figura 4 przedstawia przykład wykonania specjalnego źródła prądowego 1, w którym w charakterze kluczy S1, S2, S3 wykorzystane są tranzystory MOS. Źródło prądowe 1 ma wejście 3, za pośrednictwem którego sterowane są klucze S1, S2, S3. Klucz S1 jest tranzystorem NMOS z efektem zagęszczania, klucze S2 i S3 są kluczami PMOS bez efektu zagęszczania. Klucz S2 ma zatem własny kanał typu n lub też jest scalony z kanałem typu n tranzystora T2. Bramki kluczy S1 i S3 połączone są bezpośrednio z wejściem 3, bramka klucza S2 połączona jest z wejściem 3 przez inwerter 6. Jeżeli na wejściu 3 występuje potencjał logiczny wysoki, na przykład potencjał napięcia roboczego Vdd, to źródło prądowe 1 jest włączone, doprowadza do wejścia 3 niski potencjał logiczny, na przykład potencjał masy m, a zatem źródło prądowe 1 jest wyłączone. Każdy z docierających do wejścia 3 impulsów o polaryzacji dodatniej włącza zatem zboczem dodatnim źródło prądowe 1 a zboczem ujemnym je na powrót wyłącza. Przy włączaniu działanie źródła prądowego 1 jest następujące: na początku bramka tranzystora T2 ma potencjał napięcia roboczego Vdd, tak że służący za klucz S1 tranzystor NMOS jest zatkany. Kiedy napięcie na wejściu 3 osiąga napięcie progowe klucza S3, zatyka klucz S3, tak że napięcie na bramkę tranzystora T2 i na źródle klucza S1 obniża się i na koniec klucz SI zaczyna
6 183 356 przewodzić, to znaczy zwiera się. Klucz S1 zawsze zatem włącza się dopiero, kiedy klucz S3 jest już wyłączony. Klucz S2 zamyka się, o bardzo niewielką wartość opóźnienia bramki, przed kluczem S1, ponieważ klucz S2 działa bez efektu zagęszczania. Przy występowaniu efektu zagęszczania klucza S2 czas ustalania się prądu Ip byłby większy. Wewnętrzne źródło prądowe 2 zawiera tranzystor NMOS T4, który z dodatkowym tranzystorem NMOS T5 stanowi wtórnik prądowy. Stałe napięcie na bramce tranzystora T l otrzymuje się za pomocą tranzystora PMOS T6. Tranzystor T5 i tranzystor T6 ze swojej strony zasilane są następnymi źródłami prądowymi 7, bądź 8 o prądach IT5 bądź IT6. Źródło prądowe 7 jest na przykład tranzystorem PMOS, którego bramka połączona jest z bramką tranzystora T6. Na czas ustalania się źródła prądowego 1 wpływa przede wszystkim prąd IT6 i ograniczonym wymiarze prąd IT5. Wybiera się je zatem wystarczająco duże, aby utrzymać możliwie krótkie czasy ustalania się. Obciążeniem L jest na przykład kondensator, który pozostaje naładowany, kiedy na wejściu 3 występuje impuls. Długości impulsów dla zadanej ich liczby umożliwiają proste i dokładne sumowanie ich i później odczytywanie za pomocą odpowiednio rozszerzonego układu połączeń. Figura 5 przedstawia dodatkowe źródło prądowe 9 z tranzystorami PMOS, w którym prąd Ip płynący do obciążenia L nie jest wyłączany, lecz kierowany inną drogą. Źródło prądowe 9 zawiera z kolei tranzystor T 1 źródła prądowego i pętlę ujemnego sprzężenia zwrotnego, utworzoną przez jeden z dwóch połączonych równolegle tranzystorów T2a i T2b kaskody, tranzystor T3 wzmacniacza i wewnętrzne źródło prądowe 2. Za pomocą czwartego klucza S4 albo bramka pierwszego tranzystora T2a kaskody, albo bramka drugiego tranzystora kaskody T2b dołączona jest do napięcia roboczego Vdd. Za pomocą piątego klucza S5 bramka drugiego tranzystora T2b bądź T2a kaskody połączona jest z drenem tranzystora T3. Klucze S4 i S5 przełączane są równocześnie. Między dren pierwszego tranzystora T2a kaskody a masę m włączone jest jedno obciążenie L1, a miedzy dren drugiego tranzystora T2b kaskody a masę m włączone jest drugie obciążenie L2. Dren pierwszego tranzystora kaskody T2a lub dren drugiego tranzystora kaskody T2b może być również bezpośrednio połączony z masą m. Dostarczany przez źródło prądowe 9 stabilny prąd zasila przy tym albo obciążenie L 1 jako prąd Ipa albo obciążenie L2 jako prąd I pb. Potencjał na drenie tranzystora T l źródła prądowego jest zatem regulowany na stałą wartość. Potencjał na drenie tranzystora T 1 źródła prądowego może na krótki czas zmieniać się podczas procesu przełączania obu kluczy S4 i S5, ponieważ różne obciążenia L1 i L2 z reguły powodują różne napięcie na drenach tranzystorów T2a i T2b kaskody, co z kolei powoduje doładowanie pojemności dren - struktura przestrzenna (drain-bulk) tranzystora T1 źródła prądowego. Prądy Ipa i Ipb zawierają zatem impulsy włączania i wyłączania, które jednakże są słabsze, niż przy przełączaniu konwencjonalnym, gdzie zamiast tranzystorów T2a i T2b występuje tylko tranzystor T2 i gdzie klucz łączy dren tranzystora T2 albo z obciążeniem L1 albo z obciążeniem L2. Czasy ustalania się prądów I a i Ip5 są porównywalne z czasem ustalania się prądu Ip źródła prądowego 1 (fig. 1). Źródło prądowe 9 możliwe jest do zrealizowania w podobny sposób również z tranzystorami NMOS. Ze źródłami prądowymi 1 i 9 przy realizowaniu ich w technologii CMOS-Bulk można osiągnąć czasy ustalania się o wartości w przybliżeniu 50 nanosekund. Przy tym przełączane prądy Ipa bądź Ipb wykazują występowanie impulsów prądowych przy włączaniu i wyłączaniu rzędu wartości nominalnych prądów.
183 356 Fig. 4 Fig. 5
183 356 Fig. 2 Fig. 3 Departament Wydawnictw UP RP. Nakład 50 egz. Cena 2,00 zł.