PROJEKTOWANIE SYSTEMÓW KOMPUTEROWYCH

Transkrypt

1 PROJEKTOWANIE SYSTEMÓW KOMPUTEROWYCH WYKŁAD NR 4 PAMIĘCI RAM I ROM dr Artur Woike

2 Podstawowe rodzaje pamięci komputerowych

3 Pamięć ROM Pamięć ROM (Read-Only Memory) jest pamięcią typu nieulotnego często stosowaną w urządzeniach elektronicznych. Zazwyczaj jest stosowana do przechowywania oprogramowania układowego (firmware). Jest to pamięć o niemożliwym lub utrudnionym zapisie. Zapis może wymagać wykorzystania programatora i jest stosunkowo wolny. Czasami płyty główne zawierają więcej niż jedną kość pamięci ROM.

4 Typy pamięci ROM: MROM (Mask-Programmable ROM) pamięć programowalna w procesie produkcji. PROM (Programmable ROM) programowalna pamięć jednokrotnego zapisu: Programowanie odbywa się w programatorach poprzez ingerencję w strukturę fizyczną kości pamięci (przepalanie połaczeń). EPROM (Erasable Programmable ROM) kasowalna pamięć programowalna Programowanie oraz kasowanie odbywa się w programatorach; Programowanie wymaga zastosowania wyższego napięcia; Kasowanie wymaga naświetlania ultrafioletem lub promieniami Roentgena.

5 EEPROM (Electrically Erasable Programmable ROM) programowalna pamięć kasowalna elektrycznie: Pierwsze układy zbudowane w 1977 r. Programowanie i kasowanie nie wymaga programatora. Kasowanie jest znacznie wolniejsze niż odczyt.

6 Pamięć CMOS-RAM CMOS-RAM jest pamięcią nieulotna o swobodnym dostępie. Cechuje się długim czasem dostępu i bardzo małym poborem prądu. Nie wymaga odświeżania, ale wymaga stałego podtrzymywania zasilania. W komputerach IBM PC pamięć CMOS-RAM przechowuje informacje o konfiguracji sprzętowej, datę i czas rzeczywisty.

7 Zazwyczaj przez pamięć CMOS rozumie się komórki pamięci wraz z całym zestawem układów wspomagających: Zegar czasu rzeczywistego; Rejestry sterujące; Porty adresowy i danych. Najczęściej zasilanie pamięci CMOS w komputerach jest podtrzymywane za pomocą baterii litowej typ CR2032.

8 W normalnych warunkach modyfikacja zawartości pamięci CMOS jest dokonywana poprzez program konfiguracyjny BIOS u lub UEFI. Możliwy jest swobodny dostęp do pamięci CMOS (odczyt i zapis). Obecnie pamięci CMOS najczęściej są integrowane z mostkiem południowym, a gniazdo baterii litowej CR2032 jest wbudowywane na płycie głównej.

9 Pamięć RAM Pamięć o dostępie swobodnym (Random-Access Memory, RAM) jest podstawowym rodzajem cyfrowej pamięci komputerowej. Pamięć RAM przechowuje aktualnie wykonywane programy, dane i wyniki. Rodzaje pamięci RAM: Pamięci statyczne (Static Random-Access Memory, SRAM). Pamięci dynamiczne (Dynamic Random-Access Memory, DRAM).

10 Cechy pamięci SRAM: Nie wymagają odświeżania; Szybsze od pamięci dynamicznych; Dużo droższe od pamięci dynamicznych; Pojedyncza komórka pamięci jest zbudowane w oparciu o układ 6 tranzystorów; Stosowane w układach pamięci podręcznej procesorów.

11 Cechy pamięci DRAM: Wymagają częstego odświeżania; Wolniejsze od pamięci statycznych; Znacznie tańsze od pamięci statycznych; Pojedyncza komórka pamięci DRAM jest zbudowana z 1 tranzystora i 1 kondensatora; Wykorzystywane jako pamięci operacyjne komputerów.

12 Rozwój pamięci DRAM

13 Pamięci PM Tryb konwencjonalny (Page Mode, PM) jest najstarszym rodzajem pamięci dynamicznej. W każdym cyklu zachodzi oddzielne adresowanie wiersza i kolumny za pomocą sygnałów sterujących. Wykorzystuje trzy linie sterujące: RAS (Row Address Select); CAS (Column Address Select); WE (Write Enable).

14 Cykl odczytu pamięci PM Cykl zapisu pamięci PM różni się jedynie poziomem sygnału na linii sterującej WE.

15 Pamięci FPM Pamięć FPM (Fast Page Mode) realizuje dostęp do pamięci operacyjnej komputera w pakietach. Adres wiersza jest przekazywany do układu pamięci raz na cztery cykle odczytu/zapisu. Przy taktowaniu 66 MHz długość trwania kolejnych cykli odczytu wynosi Niski poziom sygnału na linii sterującej RAS jest utrzymywany aż do zakończenia odczytu całego pakietu.

16 Cykl zapisu pamięci FPM Cykl odczytu pamięci FPM różni się jedynie poziomem sygnału na linii sterującej WE.

17 Pamięci EDO Pamięć EDO (Extended Data Out) realizuje dostęp do pamięci operacyjnej komputera podobnie jak w przypadku pamięci FPM. Następny cykl dostępu do pamięci może się rozpocząć przed zakończeniem aktualnego. W optymalnych warunkach długość trwania kolejnych cykli odczytu wynosi Dane są utrzymywane na wyjściu przez nieco dłuższy czas.

18 Cykl odczytu pamięci EDO Cykl zapisu pamięci EDO nie różni się od cyklu zapisu pamięci FPM.

19 Pamięci BEDO Pamięć BEDO (Burst EDO) realizuje dostęp do pamięci operacyjnej komputera strumieniowo. Pakiet składa się z 4 kolejnych komórek pamięci. Do układu pamięci przekazywany jest tylko adres pierwszej komórki. Pozostałe trzy adresy są generowane wewnątrz układu. W optymalnych warunkach długość trwania kolejnych cykli odczytu wynosi

20 Cykl odczytu pamięci BEDO

21 Odczyt dla PM, FPM, EDO i BEDO

22 Pamięć SDRAM Pamięci SDRAM (Synchronous DRAM) różnią się od innych pamięci DRAM sposobem sterowania oraz techniką dostępu. Wszystkie sygnały sterujące są synchronizowane za pomocą pojedynczego przebiegu zegarowego. Dostęp do pamięci jest możliwy zarówno dla pojedynczych cykli jak i pakietów (2, 4, 8 lub całego wiersza kolejnych lokalizacji). Do układu pamięci przekazywany jest tylko adres początkowy.

23 Pamięć synchroniczna musi zostać wstępnie zaprogramowana do pracy (zazwyczaj przez BIOS). W fazie programowania ustalany jest typ pakietu oraz wymiar opóźnienia (CAS Latency, CL). Zazwyczaj układy pamięci SDRAM są podzielone na niezależne bloki (zazwyczaj 2 lub 4) nazywane bankami. Odświeżanie jest realizowane wewnątrz układu SDRAM. W optymalnych warunkach długość trwania kolejnych cykli odczytu jest porównywalna z pamięciami BEDO. Wzrost wydajności następuje po zastosowaniu wyższych częstotliwości taktowania układu SDRAM.

24 Wprowadzono dodatkowe linie sterujące: CLK (Clock) sygnał synchronizujący dla wszystkich pozostałych sygnałów sterujących; CS (Chip Select) decyduje o aktywacji danego układu; BS (Bank Select) wybór aktywnego banku. Zasady dostępu do pamięci SDRAM: Adres wiersza ustala się w momencie aktywacji banku. Adres kolumny ustala się po czasie trcd od ustalenia adresu wiersza. Odczyt pierwszej porcji danych z pakietu następuje po czasie CL od ustalenia adresu kolumny. Zapis pierwszej porcji danych z pakietu następuje bez opóźnienia. Podanie adresu nowego wiersza musi być poprzedzone deaktywacją aktualnego banku.

25 Cykl odczytu pamięci SDRAM

26 Pamięci RDRAM Standard RDRAM (Direct Rambus DRAM) został opracowany i opatentowany przez firmę Rambus. Konstrukcja kości pamięci RDRAM jest podobna do kości SDRAM. Pojedynczy bank ma szynę adresową o szerokości 16 bitów (poprzez równoległe połączenia banków powstaje wewnętrzna magistrala danych o szerokości 128 bitów o taktowaniu 100 MHz). Zewnętrzna magistrala danych ma szerokość 16 bitów i taktowanie 800 MHz (dla pamięci SDRAM są to 64 bity).

27 Magistrala pamięci RDRAM ma postać kanału. Początkiem każdego kanału jest kontroler Rambus. Koniec każdego kanału jest zamknięty specjalnym terminatorem. Układy otoczenia procesora mogły obsługiwać więcej niż jeden kanał pamięci RDRAM. Moduły pamięci RDRAM muszą być wyposażone w radiatory.

28

29 Procesory Intel Pentium 4 były zaprojektowane do współpracy z pamięciami RDRAM: Magistrala Quad Pumped FSB o taktowaniu 100 MHz osiąga przepustowość 3,2 GB/s. Pamięci SDRAM PC133 osiągały przepustowość 1,1 GB/s. Pojedynczy kanał pamięci RDRAM PC800 osiąga przepustowość 1,6 GB/s. Dwa kanały pamięci RDRAM PC-800 dokładnie pokrywały zapotrzebowanie pierwszych procesorów Pentium 4. Późniejsze pamięci DDR SDRAM PC1600 również osiągały przepustowość 1,6 GB/s. Wprowadzona później dwukanałowa obsługa pamięci DDR SDRAM pokrywała zapotrzebowanie procesorów Pentium 4. Intel wspierał pamięci standardu RDRAM od 1996 do 2003 r.

30 Pamięci DDR SDRAM Standard pamięci DDR (Double Data Rate) SDRAM został oficjalnie zaprezentowany w 2000 r. Pamięci DDR przekazują dwa słowa danych w jednym cyklu zegara taktującego. Standard DDR SDRAM jest otwarty. Wprowadzono dodatkowe sygnały sterujące: Sygnał CLK jest przesyłany w formie dwóch przecinających się sygnałów. DQS dwukierunkowy sygnał sterujący utrzymywaniem danych na magistrali danych DQ.

31 Cykl odczytu/zapisu pamięci DDR SDRAM

32 Dwukanałowe systemy pamięci Początkowo niektóre układy otoczenia procesora miały zaimplementowaną obsługę dwóch kanałów pamięci RDRAM. W przypadku pamięci DDR SDRAM z połączenia dwóch 64 bitowych kanałów powstaje magistrala pamięci o szerokości 128 bitów. Dwukanałowe systemy pamięci DDR całkowicie wyparły z rynku komputerów osobistych forsowane przez firmę Intel pamięci RDRAM. Obecnie standardowo stosuje się dwa kanały.

33 Pamięci DDR2 SDRAM Pamięci DDR2 SDRAM przesyłają w czasie jednego cyklu zegara taktującego cztery słowa danych. Częstotliwość taktowania interfejsu jest dwa razy większa od wewnętrznej częstotliwości taktowania. Cykle robocze pamięci (np. CL) ulegają wydłużeniu. Znaczący przyrost wydajności następuje w momencie kiedy wewnętrzna częstotliwość taktowania pamięci DDR2 osiąga częstotliwość 200 MHz. Mniejsze częstotliwości taktowania wewnętrznego umożliwiają obniżenie napięcia zasilania.

34 Pamięci DDR3 SDRAM Pamięci DDR3 SDRAM przesyłają w czasie jednego cyklu zegara taktującego osiem słów danych. Układy DDR3 są stosowane w platformach Intela i AMD odpowiednio od 2007 i 2009 r. Częstotliwość taktowania interfejsu jest cztery razy większa od wewnętrznej częstotliwości taktowania. Standard DDR3L o maksymalnym dopuszczalnym napięciu zasilania 1,35 V (standardowo 1,5 V) został zaprezentowany w 2010 r. GDDR5 jest odmianą pamięci DDR3 przeznaczoną dla kart graficznych.

35 Pamięci DDR4 SDRAM Pamięci DDR4 SDRAM w dalszym ciągu przesyłają w czasie jednego cyklu zegara taktującego osiem słów danych. Układy DDR4 są stosowane w komputerach osobistych od 2014 r (platforma Intel Haswell-E). W układach DDR4 stosuje się wyższe częstotliwości taktowania wewnętrznego oraz interfejsu. Standardowe napięcie zasilające obniżono do 1,2 V. Przewiduje się, że pierwsze moduły pamięci DDR5 pojawią się w 2020 r.

36 Budowa i podstawowe parametry DDR SDRAM

37 Rodzaje modułów pamięci DRAM Moduły pamięci DRAM są produkowane w formie płytek PCB wyposażonych w złącze krawędziowe. W zależności od rodzaju złącza krawędziowego mamy następujące typy modułów: SIMM (Single Inline Memory Module) wyposażone w jednostronne złącze; DIMM (Dual Inline Memory Module) wyposażone w dwustronne złącze. Pamięci DDR SDRAM korzystają z 64 bitowych modułów DIMM.

38 Moduły DIMM i SO-DIMM Moduł DIMM jest płytką PCB wyposażoną w złącze krawędziowe dwustronne. Moduły DIMM posiadają zamontowane kości pamięci DRAM (z jednej lub dwóch stron). Różne moduły DIMM nie są ze sobą kompatybilne. Mogą się różnić np. wymiarami, liczbą styków i ich wyprowadzeniem, napięciem zasilającym oraz położeniem wcięć w złączu krawędziowym. Moduły DIMM są wyposażone w niewielką pamięć stałą SPD (Serial Presence Detect) przechowującą informacje niezbędne do inicjalizacji i konfiguracji modułu.

39

40

41 W komputerach przenośnych zazwyczaj stosuje się moduły SO-DIMM (Small Outline Dual Inline Memory Module).

42

43 Moduły buforowane i niebuforowane Moduły DIMM mogą występować w dwóch wersjach: Buforowane (Registered, Buffered); Niebuforowane (Unregistered, Unbuffered). Większość produkowanych obecnie modułów DIMM pamięci DDR3 i DDR4 jest niebuforowanych. Moduły buforowane posiadają dodatkowy rejestr (bufor) wbudowany pomiędzy kontrolerem pamięci i modułem.

44 Bufor wprowadza dodatkowe niewielkie opóźnienie w dostępie do pamięci, ale jednocześnie zmniejsza obciążenie elektryczne kontrolera pamięci. Pamięci buforowane pozwalają na stabilną pracę większej ilości modułów. Do obsługi buforowanych modułów wymagana jest odpowiednia płyta główna. Moduły buforowane zazwyczaj wykorzystuje się w serwerach i stacjach roboczych. Moduły buforowane są na ogół droższe od swoich odpowiedników niebuforowanych.

45 Moduły z korekcją błędów Moduły pamięci DIMM mogą być wyposażone w mechanizmy wykrywania i korekcji błędów. Pierwotnie stosowano technikę kontroli parzystości: Do danych dołącza się informację o parzystości bądź nieparzystości ilości logicznych 1. Zapewnia wykrycie jedynie nieparzystej ilości błędów. W przypadku wystąpienia błędu brak możliwości korekcji. Sprzętowa realizacja kontroli parzystości podwyższa cenę układu pamięci oraz pogarsza jego współczynnik niezawodności.

46 Obecnie stosuje się sumę kontrolną ECC (Error Correction Code): Moduły z ECC mają wyższą cenę i nieznacznie mniejszą wydajność od zwykłych modułów. ECC posiada już pewne możliwości w zakresie korekcji błędów. 64 bitowy moduł DIMM potrzebuje dodatkowe 8 bitów do implementacji sumy ECC (tak samo jak dla kontroli parzystości). 1 kontrolny bajt ECC odpowiada pełnym 8 bajtom danych. Przy odczycie konieczne jest obliczenie sumy ECC. Zapis odbywa się w pełnych pakietach 8 bajtowych. W przypadku próby zapisu niepełnego pakietu najpierw musi wystąpić odczyt, później modyfikacja i obliczenie nowej sumy ECC, a dopiero w trzeciej kolejności zapis.

47 Do obsługi pamięci z ECC wymagana jest odpowiednia płyta główna. Podobnie jak pamięci buforowane pamięci z korekcją błędów ECC zazwyczaj mają zastosowanie w serwerach i stacjach roboczych.

48 Odświeżanie modułów DRAM Wszystkie komórki pamięci DRAM muszą być regularnie odświeżane. Odświeżenie całego wiersza sprowadza się do jego zaadresowania (odpowiedniego pobudzenia linii RAS). Kolejność odświeżania wierszy jest obojętna. Każdy wiersz musi zostać odświeżony przynajmniej raz w każdym cyklu odświeżania (Refresh Time).

49 Obecnie najczęściej stosuje się tryb odświeżania CBR (CAS before RAS): Adresy aktualnie odświeżanych wierszy są generowane przez układ pamięci, a nie przez kontroler. Wejście do trybu CBR następuje po wykryciu odwrotnej sekwencji CAS-RAS sygnałów sterujących. W trybie CBR układ pamięci jest odłączony od magistrali danych. Kolejne sekwencje CBR odświeżają kolejne wiersze zgodnie ze stanem wewnętrznego licznika adresowego. Wewnętrzny licznik adresowy po osiągnięciu stanu równego ogólnej liczbie wierszy układu zeruje się.

50 Wybrane parametry pamięci DRAM Częstotliwość taktowania kontra maksymalna przepustowość pamięci typu DDR: Różne rodzaje pamięci DDR mogą osiągać taką samą maksymalną przepustowość przy różnych wewnętrznych częstotliwościach taktowania, np.: DDR2 PC2-8500, 533,33 MHz (266,67 MHz), 8533,33 MB/s; DDR3 PC3-8500, 533,33 MHz (133,33 MHz), 8533,33 MB/s; DDR3 PC , 1066,67 MHz (266,67 MHz), 17066,67 MB/s; DDR4 PC4-2133, 1066,67 MHz (266,67 MHz), 17066,67 MB/s. Dla przeciętnego użytkownika ważniejszym parametrem jest maksymalna przepustowość.

51 Podstawowe parametry pracy modułu pamięci DRAM są podawane w cyklach zegara taktującego. CL (CAS Latency, Column Address Strobe Latency): Odstęp pomiędzy otrzymaniem adresu kolumny pamięci a rozpoczęciem otrzymywania danych z tej kolumny (przy założeniu wcześniejszej aktywacji wiersza pamięci). Przy założeniu wcześniejszej aktywacji wiersza pamięci odczyt pierwszych danych następuje po czasie CL. Przy ustalonej częstotliwości taktowania im niższa wartość CL tym szybszy dostęp do pamięci. trcd (Row Address to Column Address Delay): Odstęp pomiędzy aktywacją wiersza i aktywacją kolumny. Przy założeniu braku wcześniejszej aktywacji wiersza pamięci odczyt pierwszych danych następuje po czasie trcd+cl.

52 trp (Row Precharge Time): Odstęp pomiędzy poleceniem odświeżenia wiersza a aktywacją nowego wiersza. Przy założeniu wcześniejszej aktywacji niewłaściwego wiersza pamięci odczyt pierwszych danych następuje po czasie trp+trcd+cl. tras (Row Active Time): Odstęp pomiędzy aktywacją wiersza a poleceniem jego odświeżenia. CR (Command Rate): Odstęp pomiędzy poleceniami adresowaniem dwóch niekoniecznie różnych komórek pamięci. Zazwyczaj producenci podają parametry modułów pamięci DRAM w postaci ciągu CL-tRCD-tRP-tRAS.

53 Dodatkowe technologie implementowane w modułach pamięci

54 Profile EPP i XMP Niektóre moduły pamięci SDRAM są wyposażone w rozszerzone wersje układu SPD zawierające dodatkowe dostępne dla modułu konfiguracje. Standard Enhanced Performance Profiles (EPP) został opracowany przez firmy Nvidia i Corsair na potrzeby modułów pamięci DDR2 (później w wersji 2.0 również dla DDR3). Standard Extreme Memory Profile (XMP) został opracowany przez firmę Intel na potrzeby modułów pamięci DDR3.

55 Chłodzenie modułów pamięci Obecnie wiele modułów pamięci jest wyposażonych w rozbudowane pasywne układy chłodzenia.

56 Zestawy wielokanałowe Obecnie powszechnie wykorzystuje się co najmniej dwukanałowe kontrolery pamięci. Wielokanałowe kontrolery pamięci zazwyczaj osiągają maksymalną przepustowość w ściśle określonych warunkach: Wszystkie moduły pamięci są identyczne. Każdy kanał jest zapełniony modułami w takim samym stopniu. Producenci często oferują zestawy modułów złożone z dwóch, trzech lub czterech identycznych modułów pamięci.