Lecture 6. Pamięci RAM

Transkrypt

1 Lecture 6 Pamięci RAM

2 Świat zewnętrzny Przepływ danych w urządzeniach cyfrowych Dane wejściowe Sensory Porty komunikacyjne Dane wyjściowe Wyświetlacze Monitory Transmisja danych Magistrale Porty We/Wy Przetwarzanie danych Układy logiczne up, uc Pamięć lokalna (podręczna) Pamięć o dostępie swobodnym (DRAM, MRAM) Przechowywanied anych Nośniki: Pamięć masowa Magnetyczne (HDD) Optyczne (CD, DVD)

3 o Pamięci DRAM SRAM FLASH FRAM PFRAM OUM MRAM DRAM (Dynamic Random Access memory) SRAM (Static Random Access memory) FLASH (Static Random Access memory) FRAM (Ferroelectric Random Access Memory) PFRAM (Polymer Ferroelectric Random Access Memory) OUM (Ovonic Unified Memory) MRAM (Magnetoresistive Random Access Memory)

4 Kategorie pamięci pamięci oparte na architekturze matrycowej RAM ROM DANE ULOTNE DANE NIEULOTNE RE- PROGRAMOWALNE JEDNOKROTNIE PROGRAMOWALNE - SRAM - DRAM - FeRAM - MRAM - EPROM - EEPROM - FLASH - PROM

5 Pamięc SRAM Komórka pamięci Elementami pamięci SRAM są przerzutniki Cechy pamięci SRAM: duża szybkość pracy duży pobór mocy brak potrzeby odświeżania Typowe zastosowania pamieć podręczna

6 Pamięć SRAM In SRAM memory a form of flip-flop holds each bit of memory. A flip-flop for a memory cell takes six transistors, but never has to be refreshed. Static RAM is a type of RAM that holds its data without external refresh, for as long as power is supplied to the circuit. This makes static RAM significantly faster than dynamic RAM. In contrast, SRAMs have the following weaknesses, compared to DRAMs: Cost: SRAM is, byte for byte, several times more expensive than DRAM. Size: SRAMs take up much more space than DRAMs (which is part of why the cost is higher).

7 Pamięc DRAM Komórka pamięci Podstawowymi elementami pamięci DRAM są pojemności pasożytnicze Cechy pamięci DRAM: duża pojemność mały pobór mocy wymaga odświeżania dostęp ograniczony w momencie odświeżania Typowe zastosowania pamięć operacyjna Ewolucja pamięci DRAM: FPM, EDO,BEDO,SDRAM,SLDRAM,DRDRAM, DRAM,DDR,EDRAM

8 Pamięc DRAM The capacitor, when energized, holds an electrical charge if the bit contains a "1" or no charge if it contains a "0". The capacitor holds a charge for a short period of time refresh circuit is needed: to read the contents of every cell and refresh them with a fresh "charge" before the contents fade away and are lost.

9 Pamięc DRAM Rozwój modułów pamięci używanych w komputerach PC SIMM EDO SDRAM RDRAM (Rambus DRAM) DDR1 DDR2

10 Pamięc FLASH Rok 1988 Flash 256 kilobajtów NOR FLASH Rok 1989 NAND FLASH - TOSHIBA

11 Pamięc FLASH Floating gate technology To program the device, high voltage is generated on the control gate to accelerate the electrons (N-channel device) toward the source (see item 2 in figure). As a result, the electrons gain sufficient kinetic energy to penetrate the insulating layer and are trapped in the polysilicon material (see item 3).

12 Pamięc FLASH

13 Pamięc FLASH podanie odpowiednio wysokiego napięcia ( V) na bramkę sterującą oraz dren - zapis danych w komórce pamięci (wpisanie 0 )

14 Pamięc FLASH Zasada działania

15 Pamięc FLASH Der Flash-Speicher speichert seine Informationen auf dem Floating-Gate. Bei einem Löschzyklus durchtunneln die Elektronen die Oxidschicht. Dafür sind hohe Spannungen erforderlich. Dadurch wird bei jedem Löschvorgang die Oxidschicht, die das Floating- Gate umgibt ein klein wenig beschädigt (Degeneration).

16 Pamięc FLASH Przykłady pamięci

17 FRAM (Ferroelectric RAM) When an electric field is applied to a ferroelectric crystal, the central atom moves in the direction of the field. As the atom moves within the crystal, it passes through an energy barrier, causing a charge spike. Internal circuits sense the charge spike and set the memory. If the electric field is removed from the crystal, the central atom stays in position, preserving the state of the memory. Therefore, the FRAM memory needs no periodic refresh and when power fails, FRAM memory retains its data. It's fast, and doesn't wear out! Zasada działania komórki pamięci

18 FRAM (Ferroelectric RAM) Trwałość zapisów Każdej komórce pamięci odpowiada jeden tranzystor sterujący. Odczyt destruktywny ( atom pochłania dawkę energii) W pamięciach FRAM nośnikiem informacji są w nich kryształy specjalnie dobranej substancji - PZT (tlenki ołowiu, cyrkonu i tytanu - PbO, ZrO2, TiO2) lub SBT (tlenki strontu, bizmutu, tanatalu domieszkowane niobem SrBi2Ta2O9) zawierające wewnątrz siatki krystalicznej atomy o dwóch stabilnych pozycjach.

19 FRAM Układ warstwowy pamięci FRAM FRAM memory technology is compatible with industry standard CMOS manufacturing processes. The ferroelectric thin film is placed over CMOS base layers and sandwiched between two electrodes. Metal interconnect and passivation complete the process.

20 FRAM Macierz FRAM z logiką sterującą 2C/2T older architecture 1C/1T eliminated the need for an internal reference capacitor within every cell in the ferroelectric memory array (like a DRAM )

21 FRAM Macierz FRAM z logiką sterującą

22 FRAM Karta katalogowa pamięci FRAM 4Mbit firmy RAMTRON Powyższe zalety pamięci FRAM powodują wypieranie pamięci EEPROM (Electrically Erasable Programmable Read Only Memory)

23 FRAM RAM memory has several advantages over products that use floating gate storage technology such as EEPROM or Flash. The programming process for floating gate technology takes several milliseconds, which is an inordinately long time for highperformance applications. FRAM can write in billionths of a second, compared to millionths of a second with floating gate technologies. The programming process is also destructive to the insulating layer. As a result EEPROM and Flash devices have a limited write endurance of typically 100,000 to 1,000,000 writes compared to 1,000,000,000,000 or more for FRAM. Any finally, high voltages are required to program floating gate technologies whereas FRAM can operate with a relatively low 3-volt power supply.

24 PFRAM (Polymer Ferroelectric RAM) Łańcuch polimeru PFRAM Warstwowa budowa pamięci PFRAM Zapis odbywa się przez zmianę polaryzacji dipola po przyłożeniu napięcia do tworzących macierz adresową elektrod umieszczonych po obu stronach warstwy pamięciowej.

25 Cechy PFRAM Za adresowanie, zapis i odczyt odpowiada macierz elektrod (nie ma tranzystorów) Pamięć jest nieulotna Cała elektronika sterująca może być umieszczona poza elementami pamięciowymi, warstwy polimeru i elektrody można też nanieść na układ sterujący wykonany w technologii CMOS Pamięc o strukturze trójwymiarowej (możliwość nakładania jedna na drugą rozdzielonych cienkim izolatorem kolejnych warstw nośnika wraz z elektrodami) Wg twórców technologii, pamięć o wielkości karty kredytowej mogłaby pomieścić nawet TB Nośnik polimerowy odznacza się znakomitą trwałością i odpornością na temperatury od -40 do 110 stopni Celsjusza Niezwykle tania produkcja

26 Cechy PFRAM Operation Organo-fluoride polymer chains with dipole moment are polarized to high / low resistive state Cross point cell Multi layers of can be stacked atop standard CMOS Attributes Non-Volatile Very High Density High internal voltage Direct byte read and write ~ 50 usec Issues Destructive Read Limited read and write endurance Max Storage temperature < 130 o C

27 OUM (OUM - Ovonic Unified Memory) Technologia rozwijana głównie przez firmę INTEL Zasada działania zbliżona do sposobu zapisu na płytach CD/DVD Zmiana stanu z krystalicznego na amorficzny dokonywana jest przez doprowadzenie energii elektrycznej. Konkurencja dla pamięci Flash 10 trylionów cykli zapisów, czasy dostępu - dziesiątki nanosekund Niska cena

28 OUM Budowa komórki OUM Przejście fazowe w nośniku OUM Nośnikiem informacji jest stop (Ge, Sb, Te - german, antymon, tellur), kodowanie bitów polega na zmianie fazy punktów nośnika z krystalicznej (logiczna jedynka) na amorficzną (logiczne zero) i odwrotnie.

29 OUM Zmiana fazy podczas zapisu wymuszana jest przez podgrzanie impulsem prądu. O zapisanej wartości decyduje wysokość napięcia i czas trwania impulsu. Odczyt wartości odbywa się przez pomiar oporności Do sterowania komórkami pamięci służy macierz tranzystorów MOS (po jednym na komórkę), umieszczone w strukturze będącej podkładem nośnika. Czas zapisu komórki ok. 100ns OUM odznacza się też bardzo wysoką trwałością - wytrzymuje zapisów, zaś dane zachowywane są przez ponad 10 lat Prosty proces produkcyjny - konwencjonalny proces CMOS zakończony dodaniem cienkowarstwowego nośnika Czym się rozni od pamieci dysku optycznego?

30 Podstawowe zalety MRAM DRAM SRAM FLASH FeRAM MRAM Szybkość zapisu Duża Duża Mała Średnia Duża Szybkość odczytu Duża Duża Duża Średnia Duża Gęstość upakowania Duża Mała Duża Średnia Duża Częstotliwo stotliwość taktowania Wysoka Wysoka Niska Niska Wysoka Pobór r energii Duży Niski Niski Niski Niski Konieczność odświe wieżania Tak Nie Nie Nie Nie Nieulotność Nie Nie Tak Częś ęściowa Tak Skalowalność Trudna Dobra Dobra Średnia Dobra szybkość SRAMu gęstość upakowania DRAMu nieulotność FLASH + Niskie koszty produkcji Bardzo niska konsumpcja energii Brak wąskiego gardła w przesyłaniu danych

31 Od fizyki do spintroniki Odkrycia w dziedzinie fizyki: Efekt magnetorezystancyjny koniec XIX wieku Anisotropic MR (AMR) lata 1980 θ M I M I I M

32 Od fizyki do spintroniki Odkrycia w dziedzinie fizyki: Efekt magnetorezystancyjny koniec XIX wieku Anisotropic MR (AMR) lata 1980 Giant MR (GMR) lata

33 Od fizyki do spintroniki Odkrycia w dziedzinie fizyki: Efekt magnetorezystancyjny koniec XIX wieku Anisotropic MR (AMR) lata 1980 Giant MR (GMR) lata Tunneling MR (TMR) rok 1995 I I R -duże MAGNETOELEKTRONIKA SPINTRONIKA R - małe

34 Przechowywanie bitu Programowanie : DRAM: przeładowanie pojemności Flash, EEPROM: pływająca bramka FeRAM: przeładowanie kondensatora ferroelektrycznego

35 Przechowywanie bitu MRAM: zmiana orientacji magnetycznej TMR [%] 1 0 Miękki ferromagnetyk Izolator Twardy ferromagnetyk Natężenie pola magnetycznego [Oe]

36 Implementacja komórki 1MTJ/1T Warstwa swobodna Bariera tunelowa Warstwa zamocowana AF B Antyferromagnetyk Podłoże I H = = 2 w clad H clad H unclad I = 2 w

37 Zapis Linia bitu I ZB I ZS Linia zapisu słowa TMR [%] Tranzystor wyłączony Linia odczytu słowa Natężenie pola magnetycznego [Oe]

38 Odczyt Linia bitu V I O I wy Linia zapisu słowa Tranzystor włączony V G Linia odczytu słowa Iwy = I O (V / R MTJ )

39 Nieustanne badania i udoskonalenia Wprowadzanie innych struktur komórek pamięci Modyfikacje komórki MTJ i warstwy tunelowej TMR zależy od: Temperatury Grubości warstwy tunelowej 240% Rodzaju materiału w barierze tunelowej Al 2 O 3 Górna elektrodav Atomy warstwy izolatora MgO RA [kohm/um 2 ] Fe/MgO/Fe TMgo = 2.3nm 157% Rozproszenie Dolna elektroda Bez rozproszenia Natężenie pola magntycznego [Oe]

40 Nieustanne badania i udoskonalenia Wprowadzanie innych struktur komórek pamięci Modyfikacje warstwy tunelowej Udoskonalanie technologii pod kątem masowej produkcji AIST (Advanced Industrial Since and Technology) wrzesień 2004r Górna elektroda MgO Dolna elektroda Antyferromagnetyk Al 2 O 3 75% 200mV do 128Mbit TMR = 230% (Temp. pok.) Vout = 370mV Pojemność ~1GBit Podłoże krzemowe

41 Architektura 4Mb MRAM

42 Prototypy i ich parametry Motorola semiconductors 2003/2004 Infineon, IBM czerwiec 2004r Pojemność: 16MB Pojemność Taktowanie Komórka Czas dostępu Czas zapisu Przechowywani e Czas dostępu: 10-15ns

43 Kierunki rozwoju pamięci Masowa produkcja MRAM (MgO) RRAM (CMR)

44 FREESCALE MR2A16A 4 Mbit MRAM

45 FREESCALE MR2A16A_4_Mbit Mbit_MRAM

46 Pamięci - podsumowanie