Katedra Systemów Mikroelektronicznych Gdańsk, Wydział ETI PG. Tematy prac dyplomowych magisterskich do realizacji w r. ak.

Transkrypt

1 Katedra Systemów Mikroelektronicznych Gdańsk, Wydział ETI PG y prac dyplomowych magisterskich do realizacji w r. ak. 2015/2016 dla specjalności Systemy Mikroelektroniczne Projekt algorytmu modyfikacji fotomasek systemów mikroelektronicznych do zwiększenia dokładności odwzorowania elementów elektronicznych w technologiach nanometrowych. Design of algorithm modifying photomask of microelectronic systems to enhance quality of silicon devices in silicon nanotechnology. prof. dr hab. inż. Stanisław Szczepański mgr inż. Krzysztof Kuleczka (Synopsys) Analiza nieidealności elementów mikroelektronicznych realizowanych w technologiach krzemowych i propozycja sposobów poprawienia ich jakości na etapie produkcji. 1. Analiza czynników wpływających na nieidealność wykonania elementów mikroelektronicznych realizowanych w krzemie. 2. Metody zapobiegania / zmniejszania nieidealności. 3. Analiza dyfrakcji i interferencji wiązki światła oświetlającej fotomaskę na kształt odwzorowania maski na krzemie. 4. Propozycja algorytmu modyfikacji kształtu fotomaski dla uzyskania dokładniejszego kształtu elementów w krzemie. [1.] Linearity Improvement for Photomask Critical Dimension Metrology with Deep-Ultraviolet Microscope -Takeshi Yamane; Optical Review Vol. 11 No 4 (2004) [2.] Mask phase and transmission variation effects on wafer critical dimensions for nodes 65nm and 45nm - F.Dufaye, S.Gough, F.Sundermann, V.Farysa, H.Miyashita, L.Sartelli, F. Perissinotti, U.Buttgereit, S.Perlitz, [3.] R.Birkner; Proc. SPIE Vol. 7545, 75450M (2010) [4.] "The Effect of Intra-field CD Uniformity Control (CDC) on Mask Birefringence" - Guy Ben-Zvi, Eitan Zait, Vladimir Krugliakov, Vladimir Dmitriev, Gidi Gottlieb, Sergey Oshemkov; EMLC 2007 [5.] Performance comparison of techniques for intra-field CD control improvement - Pforr et al; Proc. SPIE Vol. 6730, (2007) [6.] IEEE [7.] Inne

2 Metody kompensacji rozrzutów względnych w torze odbiorczym dla systemów ze zbalansowanym kodowaniem danych na przykładzie systemów HDMI/DisplayPort. Receiver input stage mismatch compensation in the systems with balanced data codding based in HDMI/DisplayPort application. prof. dr hab. inż. Stanisław Szczepański mgr. inż. Michał Uszyński (Synopsys) Zaproponowanie i implementacja układu kompensacji offsetu wejściowego w systemie HDMI/DisplayPort. 1. Analiza MonteCarlo wpływu rozrzutów względnych na działanie układu odbiornika. 2. Analiza sposobów kompensacji rozrzutów względnych. 3. Wybór optymalnej metody kompensacji. 4. Analiza kodowania. 5. Stworzenie schematu i symulacja układu. 6. Implementacja masek. 7. Symulacje z post ekstrakcyjne układu. [1.] Design of Analog CMOS Integrated Circuits, Behzad Razavi, McGraw-Hill Companies Inc., New York, 2001 [2.] Specyfikacja HDMI/Display Port [3.] CMOS Mixed-Signal Circuit Design, R. Jacob Baker, IEEE Press, 2002 Projekt Internet of Things na układach FPGA z użyciem płytki upc firmy Aldec z układem Zynq xc7z030. Internet of Things concept optimize to FPGA logic, based on upc board and chip Zynq xc7z030. prof. dr hab. inż. Stanisław Szczepański mgr inż. Wojciech Żebrowski (Alatek) Przeprowadzenie badań w zakresie możliwości implementacji koncepcji Internet of Things z użyciem układów programowalnych. Model urządzenia powinien współpracować z procesorem Cortex A9 i umożliwiać wykorzystanie koncepcji w systemie operacyjnym Linux (Petalinux lub Android). 1. Wykonanie koncepcji internet of things (IoT) w postaci Ipcora, (warstwa fizyczna w FPGA, warstwa programowa Cortex A9). 2. Wykonanie obsługi i pomiarów parametrów kontrolnych Ipcora IoT w systemie operacyjnym Linux. 3. Aplikacja do zastosowań typu inteligentny dom 4. Aplikacja wykonana w środowisku Xilinx SDK. 5. Aplikacja działająca w środowisku Linux : petalinux docelowo android.

3 [1.] Louise H. Crockett Ross A. Elliot Martin A. Enderwitz Robert W. Stewart Department of Electronic and Electrical Engineering University of Strathclyde Glasgow, Scotland, UK Embedded Processing with the ARM Cortex -A9 on the Xilinx Zynq All Programmable SoC.edition 1 year [2.] Kevin Ashton, "That 'Internet of Things' Thing", RFID Journal, 22 June [3.] Kevin Ashton Internet of Things year [4.] Steve Fuber ARM system on chip architecture rok [5.] Bruce Eckel - Thinking In C Edycja Polska 2002 [6.] Peter Flake System Verilog for Design rok 2010 Analiza udziału wewnątrzpasmowego tunelowania elektronów w prądach nanotranzystorów krzemowych. Analysis of intraband electron tunneling contribution to currents of Si nanotransistors. dr hab. inż. Piotr Płotka dr hab.inż. Piotr Płotka W tranzystorach krzemowych tunelowanie międzypasmowe jest mało prawdopodobne z powodu skośnej przerwy energetycznej Si. Jednak przy odpowiednio małej długości kanału tranzystora bariera energetyczna oddzielająca dren od źródła może być na tyle wąska by następowało tunelowanie elektronów ze źródła do drenu, które są wykonane z Si tego samego typu przewodnictwa. Takie tunelowanie nie wymaga zmiany pasma. W Si proces ten powinien być dużo bardziej wydajny niż tunelowanie międzypasmowe. Celem pracy jest symulacja dla oszacowania udziału tak tunelujących elektronów w prądzie drenu tranzystora w skali 5 nm. 1. Zapoznanie się ze stanem wiedzy nt. fizyki działania nanotranzystorów. 2. Zapoznanie się ze stanem wiedzy nt. mechanizmów przewodnictwa w skali nanometrowej i z modelami energia-pseudopęd krzemu. 3. Zapoznanie się z metodami symulacji tunelowania elektronów. 4. Symulacja tunelowania elektronów ze źródła do drenu w kanale tranzystora w skali pojedynczych nanometrów. 5. Ocena wpływu tunelowania na charakterystyki nanotranzystorów. [1.] J. Nishizawa, P. Płotka, T. Kurabayashi, "Ballistic and tunneling GaAs static induction transistors: Nano-devices for THz electronics", IEEE Trans. on Electron Devices, vol. 49, ss , lipiec 2002 [2.] S.M. Sze, K.Ng. Kwok, M.S. Shur, Physics of Semiconductor Devices, Wiley 2006 [3.] M.S. Shur, Physics of Semiconductor Devices, Prentice Hall 1990 [4.] D. K. Ferry and S. M. Goodnick, Transport in Nanostructures, Cambridge, U.K.: Cambridge Univ. Press, 1997 [5.] J. N. Schulman andy.-c. Chang, New method for calculating electronic properties of superlattices using complex band structures, Phys. Rev. B, vol. 24, pp , 1981.

4 Projekt przepustów przez płytkę krzemową i doprowadzeń układów scalonych bez użycia kontaktów galwanicznych. Design of through-silicon-vias and non-galvanic contacts for integrated circuits. dr hab. inż. Piotr Płotka Współczesne układy scalone wymagają wykorzystania wielu wejść i wyjść. Wymagana przepustowość pojedynczego wejścia/wyjścia może przekraczać 10 Gbit/s. W celu zwiększenia przepustowości rozważa się zastosowanie sprzężeń pojemnościowych, indukcyjnych lub w postaci izolowanych galwanicznie odcinków linii transmisyjnych. Celem pracy jest projekt takich wyprowadzeń układu scalonego, które umożliwią łączenie układów scalonych przez ułożenie jednego chipu nad drugim i dociśnięcie, co mogłoby być zastosowane np. dla procesora i pamięci RAM. 1. Zapoznanie się ze stanem wiedzy nt. galwanicznie izolowanych doprowadzeń układu scalonego. 2. Zaprojektowanie współosiowego przepustu metalizacji przez płytkę krzemową, o wysokiej przepustowości. 3. Zaprojektowanie w warstwach metalizacji ścieżek połączonych z przepustem, tak aby po odpowiednim zbliżeniu do innego chipu utworzyły sprzęgacz pojemnościowy lub sprzęgacz indukcyjny. 4. Symulacja właściwości takich przepustów i sprzęgaczy przy użyciu dostępnego na Wydz. ETI oprogramowania do projektowania cienkowarstwowych układów mikrofalowych. 5. Analiza wyników symulacji dla oceny przydatności zaprojektowanych sprzęgaczy do połączeń między układami scalonymi. [1.] Ron Ho, Robert Drost (eds.), Coupled Data Communication Techniques for High-Performance and Low-Power Computing, Springer, [2.] Taehyoun Oh, "High Performance Multi-Channel High-Speed I/O Circuits", Springer [3.] Marek Zmuda, "Analysis and Design of coupling Structures for High Speed Chip-to Chip Data Transmission Monitoring", rozprawa doktorska, WETI PG, 2013 [4.] Daito, M. i in. "Capacitively Coupled Non-Contact Probing Circuits for Membrane-Based Wafer-Level Simultaneous Testing", IEEE Journal of Solid-State Circuits, Vol. 46, pp , 2011 Projekt przepustów przez płytkę krzemową i sprężynowych doprowadzeń układów scalonych wykonanych w technologii MEMS. Design of through-silicon-vias and spring-type contacts for integrated circuits fabricated with MEMS technology. dr hab. inż. Piotr Płotka Współczesne układy scalone wymagają wykorzystania wielu wejść i wyjść. Wymagana przepustowość pojedynczego wejścia/wyjścia może przekraczać 10 Gbit/s. W celu zwiększenia przepustowości stosuje się linie transmisyjne, jak w technice mikrofalowej. Celem pracy jest projekt takich wyprowadzeń układu

5 scalonego, które umożliwią łączenie układów scalonych przez ułożenie jednego chipu nad drugim i dociśnięcie, co mogłoby być zastosowane np. dla procesora i pamięci RAM. Kontakt pomiędzy chipami powinny zapewnić sprężyny wykonane w technice MEMS. 1. Zapoznanie się ze stanem wiedzy nt. doprowadzeń układów scalonych. 2. Zapoznanie się z wykonywaniem metalicznych sprężyn w technologii MEMS. 3. Zaprojektowanie współosiowego przepustu metalizacji przez płytkę krzemową, o wysokiej przepustowości. 4. Zaprojektowanie w warstwach metalizacji ścieżek i sprężyny MEMS połączonych z przepustem, tak aby po dociśnięciu do innego chipu utworzyły połączenie o wysokiej przepustowości danych. 5. Symulacja właściwości takich przepustów i sprzęgaczy przy użyciu dostępnego na Wydz. ETI oprogramowania do projektowania cienkowarstwowych układów mikrofalowych. 6. Analiza wyników symulacji dla oceny przydatności zaprojektowanych sprzęgaczy do połączeń między układami scalonymi. [1.] Ron Ho, Robert Drost (eds.), Coupled Data Communication Techniques for High-Performance and Low-Power Computing, Springer, [2.] Taehyoun Oh, "High Performance Multi-Channel High-Speed I/O Circuits", Springer [3.] Ki Bang Lee, "Principles of Microelectromechanical Systems", Wiley- IEEE Press, 2011 [4.] Vijay K. Varadan, K. J. Vinoy, K. A. Jose, and Udo Zoelzer, RF Mems & Their Applications, Wiley, 2002 [5.] Xu, Z., & Lu, J. Q., Three-dimensional coaxial through-silicon-via (TSV) design, IEEE Electron Device Letters, vol. 33, No. 10, pp , 2012 [6.] Adamshick, S., Coolbaugh, D., & Liehr, M., Feasibility of coaxial through silicon via 3D integration, Electronics Letters, vol. 49, No.1 16, pp , 2013 Układ mierzący długość pokonywanej trasy. A system for measuring the length of the route. dr hab. inż. Grzegorz Blakiewicz Należy opracować układ mierzący długość pokonywanej trasy na podstawie liczby kroków oraz średniej ich długości. Układ ma być swoistego rodzaju krokomierzem wspomagającym działanie nawigacji GPS. Do zliczania kroków ma być wykorzystywany akcelerometr. Układ powinien mieć niezbędne funkcje kalibracyjne oraz funkcje nadzorujące wielkość błędu określania długości trasy. 1. Opracowanie algorytmów pomiaru i ewentualnej korekcji błędów wyznaczania odległości. 2. Opracowanie schematów i wykonanie prototypu urządzenia. 3. Praktyczne przetestowanie działania urządzenia. 4. Opracowanie dokumentacji technicznej.

6 [1.] P. Strumiłło, Elektroniczne systemy nawigacji osobistej dla niewidomych i słabowidzących, Łódź 2012, [2.] Kieszonkowy akcelerometr, Elektronika Praktyczna 2/2010, ep.com.pl/files/1521.pdf.; [3.] Żyroskopy i akcelerometry MEMS w elektronice użytkowej, Zintegrowana pętla synchronizacji fazy PLL. Integrated phase-locked loop PLL. dr hab. inż. Grzegorz Blakiewicz Należy opracować kompletny projekt układu pętli synchronizacji fazy PLL pracującej w zakresie MHz, o napięciu zasilania 1,8 V oraz przełączanym kroku programowania częstotliwości 10 Hz lub 100 Hz. Układ ma być zaprojektowany w technologii CMOS 180 nm i składać się z: generatora przestrajanego napięciem VCO, detektora fazy, programowalnego dzielnika częstotliwości oraz niezbędnych filtrów i układów zasilających. 1. Wykonanie projektu schematu pętli PLL; 2. Wykonanie serii symulacji weryfikujących działanie układu na poziomie schematu; 3. Opracowanie topografii masek układu scalonego w technologii CMOS 180 nm. 4. Przeprowadzenie ekstrakcji parametrów układu z topografii i wykonanie symulacji weryfikujących; 5. Opracowanie dokumentacji technicznej. [1.] Szkudliński W.: Generatory synchronizowane i ich zastosowania, WKŁ, [2.] Razavi B.: Monolithic Phase-Locked Loops and Clock Recovery Circuits : Theory and Design, Wiley, [3.] Abidi A., Gray P. Meyer R.: Integrated Circuits for Wireless Communications, IEEE Press, 1999.

7 Konsultant Uniwersalny programowalny analogowy filtr CMOS. Universal programmable CMOS analog filter. dr inż. Jacek Jakusz Celem pracy jest zaprojektowanie i weryfikacja programowalnego analogowego filtru scalonego wykonanego w technologii CMOS 0,35 um. Filtr ma pracować w czasie ciągłym i składać się z niezależnych sekcji drugiego rzędu. Każda sekcja ma realizować charakterystykę dolnoprzepustową lub pasmowo-przepustową programowaną np. za pomocą rezystorów. do wykonania 1. Zapoznanie się z technikami realizacji analogowych filtrów scalonych w technologii CMOS, 2. Opracowanie schematu elektrycznego programowalnego filtru analogowego w technologii CMOS 0,35 μm 3. Opracowanie topografii układu scalonego i przeprowadzenie symulacji weryfikujących działanie filtru. 4. Przygotowanie pełnej dokumentacji zaprojektowanego układu. [1.] P.E. Allen, D.R. Holberg, CMOS Analog Circuit Design, New York, Oxford University Press 2002 [2.] D. Johns, K. Martin, Analog Integrated Circuit Design, John Wiley & Sons, Inc., New York, 1997 Konsultant do wykonania Projekt przetwornika analogowo-cyfrowego do przetwarzania sygnałów z czujników tensometrycznych. Design of an analogue-digital converter for strain gauges signals processing. dr inż. Jacek Jakusz Celem pracy jest zaprojektowanie i weryfikacja symulacyjna scalonego przetwornika analogowo-cyfrowego przeznaczonego do przetwarzania sygnałów z czujników tensometrycznych. 1. Zapoznanie się z typowymi realizacjami scalonych przetworników analogowo-cyfrowych 2. Wybranie odpowiedniej struktury przetwornika do realizacji w technologii CMOS 3. Opracowanie schematu elektrycznego przetwornika. 4. Opracowanie topografii układu scalonego i przeprowadzenie symulacji weryfikujących parametry projektu. [1.] P.E. Allen, D.R. Holberg, CMOS Analog Circuit Design, New York, Oxford University Press 2002 [2.] D. Johns, K. Martin, Analog Integrated Circuit Design, John Wiley & Sons, Inc., New York, 1997

8 Analogowy niskoszumowy filtr CMOS na zakres bardzo wysokich częstotliwości. Analoque low noise CMOS filter for very high frequency (VHF) range. dr inż. Waldemar Jendernalik Celem pracy jest opracowanie filtru analogowego VHF w technologii CMOS 0,35 µm lub 0,18 µm. Filtr ma być typu dolno przepustowego lub pasmowo przepustowego na częstotliwość 20 MHz lub 100 MHz. Schemat elektryczny i topografia filtru mają być opracowane w środowisku CADENCE VIRTUOSO. 1. Zapoznanie się z dotychczasowymi rozwiązaniami filtrów analogowych VHF pracujących z czasem ciągłym. Wybór odpowiedniego rozwiązania filtru o obniżonym poziomie szumów. 2. Opracowanie schematu elektrycznego filtru i wykonanie badań symulacyjnych. 3. Opracowanie topografii filtru i wykonanie symulacji typu post-layout. [1.] Publikacje z bazy IEEE. [2.] W. Jendernalik, S. Szczepański, S. Kozieł Highly linear CMOS triode transconductor for VHF applications, IET Circuits, Devices & Systems [3.] M. Abdulaziz, M. Tormanen, H. Sjoland A 4 th order Gm-C filter with 10MHz bandwidth and 39dBm IIP3 in 65nm CMOS, European Solid State Circuits Conference [4.] Phillip E. Allen, Douglas R. Holberg, CMOS Analog Circuit Design. [5.] D. Johns, K. Martin, Analog Integrated Circuit Design. Analogowy układ intra-predykcji wspomagający cyfrową kompresję H.264 obrazu wideo. Analogue intra-prediction processor for digital H.264 video coding. dr inż. Waldemar Jendernalik Celem pracy jest zaprojektowanie analogowego układu koprocesora realizującego operację intra-predykcji, która jest jednym z etapów cyfrowej kompresji strumienia wideo typu H.26x. Układ ma być zaprojektowany w technologii CMOS 0,35 µm lub 0,18 µm, przy użyciu oprogramowania CADENCE. 1. Zapoznanie się z podstawami kompresji obrazów ruchomych. 2. Zapoznanie się z dotychczasowymi rozwiązaniami analogowych koprocesorów wspomagających predykcję parametrów kompresji obrazów ruchomych. 3. Projekt elektryczny i badania symulacyjne koprocesora analogowego. 4. Wykonanie topografii koprocesora i wykonanie symulacji typu postlayout. 1. Głównie publikacje z bazy IEEE.

9 Implementacja algorytmu Needlemana-Wunscha w układzie FPGA. FPGA implementation of Needleman-Wunsch algorithm. dr inż. Miron Kłosowski Celem pracy jest implementacja programowa i sprzętowa algorytmu Needlemana-Wunscha. Algorytm ten ma zastosowania m.in. w bioinformatyce do poszukiwania dopasowań sekwencji nukleotydów. 1. Analiza dostępnych materiałów źródłowych. 2. Implementacja algorytmu Needlemana-Wunscha w języku C. 3. Implementacja algorytmu Needlemana-Wunscha w postaci syntezowalnego kodu w języku VHDL. 4. Implementacja w układzie FPGA systemu demonstrującego działanie algorytmu. 5. Testowanie i pomiary wydajności implementacji sprzętowej oraz programowej. 6. Wnioski. [1.] Needleman, Saul B.; Wunsch, Christian D. (1970). "A general method applicable to the search for similarities in the amino acid sequence of two proteins". Journal of Molecular Biology 48 (3): [2.] Pei Liu; Ebrahim, F.O.; Hemani, A.; Paul, K.; A Coarse-Grained Reconfigurable Processor for Sequencing and Phylogenetic Algorithms in Bioinformatics; International Conference on Reconfigurable Computing and FPGAs (ReConFig) 2011; Page(s): [3.] Benkrid, K.; Ying Liu; Benkrid, A. A Highly Parameterized and Efficient FPGA-Based Skeleton for Pairwise Biological Sequence Alignment. Very Large Scale Integration (VLSI) Systems, IEEE Transactions on, Volume: 17, Issue: 4. Publication Year: 2009, Page(s): Implementacja w układzie FPGA prototypu systemu wizyjnego z próbkowaniem kompresyjnym. FPGA implementation of prototype compressive sampling vision system. dr inż. Miron Kłosowski Celem pracy jest implementacja programowa i sprzętowa systemu demonstrującego technikę compressive sampling zastosowaną do akwizycji i kompresji sygnałów wizyjnych.

10 1. Analiza dostępnych materiałów źródłowych i wybór metody. 2. Implementacja wybranej metody w języku C. 3. Implementacja syntezowalnego kodu w języku VHDL. 4. Implementacja systemu demonstrującego działanie compressive sampling w układzie FPGA. 5. Testowanie, pomiary i wnioski. [1.] M. Davenport, "The Fundamentals of Compressive Sensing", SigView, April 12, [2.] Katic, N.; Hosseini Kamal, M.; Kilic, M.; Schmid, A.; Vandergheynst, P.; Leblebici, Y., Power-efficient CMOS image acquisition system based on compressive sampling, Circuits and Systems (MWSCAS), 2013 IEEE 56th International Midwest Symposium on, Publication Year: 2013, Page(s): [3.] David Schneider; "New Camera Chip Captures Only What It Needs". IEEE Spectrum; Programowalne, uniwersalne komórki wejścia-wyjścia w technologii CMOS 90nm. Programmable I/O cells in CMOS 90nm technology. dr inż. Bogdan Pankiewicz Obecnie coraz częściej mają zastosowanie układy programowalne oraz mikrokontrolery z blokami analogowymi. Dostarczanie i odbieranie sygnałów analogowych wiąże się z innymi problemami niż sygnałów cyfrowych. Celem niniejszej pracy jest zaprojektowanie uniwersalnej komórki wejścia-wyjścia, która umożliwiłaby, poprzez programowalność, zastosowanie jej jako komórki zarówno dla sygnałów cyfrowych jak i analogowych. 1. Badania literaturowe. 2. Wykonanie projektów przykładowych uniwersalnych komórek wejścia-wyjścia w technologii CMOS 90nm. [1.] Dokumentacja pakietu CADENCE dostępna w postaci elektronicznej w zasobach katedry. [2.] Dokumentacja technologii CMOS firmy AMS dostępna w postaci elektronicznej w zasobach katedry. [3.] P. R. Gray, R. G. Meyer, Analysis and design of analog integrated circuits, John Wiley & Son, Inc

11 Algorytm śledzenia kąta dla czujnika magnetycznego. Angle tracking observer for magnetic resolver. dr inż. Bogdan Pankiewicz Celem pracy jest zaimplementowanie sprzętowe algorytmu śledzenia kąta dla magnetycznego czujnika położenia kątowego (ang. resolver). 1. Badania literaturowe. 2. Zaprojektowanie oraz wykonanie płytki PCB do połączenia czujnika z układem FPGA. 3. Zaimplementowanie algorytmu na układzie FPGA. 4. Stworzenie oprogramowania graficznego do wizualizacji parametrów pracy. 5. Porównanie wyników z mniej zaawansowanymi metodami pomiaru. [1.] Krzysztof Zawirski Sterowanie silnikiem synchronicznym o magnesach trwałych. Wydawnictwo Politechniki Poznańskiej, [2.] IEEE Transactions on Instrumentation and Measurement 01/2008; Position Measurement in Industrial Drives by Means of Low-Cost Resolver-to-Digital Converter [3.] Energy Conversion Congress and Exposition, ECCE IEEE; 10/2009; Compensation of Amplitude Imbalance and Imperfect Quadrature in Resolver Signals for PMSM Drives Analiza metod rozpoznawania obiektów w obrazie z przeznaczeniem do implementacji sprzętowej. Analysis of the methods of object detection from images for hardware implementation. dr inż. Marek Wójcikowski dr inż. Marek Wójcikowski Celem pracy jest opracowanie analiza algorytmów wykrywania obiektów z obrazów oraz opracowanie wybranego algorytmu. Algorytm powinien być przygotowany do implementacji sprzętowej. Do opracowania oraz uczenia algorytmu można wykorzystać biblioteki OpenCV oraz sprzętową akcelerację obliczeń równoległych (CUDA). W wyniku pracy powinien powstać algorytm możliwy do łatwej implementacji w sprzęcie wraz z modelem w języku Matlab. 1. Zapoznanie się z algorytmami rozpoznawania obiektów w obrazie. 2. Zapoznanie się z algorytmami klasyfikacji oraz uczenia. 3. Opracowanie algorytmu oraz systemu uczącego. 4. Przygotowanie modelu systemu docelowego w języku Matlab.

12 [1.] R.Tadeusiewicz, P. Korohoda, Komputerowa analiza i przetwarzanie obrazów, WFPT, [2.] C. P. Papageorgiou, M. Oren, T. Poggio, "A General Framework for Object Detection", Proc. ICCV '98 Proceedings of the Sixth International Conference on Computer Vision, pp , [3.] P. Viola, M. Jones, Robust Real-time Object Detection, International Journal of Computer Vision, 57(2), pp , [4.] Gary Bradski, Adrian Kaehler, "Learning OpenCV: Computer Vision with the OpenCV Library", O'Reilly Media, Analiza metod próbkowania z uwzględnieniem ograniczeń czasowych w systemie sprzętowo-programowym. Analysis of sampling methods with timing constraints in hardware-software system. dr inż. Marek Wójcikowski dr inż. Marek Wójcikowski Celem pracy jest analiza metod próbkowania wielokanałowego sygnałów analogowych z uwzględnieniem precyzyjnie ustalonego reżimu czasowego, ze szczególnym uwzględnieniem standardów obowiązujących w energetyce. W ramach pracy powinien powstać prototypowy system sprzętowo-programowy umożliwiający analizę próbkowania wielokanałowego z możliwością kalibracji i kompensacji rozrzutu czasowego poprzez odpowiednie generowanie impulsów wyzwalających 1. Zapoznanie się z metodami próbkowania sygnałów analogowych oraz z dostępnymi przetwornikami. 2. Zapoznanie się ze standardami próbkowania stosowanymi w systemach energetycznych. 3. Realizacja prototypowego systemu sprzętowo-programowego umożliwiającego badanie próbkowania oraz implementacje metod kompensacji. 4. Opracowanie algorytmu próbkowania, kalibracji i kompensacji czasu próbkowania i wyciągnięcie wniosków. [1.] Richard G. Lyons, Wprowadzenie do cyfrowego przetwarzania sygnałów, WKiŁ [2.] Implementation Guideline for Digital Interface to Instrument Transformers Using IEC (onlinehttp://iec61850.ucaiug.org/implementation%20guidelines/dig if_spec_9-2le_r2-1_ cb.pdf)3. [3.] IEC Process Bus and Its Impact on Power System Protection and Control Reliabilit, Veselin Skendzic, Ian Ender, and Greg Zweigle, Schweitzer Engineering Laboratories, Inc., CIGRE 2014.