9. Struktury półprzewodnikowe

Transkrypt

1 9. Struktury półprzewodnikowe Tranzystor pnp, npn Złącze metal-półprzewodnik, diody Schottky ego Heterozłącze Struktura MOS Tranzystory HFET, HEMT, JFET Technologia planarna, ograniczenia

2 Tranzystor pnp ze wspólną bazą emiter baza kolektor kier. przewodzenia kier. zaporowy Nośniki mniejszościowe (dziury) wstrzykiwane do bazy zwiększają prąd w kierunku zaporowym w kolektorze 2

3 Tranzystor npn Ważne: mały prąd nasycenia mniejsze straty gdy tranzystor jest w stanie OFF Si lepszy niż Ge! 3

4 Złącze metal-półprzewodnik (Schottky ego) 4

5 Złącze metal-półprzewodnik (Schottky ego) Φ B wysokość bariery na złączu W szerokość obszaru zubożonego 5

6 Omowy i prostujący kontakt metal-półprzewodnik typ p: φ m >φ s (omowy) φ m <φ s (prostujący) typ n: φ m >φ s (prostujący) φ m <φ s (omowy) 6

7 Eksperymentalne wysokości barier Schottky ego 7

8 Stany powierzchniowe ciągły rozkład i quasi-dyskretne poziomy powierzchniowe stan stacjonarny: R ps = R ns = R s = s p p( 0) = s n(0) n s - szybkość rekombinacji powierzchniowej 8

9 Charakterystyki prądowo-napięciowe J J o = J o T ev exp 1 AkBT 2 eφ B exp kbt mechanizmy transportu 1. rekombinacja w obszarze neutralnym 2. rekombinacja w warstwie zubożonej 3. emisja termojonowa + tunelowanie 4. emisja termojonowa 9

10 Pojemność złącza C=εε /W ο n p N - - d N a W depletion layer approximation V b N a ± V = << N d enaεε 2 o 1 C 2 Additional charge in the depletion layer change of capacitance C~ (N a +N T ) 1/2 type p: holes electrons C<0 C>0

11 n p N - - d N a W Junction capacitance C capacitance per unit area C=εε /W For one-sided junction ο N a << N V b d W ± V = n << W enaw 2εε o 2 p W p eεε N = 2C o a 2 W Poisson equation W - depletion layer width Schottky plot: 1/C 2 vs voltage: Slope doping concentration intercept built-in voltage barrier unifform doping constant slope ~ 1/N a C -2 0,35 0,30 0,25 0,20 0,15 0,10 0,05 0,00-2,0-1,5-1,0-0,5 0,0 0,5 1,0 U [V] diffusion barrier d( W dv or d dv 2 ) 1/ N a 1 2 = N ( W ) 2 a C en εε a o N a (W) shallow doping concentration at the edge of depletion layer at each voltage W = <x> distance at which doping concentration is obtained 11

12 Deep Level Transient Spectroscopy majority carrier traps C o N 1/2 a C(t) {N a + n T (t)} 1/2 napięcie pojemność N T N T C(t) czas e N T << N C(t) C ΔC C o x T a o NT 2N a : = ΔC(t) n x x = T = N v σ D, T (t) Thermal emission from traps: n (t) = N exp{ e t} T T 0 V for interface T th e,h T ET exp kt states e T - emision rate σ e,h - capture cross section E T - energetical depth

13 DLTS as a function of temperature emission rate window = const e T (T max ) e T /T E T, σ h /T Box-car: t 1 =1/4 T, t 2 =3/4T e T =1/2 ln3 ν Lock-in: e T =2*ν

14 DLTS spectra e T (T) σ=σ(τ=0) 1 = Nc,vvthσe,hexp{ ET/kTmax } 2 T exp{ E T /kt max } if barriers for capture are present, σ(t) has to be measured in order to obtain E T

15 Heterozłącze nieciągłość pasm przewodnictwa stany międzypowierzchniowe E g1 <E g2 Najważniejsze kwestie wpływające na przydatność heterozłącza: optoelektroniczne własności obu materiałów (przerwa, domieszkowanie) dopasowanie stałych sieci obecność barier i defektów na heterointerfejsie (możliwość epitaksji?) stabilność interfejsu 15 typ przepływu prądu (jednonośnikowy?)

16 Przykłady nieciągłości pasm na heterointerfejsie 16

17 Transport prądu w heterozłączu o rekombinacja w obszarze neutralnym o rekombinacja w warstwie zubożonej o rekombinacja na interfejsie o tunelowanie do stanów na interfejsie Nieciągłość pasm przewodnictwa ściana (cliff) (cliff) hak (spike) obniżene bariery potencjału na złączu wzrost prawd. rekombinacji na interfejsie 17 bariera dla nośników mniejszosciowych

18 Przykłady zastosowań heterozłączy absorber okno E g2 p E g1 n heterozłączowe ogniwo słoneczne podwójna struktura heterozłączowa (dioda swiecąca) 18

19 Struktura MOS typ p typ n 19

20 MOS Metal Oxide Semiconductor 20

21 21

22 Heterozłączowy tranzystor polowy (HFET) HEMT (high electron mobility transistor) 22

23 HEMT ruchliwość do 7000cm2/Vs! Fujitsu Corporation GaAlAs HEMT lata ~ InP HEMT 562 GHz 23

24 Technologia CMOS dominująca w elektronice cyfrowej CMOS complementary MOS dwa tranzystory MOS, w określonym stanie logicznym aktywny jeden prąd płynie tylko w momencie przełączania - energooszczędne

25 Technologia CMOS 1.p-type Si 2. SiO 2 - termiczne utlenianie 3. Fotolitografia (nanoszenie warstwy fotorezystu (PR), maska+uv, usuwanie PR, wygrzewanie) 5. Trawienie tlenku w odsłoniętych miejscach 6.Po usunieciu PR domieszkowanie n obszarów żródła i drenu 7. Następna fotolitografia (bramka) 8. Następna fotolitografia - kontakty 25

26 Prawo Moore a 26

27

28

29 f vsat L prędkość nasycenia Długość kanału f ( RC) 1 W 1 Szerokość struktury Większa szybkość dzieki miniaturyzacji 29

30 Nowe pomysły nanorurki węglowe grafen przełączniki molekularne 30