Marek ADAMOWICZ 1, Jędrzej PIETRYKA 2, Sebastian GIZIEWSKI 2, Mariusz RUTKOWSKI 2, Zbigniew KRZEMIŃSKI 2

Transkrypt

1 Ukazuje się od 1919 roku 4b'12 Organ Stowarzyszenia Elektryków Polskich Wydawnictwo SIGMA-NOT Sp. z o.o. Marek ADAMOWICZ 1, Jędrzej PIETRYKA 2, Sebastian GIZIEWSKI 2, Mariusz RUTKOWSKI 2, Zbigniew KRZEMIŃSKI 2 Politechnika Gdańska, Katedra Mechatroniki i Inżynierii Wysokich Napięć (1), Politechnika Gdańska, Katedra Automatyki Napędu Elektrycznego (2) Układy sterowania bramkowego tranzystorów z węglika krzemu SiC JFET w falownikach napięcia Streszczenie. Zastosowanie technologii węglika krzemu (SiC) w falownikach napięcia pozwala na zwiększenie częstotliwości przełączeń oraz temperatury pracy przyrządów półprzewodnikowych. W celu zapewnienia minimalizacji strat oraz określonych właściwości dynamicznych tranzystorów z węglika krzemu wymagane jest stosowanie zaawansowanych układów sterowania bramkowego. W referacie przedstawiono analizę teoretyczną, wyniki badań symulacyjnych oraz laboratoryjnych opracowanego na Politechnice Gdańskiej dwustopniowego układu sterowania bramkowego ze sprzężeniem typu DC dla tranzystorów SiC JFET 1,2kV typu normally-off. Abstract. The SiC-based power inverters are expected to have lower losses and higher power density than silicon based DC-AC converters which are currently used in electrical drives and wind generation systems. The paper presents a low-cost two stage DC-coupled gate driver for normally off SiC JFETs. The prototype of above gate driver was worked out and investigated at the Gdansk University of Technology. Theoretical analysis, simulation results and static and dynamic characteristics of the 1200V normally off SiC JFETs operated with different types of SiC Schottky diodes are presented in the paper. (Two-stage DC-coupled gate drivers for SiC JFET based inverters) Słowa kluczowe: przyrządy półprzewodnikowe z węglika krzemu, SiC JFET, dioda SiC Schottky, układy sterowania bramkowego. Keywords: silicon carbide (SiC) devices, SiC JFET, SiC Schottky diode, gate driver circuit. Wstęp Zastosowanie materiału węglika krzemu (SiC) w przyrządach półprzewodnikowych mocy jest jednym z najbardziej obiecujących osiągnięć w energoelektronice w ostatnich latach [1]. W porównaniu ze stosowanym w przyrządach półprzewodnikowych przez blisko 30 lat krzemem (Si), węglik krzemu posiada szereg zalet, wśród których można wymienić m.in.: znacznie wyższe napięcie blokowania (>10 kv dla tranzystorów polowych), mniejszą zmienność strat w zależności od zmian temperatury oraz ponad dwukrotnie wyższą dopuszczalną temperaturę pracy złącza [2] -[6]. Postęp w technologii wytwarzania dyskretnych przyrządów mocy z węglika krzemu: diod Schottky'ego, tranzystorów BJT, MOSFET oraz JFET daje możliwość zastępowania krzemowych diod mocy oraz tranzystorów IGBT i MOSFET w przekształtnikach energoelektronicznych napędów elektrycznych i układów generowania energii ze źródeł odnawialnych. Przyrządy półprzewodnikowe z węglika krzemu, charakteryzują się dopuszczalną częstotliwością pracy powyżej 100 khz - co stwarza możliwość zmniejszenia gabarytów i kosztów elementów pasywnych wchodzących w skład przekształtników. Niewątpliwą korzyścią wprowadzenia przyrządów SiC jest możliwość zmniejszenia gabarytów filtrów pasywnych, stanowiących istotną część gabarytów i kosztów przekształtników pracujących na sieć. Zdolność pracy przyrządów półprzewodnikowych z węglika krzemu w temperaturach powyżej 150 C [3], [5] pozwala zmniejszyć gabaryty układów chłodzenia, co przy jednoczesnym zmniejszeniem gabarytów elementów pasywnych prowadzi do wzrostu gęstości mocy układów przekształtnikowych. Rezultaty intensywnych prac badawczych prowadzonych w ostatnich latach na całym świecie [1] - [26], w tym także w Polsce [1], [4], [16] - [19] wskazują na praktyczną możliwość budowy w chwili obecnej wysokosprawnych dwukierunkowych przekształtników energoelektronicznych AC-DC-AC z elementami z węglika krzemu o mocy 50 kw [14], [15]. Na rynku dyskretnych przyrządów SiC o napięciu znamionowym 1200 V, tzn. zapewniających realizację falowników trójfazowych pracujących na sieć, dostępne są diody Schottky'ego o prądzie znamionowym 20A (przy temperaturze złącza 145 C) [18], [19], tranzystory SiC MOSFET o prądzie znamionowym 18 A (przy temperaturze złącza 100 C) [27] oraz tranzystory SiC JFET o prądzie znamionowym 20A (przy temperaturze złącza 175 C) [5], [7], [9], [10], [14] - [16], [18], [19]. Istotną zaletą diod SiC Schottky'ego jest uzyskanie kilkudziesięciokrotnie mniejszego ładunku całkowitego a tym samym zredukowanie praktycznie do zera prądu wstecznego (reverse recovery). Prowadzi to do możliwości uzyskania istotnej poprawy sprawności falowników, nie tylko w całości wykonanych z przyrządów SiC [16], [18], [19], ale również zbudowanych z tranzystorów Si IGBT oraz Si MOSFET, ale zawierających diody zwrotne z węglika krzemu [17]. Zastosowanie przyrządów SiC może przynieść wymierne korzyści, zarówno ze względu na zmniejszenie gabarytów filtru sieciowego jak i zmniejszenie strat zwłaszcza w przekształtnikami AC-DC-AC małych elektrowni wiatrowych, w których sprawność zależy od prędkości wiatru i które przez większość czasu pracują niedociążone [19], [27]. Parametry charakteryzujące przyrządy SiC dostępne obecnie na rynku wciąż jeszcze odbiegają od korzystnych wartości spodziewanych z zastosowania technologii węglika krzemu. Wiąże się to przede wszystkim z wciąż niezadowalającą jeszcze czystością materiału uzyskiwanego procesie produkcyjnym. Uzyskanie wartości PRZEGLĄD ELEKTROTECHNICZNY (Electrical Review), ISSN , R. 88 NR 4b/2012 1

2 przewodzonych prądów powyżej 100A w przekształtnikach małych elektrowni wiatrowych wymaga więc obecnie równoległego łączenia przyrządów SiC [8]. W niniejszym referacie przedstawiono analizę teoretyczną i wyniki badań wybranych przyrządów SiC: tranzystorów SiC JFET oraz diod SiC Schottky'ego, ze względu na ocenę możliwości ich zastosowania w przekształtnikach AC-DC-AC małych elektrowni wiatrowych [19], [27]. Zmiana technologii wytwarzania przekształtników AC-DC-AC dla małych elektrowni wiatrowych polegająca na wprowadzeniu przyrządów półprzewodnikowych SiC wymaga najpierw opracowania nowych metod sterowania i zaawansowanych układów sterowania bramkowego [20] - [25]. W rozdziale drugim niniejszego referatu przedstawiono rozważania teoretyczne oraz wyniki badań symulacyjnych i laboratoryjnych układu sterowania bramkowego tranzystorów SiC JFET typu normally off, tzn. wyłączonych przy braku sygnału sterującego. Opracowany przez autorów układ sterowania bramkowego jest podobny do proponowanego w [20] - [22] i został wykonany z dostępnych niedrogich elementów elektronicznych. W rozdziale trzecim przedstawiono wybrane charakterystyki statyczne tranzystorów SiC JFET normally off o różnych parametrach kanału. W rozdziale czwartym przedstawiono charakterystyki dynamiczne badanych tranzystorów SiC JFET normally off. W referacie przedstawiono wyniki badań wpływu parametrów układu sterowania bramkowego na charakterystyki statyczne i dynamiczne tranzystorów SiC JFET oraz wpływu parametrów pasożytniczych na proces przełączania. Układ sterowania bramkowego tranzystorów SiC JFET Podstawowym zadaniem układów sterowania bramkowego tranzystorów polowych jest dostarczenie bądź usunięcie niezbędnego ładunku bramki, wymaganego przez wewnętrzną pojemność bramka-źródło oraz tzw. wejściową pojemność Millera, w celu wymuszenia zmiany stanów tranzystora pomiędzy stanami przewodzenia i wyłączenia. Występująca w tranzystorach polowych pojemność Millera jest związana z tzw. efektem Millera ograniczającym maksymalną częstotliwość pracy tranzystora [23]. Konwencjonalne układy sterowania bramkowego tranzystorów polowych nie mogą zostać bezpośrednio zastosowane do sterowania tranzystorów SiC JFET. W literaturze można znaleźć dwa typy specjalizowanych układów sterowania bramkowego tranzystorów SiC JFET normally-off: sterowniki bramkowe o pojedynczym stopniu wyjściowym i o sprzężeniu AC z bramką tranzystora (onestage AC-coupled) [24] - [25], sterowniki bramkowe dwustopniowe, o dwóch stopniach wyjściowych i o sprzężeniu DC z bramką tranzystora (twostage DC-coupled) [20] - [23]. Zaletą jednostopniowych sterowników bramkowych jest ich prosta konstrukcja i niski koszt. Mogą być konstruowane w oparciu o konwencjonalne sterowniki bramkowe tranzystorów bipolarnych BJT [24] oraz modyfikowane dla uzyskania lepszych właściwości dynamicznych i poprawy sprawności [25]. Jednakże ze względu na realizację sygnału forsującego załączenie tranzystora i sygnału podtrzymującego przewodzenie tranzystora za pomocą tego samego stopnia wyjściowego mogą charakteryzować się wyższymi stratami na przewodzenie niż układy dwustopniowe, posiadające oddzielny stopień wyjściowy dla załączania tranzystora i osobny stopień wyjściowy dla podtrzymania procesu przewodzenia i wyłączenia tranzystora. Maksymalna częstotliwość pracy osiągana w układach jednostopniowych może być niższa niż w układach dwustopniowych. Z tego względu do realizacji przekształtnika AC-DC-AC z tranzystorów SiC JFET typu normally off wybrano dwustopniowy układ sterownika bramkowego o sprzężeniu realizowanym za pomocą napięcia stałego. Rozpatrywany układ sterownika bramkowego o sprzężeniu DC [20] - [23] zawiera źródło impulsowego sygnału sterującego oraz dwa podukłady stopni wyjściowych: podukład stopnia wyjściowego A oraz podukład stopnia wyjściowego B sprzężone z bramką tranzystora SiC JFET za pomocą napięcia stałego. Stopień wejściowy sterownika bramkowego zawiera układ logiczny generujący dwa przesunięte między sobą impulsy sterujące: krótki impuls wymuszający w stopniu wyjściowym A napięcie o wyższej amplitudzie, drugi, znacznie dłuższy impuls sterujący, wymuszający w stopniu wyjściowym B napięcie o mniejszej amplitudzie. Stopień wyjściowy A wymusza prąd bramkowy forsujący załączenia tranzystora i odpowiada za dynamikę procesu załączenia, podczas gdy stopień wyjściowy B wymusza prąd bramkowy podtrzymania przewodzenia tranzystora i odpowiada za właściwości obwodu bramkowego w stanie przewodzenia [23]. Prąd forsujący, o znacznie wyższej amplitudzie w porównaniu z prądem podtrzymania, ładuje pojemność wejściową tranzystora SiC JFET zapewniając zadaną dynamikę załączenia. Minimalny czas trwania impulsu sterującego stopniem wyjściowym A zależy od parametrów tranzystora SiC JFET. W celu ograniczenia strat w obwodzie bramkowym czas impulsu sterującego prądem forsującym powinien być możliwie jak najkrótszy, zgodnie z zaleceniami producenta [23]. Ze wzrostem częstotliwości przełączeń rośnie bowiem udział strat stopnia wyjściowego A w ilości całkowitych strat falownika. Dodatkowo, jeżeli stopień wyjściowy A pozostanie zbyt długo aktywny w czasie, gdy tranzystor SiC JFET jest już załączony i przewodzi, może wystąpić zbyt duże wydzielanie strat w bramce, prowadzące w skrajnym wypadku do uszkodzenia bramki. Kiedy stopień wyjściowy A zostaje wyłączony, kontrolę nad procesem przewodzenia oraz wyłączenia tranzystora SiC JFET przejmuje stopień wyjściowy B. W czasie przewodzenia stopień wyjściowy B sprowadza prąd bramkowy do wartości minimalnej, wymaganej do przewodzenia tranzystora, którą określa producent. Zbyt mała wartość prądu bramkowego w czasie przewodzenia może doprowadzić do zmian właściwości kanału i uszkodzenia tranzystora, zwłaszcza przy dużych prądach obciążenia. W dostępnych komercyjnie układach scalonych sterowników bramkowych tranzystorów SiC JFET typu normally off, w zależności od parametrów tranzystora, rekomendowana amplituda prądu bramkowego forsującego jest z przedziału 2 A - 9 A, podczas gdy amplituda prądu bramkowego podtrzymania jest z przedziału 100 ma ma [20] - [23]. W niniejszym rozdziale zaproponowano alternatywny sposób realizacji dwustopniowego, izolowanego sterownika bramkowego o sprzężeniu DC, z wykorzystaniem ogólnodostępnych na rynku i niedrogich elementów elektronicznych. W opracowanym sterowniku bramkowym zastosowano półmostkowy, izolowany wzmacniacz bramkowy ADuM1234, dwa tranzystory bipolarne PNP oraz jeden tranzystor bipolarny NPN. Schemat stopnia wejściowego opracowanego sterownika bramkowego tranzystorów SiC JFET, zawierający układ logiczny oraz izolowany wzmacniacz bramkowy został pokazany na rysunku 1. Wybrany do realizacji stopnia izolacyjnego układ scalony ADuM1234 charakteryzuje się wysoką odpornością na zakłócenia wynikające z dużych szybkości zmian składowej zgodnej napięcia do 75 kv/ s. Przesunięcie 2 PRZEGLĄD ELEKTROTECHNICZNY (Electrical Review), ISSN , R. 88 NR 4b/2012

3 pomiędzy impulsami sterującymi stopniami wyjściowymi A oraz B zostało zrealizowane za pomocą obwodu RC. Na rysunku 3 pokazane zostały przebiegi symulacyjne prądu bramkowego dla różnych wartości rezystorów R 1 i R 2 oraz stałej wartości R 3 =2,7 przy częstotliwości przełączeń 100kHz i współczynniku wypełnienia D=0,045. Na rysunku 4 pokazano widok fragmentu opracowanej płytki sterującej falownika napięcia zawierającej 6 układów sterowania bramkowego z zaznaczonym miejscem połączenia z tranzystorem SiC JFET. Na rysunku 5 pokazano przebiegi prądów i napięć bramkowych uzyskane w układzie laboratoryjnym dla różnych wartości R 1 i R 2. Rys.1. Stopień wejściowy proponowanego układu sterowania bramkowego zawierający układ logiczny 74HC02 oraz izolację realizowaną za pomocą układu ADuM1234 Proponowany układ różni się od scalonych układów komercyjnych zasilanych napięciami +15 V i -15 V trzema poziomami napięć zasilających: +5 V, +15 V oraz -10 V. Schemat szczegółowy proponowanego sterownika bramkowego tranzystora SiC JFET normally off opracowany do badań symulacyjnych w programie PSIM został pokazany na rysunku 2. Rys.4. Widok fragmentu opracowanego dwustopniowego sterownika bramkowego o sprzężeniu DC. Zaznaczono miejsce połączenia płytki z tranzystorem SiC JFET normally off Rys.2. Schemat proponowanego dwustopniowego sterownika bramkowego o sprzężeniu DC dla tranzystorów SiC JFET normally off opracowany do badań symulacyjnych w programie PSIM Stopnie wyjściowe A oraz B układu sterowania bramkowego są sprzężone z bramką tranzystora za pomocą trzech rezystorów R 1, R 2 oraz R 3. Rezystor R 1 sprzęga stopień wyjściowy A. Od jego wartości zależy amplituda prądu forsującego oraz charakterystyki dynamiczne załączania tranzystora SiC JFET, zwłaszcza stromość zmian napięcia dren-źródło. Pozostałe dwa rezystory R 2 i R 3 sprzęgają z bramką stopień wyjściowy B, przy czym przez R 2 płynie prąd w stanie przewodzenia tranzystora (prąd diody widocznej na schemacie zastępczym bramki tranzystora SiC JFET 63m na rysunku 2), a rezystor R 3 przewodzi prąd bramkowy w czasie wyłączania. Rys.3. Przebiegi symulacyjne prądu bramki w proponowanym układzie z zastosowaniem podstawowego modelu bramki badanego tranzystora SiC JFET 0,063 Rys.5. Przebiegi sygnałów bramkowych: prądu - u góry (1 A/dz) oraz napięcia - na dole (5 V/dz) przy częstotliwości 100 khz i współczynniku wypełnienia impulsu D= 0,2 W przeprowadzonych badaniach przepływ prądu załączenia rzędu 50 ma nie powodował zbyt dużych strat i wystarczał do złączenia tranzystora pracującego przy lekkim obciążeniu (<50% znamionowego), natomiast nie był wystarczający do prawidłowej pracy tranzystora pracującego znamionowo. Zwiększony prąd podtrzymania do wartości 280 ma (R 2 = 5 ) zapewniał prawidłową pracę badanych tranzystorów. Spadek napięcia na złączu bramka źródło U GS przy prądzie podtrzymania 280 ma wynosił około 3V i powodował wydzielenie strat rzędu 840 mw. Te straty oraz straty wydzielane na rezystorze bramkowym R 2 stanowią całość strat układu bramkowego tranzystora SiC JFET w czasie przewodzenia. Charakterystyki statyczne tranzystorów SiC JFET Dwa rodzaje tranzystorów SiC JFET typu normally off o znamionowych rezystancjach drenu podawanych przez producenta: 100 m oraz 63 m były badane pod kątem potencjalnego wykorzystania w przekształtniku AC-DC-AC małej elektrowni wiatrowej. W układzie laboratoryjnym zbadane zostały metodą techniczną rezystancje kanału obu tranzystorów dla temperatur złącza : 25 C, 50 C, 75 C, 100 C, 125 C, 150 C i 175 C. Badania przeprowadzono, aby określić charakter współczynnika temperaturowego rezystancji, który jest warunkiem stabilnej pracy urządzeń z tranzystorami połączonymi równolegle. W tabeli 1 podane zostały podstawowe parametry badanych tranzystorów SiC JFET typu normally off: napięcie dren-źródło U DC, prąd PRZEGLĄD ELEKTROTECHNICZNY (Electrical Review), ISSN , R. 88 NR 4b/2012 3

4 drenu I D w temp 125 C oraz całkowita energia przełączania E TS =E ON +E OFF (U DS = 600 V, I D1 = 12 A, I D2 = 24 A obciążenie indukcyjne, T J = 25 C /150 C) Tabela 1. Parametry badanych tranzystorów SiC JFET Typ U DS I DS (125 C) E TS (I D1 ) E TS (I D2 ) tranzystora [V] [A] [µj] [µj] SJEP120R /185 - SJEP120R /460 RDSon [Ω] 0,16 0,14 0,12 0,1 0,08 0,06 0,04 25 C 50 C 75 C 100 C 125 C 150 C 175 C Na rysunku 6 pokazano schemat niskonapięciowego stanowiska laboratoryjnego do badania charakterystyk statycznych U-I tranzystorów SiC JFET. 0, ID [A] Rys.8. Zmian rezystancji drenu w funkcji prądu drenu R DSon =f(i D ) tranzystora SJEP120R063 dla różnych temperatur przy prądzie podtrzymania I gon =280 ma Rys.6. Schemat niskonapięciowego stanowiska laboratoryjne do badania charakterystyk statycznych tranzystorów SiC JFET a) b) RDSon [Ω] RDSon [Ω] 0,35 0,3 0,25 0,2 0,15 0,1 0, ,35 0,3 0,25 0,2 0,15 0,1 0,05 0 ID [A] ID [A] 25 C 50 C 75 C 100 C 125 C 150 C 175 C Rys.7. Zmiany rezystancji drenu w funkcji prądu drenu R DSon =f(i D ) tranzystora SJEP120R100 (a) oraz SJEP120R063 (b) dla różnych temperatur przy prądzie podtrzymania I gon =50 ma Układ pomiarowy z rys. 6 umożliwia pomiar rezystancji kanału tranzystorów (R DSon ) poprzez jednoczesną rejestrację prądu drenu I D oraz spadku napięcia U DS pomiędzy drenem i źródłem. Aby wyeliminować błąd wynikający z tzw. samoogrzewania się badanych przyrządów, skutkiem wydzielania się mocy strat w złączu, pomiary wykonano rejestrując prąd i napięcie towarzyszące rozładowywaniu wstępnie naładowanego kondensatora. 25 C 50 C 75 C 100 C 125 C 150 C 175 C Czas rozładowania nie przekraczał 1ms i można przyjąć, że towarzyszący mu wzrost temperatury złącza był pomijalny. Uzyskane charakterystyki zmian rezystancji drenu w funkcji prądu drenu R DSon =f(i D ) badanych tranzystorów SiC JFET, opisanych w Tabeli 1, dla różnych temperatur oraz dla minimalnej wartości prądu podtrzymania I gon =50 ma zostały pokazane na rysunku 7. Na rysunku 8 pokazano charakterystyki R DSon =f(i D ) tranzystora SJEP120R063 dla znamionowego prądu podtrzymania I gon =280 ma. Z charakterystyk statycznych pokazanych na Rys. 7 oraz Rys. 8 wynika, że badane tranzystory SiC JFET charakteryzują się dodatnim współczynnikiem temperaturowym. Ze wzrostem temperatury rośnie ich rezystancja kanału, co umożliwia łączenie równoległe tranzystorów. Zaletą dodatniego współczynnika temperaturowego jest uzyskiwana równomierność obciążenia tranzystorów pracujących równolegle. Przy zbyt małym prądzie podtrzymania (Rys. 7) można zauważyć gwałtowny wzrost rezystancji przy wysokich temperaturach złącza i dużych prądach drenu. Jest to zjawisko niekorzystne i przy zastosowaniu w przekształtnikach energoelektronicznych wymaga uwzględnienia w układach odpowiednich zabezpieczeń. W określonym punkcie pracy niewielki wzrost obciążenia powoduje lawinowy wzrost strat i może być przyczyną uszkodzenia tranzystora. Poprawy właściwości badanych tranzystorów przy zastosowaniu w przekształtnikach energoelektronicznych można spodziewać się przy zastosowaniu układów chłodzenia. Obserwowane zmiany rezystancji w funkcji obciążenia zaczynały być istotne począwszy od temperatury 125 C. Rozwiązanie związane z chłodzeniem przyrządów SiC do temperatury poniżej 125 C jest sprzeczne z założeniem o temperaturach pracy przyrządów SiC powyżej 150 C. Charakterystyki dynamiczne tranzystorów SiC JFET Wprowadzenie do układów energoelektronicznych przyrządów SiC o dużych stromościach zmian napięcia (du/dt) i znacznych częstotliwościach przełączania, rzędu setek khz pociąga za sobą powstanie szeregu problemów związanych ze wzrostem negatywnego wpływu parametrów pasożytniczych, jak indukcyjności doprowadzeń czy pojemności doziemne, powodujących problemy kompatybilności elektromagnetycznej (EMC/EMI). Zastosowanie szybkich diod SiC Schottky'ego, o prawie zerowym prądzie wstecznym, z jednej strony wpływa na zmniejszenie strat na przełączanie a z drugiej strony może mieć wpływ na zmniejszenie tłumienia oscylacji związanych z przełączaniem w układzie tranzystor - dioda [20]. Oscylacje występujące w procesie przełączania szybkich tranzystorów i diod Schottky'ego mocy z węglika krzemu przy częstotliwości 100kHz mogą wynikać z wpływu 4 PRZEGLĄD ELEKTROTECHNICZNY (Electrical Review), ISSN , R. 88 NR 4b/2012

5 parametrów pasożytniczych, nawet z minimalnego ładunku całkowitego diody SiC ale również z niedopasowania szybkości przełączania tranzystora i zdolności przełączania diody. Takie niedopasowanie może powodować obniżenie jakości działania falownika a nawet uszkodzenie przyrządów półprzewodnikowych. Na rysunku 9 przedstawiono schemat opracowanego obwodu testowego do badania charakterystyk dynamicznych tranzystorów SiC JFET normally off. W układzie sterowania bramkowego tranzystora SiC JFET z Rys. 9 zapewniono dużą szybkość załączania poprzez dobór rezystora stopnia wyjściowego A o wartości R 1 =2,7. W czasie przeprowadzonych badań charakterystyk dynamicznych przebiegi napięć i prądów były rejestrowane z wykorzystaniem oscyloskopu Tektronix typ DPO4104 wyposażonego w sondę prądową TCP0030 o paśmie 120 MHz, dwie sondy napięciowe różnicowe typu P5205 oraz sondę napięciową P6931A o paśmie 500 MHz do rejestracji sygnałów bramkowych. stromości zmian napięcia: du/dt >25kV/ s w układzie z diodą S1 oraz du/dt >20kV/ s w układzie z diodą S2 oraz duże stromości zmian prądów: di/dt>2ka/ s w układzie z diodą S1 oraz di/dt>1,5kv/ s w układzie z diodą S2. a) b) Rys.11. Przebiegi napięcia dren-źródło U DS i napięcia bramkowego U GS oraz prądu drenu I D badanego tranzystora z diodą S1: załączanie (a) oraz wyłączanie tranzystora (b) a) b) Rys.12. Przebiegi napięcia dren-źródło U DS i napięcia bramkowego U GS oraz prądu drenu I D badanego tranzystora z diodą S2: załączanie (a) oraz wyłączanie tranzystora (b) Rys.9. Schemat układu testowego do badania charakterystyk dynamicznych. Rezystor stopnia wyjściowego A: R 1 =2,7 Rys.10. Układ testowy do badania charakterystyk dynamicznych tranzystorów SiC JFET normally off oraz diod SiC Schottky (a); przyjęty sposób oznaczenia mierzonych napięć i prądów (b) Do realizacji testowego ukł+adu laboratoryjnego wykorzystano płytkę PCB wykonaną z materiału FR4. Na rysunku 10 pokazany został widok opracowanego układu testowego do badania charakterystyk dynamicznych tranzystorów SiC JFET normally off. Przebiegi prądów i napięć badanego tranzystora SiC JFET podczas załączania i wyłączania zostały pokazane na Rys. 11 oraz Rys. 12. Badano przebiegi przy połączeniu badanego tranzystora z różnymi typami diod SiC Schottky różnych producentów, połączonych zgodnie ze schematem z Rys. 9. Parametry badanych diod zostały przedstawione w Tabeli 2. Badane diody SiC Schottky'ego charakteryzują się blisko 20-krotnie mniejszym ładunkiem całkowitym od ultraszybkich diod krzemowych typu 'soft recovery' o zbliżonych wartościach napięcia i prądu. Dioda S1 charakteryzuje się ponadto o jedną trzecią mniejszym spadkiem napięcia podczas przewodzenia niż dioda S2 [18], [19]. Jak widać z Rys. 11 oraz Rys. 12, w czasie przełączania uzyskano bardzo duże Tabela 2. Parametry badanych diod SiC Schottky Nazwa Napiecie Prąd (125 C) Całkowity ładunek diody/skrót [V] [A] Dioda SiC Schottky /S Qc=122nC przy di/dt=500a/µs Dioda SiC Schottky /S Qc=129nC przy di/dt=500a/µs Przebiegi wyłączania tranzystora SiC JFET na Rys. 11 oraz Rys. 12 przy zastosowaniu obydwu diod wyglądają podobnie. Proces załączenia diod SiC Schottky'ego nie wywiera negatywnego wpływu na wyłączanie tranzystora. Istotne różnice widać w przebiegach załączania tranzystora. W układzie z diodą S1 występują znacznie mniejsze oscylacje niż w przypadku diody S2. Dioda S1 charakteryzuje się nieco mniejszym ładunkiem całkowitym Q c i większym spadkiem napięcia przy przewodzeniu, a zatem nieco większymi stratami niż dioda S2 co może mieć wpływ na lepsze tłumienie oscylacji. Częstotliwość oscylacji prądu występujących przy załączeniu tranzystora SiC JFET w układzie z diodą S2 jest rzędu 50 MHz a ich amplituda dwukrotnie przewyższa wartość prądu w stanie ustalonym. W pracy zbadano wpływ spowolnienia przełączania tranzystora SiC JFET na amplitudę oscylacji w układzie z diodą S2. W układzie sterowania bramkowego tranzystora zwiększano wartości rezystorów R 1 oraz R 3. W tabeli 3 pokazano wpływ zmian rezystancji R 1 i R 3 na czasy załączania i wyłączania tranzystora SiC JFET przy prądzie drenu I D =20A. Na rys. 13 pokazano przebiegi prądu podczas wyłączania diody S2 w układzie z badanym tranzystorem SiC JFET przy różnych wartościach R 1. Wnioski Przedstawiony w referacie układ sterowania bramkowego tranzystorów SiC JFET typu normally off posiada dwa stopnie wyjściowe o sprzężeniu DC z bramką tranzystora. Uzyskane charakterystyki statyczne i dynamiczne pokazują istotny wpływ parametrów sterownika PRZEGLĄD ELEKTROTECHNICZNY (Electrical Review), ISSN , R. 88 NR 4b/2012 5

6 bramkowego, zwłaszcza rezystancji stopni wyjściowych A oraz B na właściwości statyczne i dynamiczne badanych tranzystorów SiC JFET. Rys.13. Zmiany stromości prądu di/dt diody S2 w układzie z badanym tranzystorem SiC JFET przy zmianach R 1 Tabela 3. Wpływ rezystancji R 1 na czasy załączania SiC JFET I D =20A R 1 = R 3 =2,7 R 1 = R 3 =5 R 1 = R 3 =10 R 1 = R 3 =20 T on T off T on T off T on T off T on T off 24ns 40ns 26ns 48ns 30ns 56ns 38ns 64ns Zbyt mały prąd bramkowy podtrzymania, wynikający z doboru rezystora R 2 w stopniu wyjściowym B sterownika powoduje niekorzystny wzrost rezystancji kanału przy dużych wartościach prądu drenu. Powoduje to z kolei wzrost strat tranzystora i może doprowadzić do jego uszkodzenia. Szybkość załączania tranzystora SiC JFET wynika z doboru rezystora R 1 stopnia wyjściowego A sterownika bramkowego. Uzyskane stromości zmian prądu powyżej wartości 500 A/ s, rekomendowanej przez producentów, powodują niekorzystne zjawiska w układzie tranzystora SiC JFET współpracującego z diodą SiC Schottky'ego. Przy zbyt dużej stromości zmian prądu tranzystora SiC JFET nawet niewielki ładunek całkowity Q c diody SiC może powodować impulsy prądu wstecznego o amplitudzie porównywalnej z prądem przewodzenia. Zmniejszenie niekorzystnych zjawisk występujących w czasie szybkich procesów przełączania tranzystorów SiC JFET można uzyskać poprzez odpowiedni dobór rezystorów sprzęgających w stopniach wyjściowych A i B opracowanego układu sterowania bramkowego tranzystorów SiC JFET. Praca została sfinansowana ze środków NCBiR na lata w ramach projektu 'LIDER': LITERATURA [1] Barlik R., Rąbkowski J., Nowak M., Przyrządy półprzewodnikowe z węglika krzemu (SiC) i ich zastosowania w energoelektronice, Przegląd Elektrotechniczny, 82 (2006), n. 11, 1-8 [2] Elasser A., Kheraluwala M. H., Ghezzo M., Steigerwald R.L., Evers N.A., Kretchmer J., Chow T.P., A comparative evaluation of new silicon carbide diodes and state-of-the-art silicon diodes for power electronic applications, IEEE Trans. Ind. Applications, 39 (2003), n. 4, [3] Funaki T., Balda, J. Junghans J., Kashyap A., Mantooth H., F. Barlow, T. Kimoto, and T. Hikihara, Power conversion with SiC devices at extremely high ambient temperatures, IEEE Trans. Power Electronics, 22 (2007), n. 4, [4] Nowak M., Rąbkowski J., Barlik R., Badania porównawcze właściwości wybranych krzemowych i węglikowo krzemowych łączników mocy, Przegląd Elektrotechniczny, 84 (2008), n. 7 [5] Bortis D., B. Wrzecionko, J. W. Kolar, A 120 C Ambient Temperature Forced Air-Cooled Normally-off SiC JFET Automotive Inverter System, Proc. IEEE Conf. APEC (2011), CD-ROM [6] Agarwal A., Das M., Hull B., Krishnaswami S., Palmour J., Richmond J., Sei-Hyung R., Zhang J., "Progress in Silicon Carbide Power Devices," Proc. 64th IEEE Device Research Conference, 2006, pp [7] Lai R., Wang F., Ning P., D. Zhang, D. Jiang, R. Burgos, D. Boroyevich, K.J. Karimi, V.D. Immanuel, Development of a 10 kw High Power Density Three-Phase AC-DC-AC Converter Using SiC Devices, 13th European Conference on Power Electronics and Applications EPE (2009), 1-12 [8] Chinthavali M., Ning P., Cui Y., Tolbert L. M., Investigation on the Parallel Operation of Discrete SiC BJTs and JFETs, Proc. IEEE Conf. APEC (2011), [9] Abuishmais I., Undeland T., Dynamic Characterization of 63 m, 1.2 kv, Normally-off SiC VJFET, Proc. 8th IEEE Conf. ECCE Asia (2011), [10] Josifovic I., Popovic-Gerber J., Ferreira J. A., SiC JFET Switching Behavior in a Drive Inverter under Influence of Circuit Parasitics, IEEE Conf. ECCE Asia (2011), [11] Jiang D., Burgos R., Wang F., Boroyevich D., Temperature Dependent Characteristics of SiC Devices: Performance Evaluation and Loss Calculation, IEEE Trans. Ind. Electronics, 99 (2011), 1-22 [12] Jiang D., Wang F., Evaluation of SiC Devices in Converter Phase-leg at High Temperature, Proc. IEEE Conf. 2011, [13] Robutel R., Martin C., Morel H., Mattavelli P., Boroyevich D., Meuret R., Integrated Common Mode Capacitors for SiC JFET Inverters, Proc. IEEE Conf. APEC (2011), [14] Han T. J., Nagashima J., Kim S. J., High Density 50 kw SiC Inverter Systems Using a JFET Based Six-Pack Power Module, Proc. 8th IEEE. Conf. IPEC ECCE Asia (2011), [15] Xu F., Jiang D., Wang J., Wang F., Tolbert L.M., Han T. J., Nagashima J., Kim S. J., High Temperature Packaging of 50 kw Three-Phase SiC Power Module, Proc. IEEE Conf. IPEC ECCE Asia (2011), May 30-June 3, [16] Rabkowski J., R. Barlik, Three-phase Grid Inverter with SiC JFETs and Schottky Diodes, 16th International Conference "Mixed Design of Integrated Circuits and Systems" MIXDES (2009), [17] Michalski A., Zymmer K., Badania właściwości przyrządów energoelektronicznych z węglika krzemu (SiC) w warunkach komutacji prądu z wysoką częstotliwością, Prace Instytutu Elektrotechniki, Zeszyt 243 (2009), 5-26 [18]Adamowicz M., Giziewski S., Pietryka J., Krzemiński Z., Performance Comparison of SiC Schottky Diodes and Silicon Ultra Fast Recovery Diodes, Proc. IEEE Conf. Compatibility and Power Electronics CPE (2011), June 1-3, CD-ROM [19] Adamowicz M., Giziewski S., Pietryka J., Rutkowski M., Krzemiński Z., Evaluation of SiC JFETs and SiC Schottky Diodes for Wind Generation Systems, Proc. 20-th IEEE Int. Symp. Industrial Electronics ISIE (2011), June 27-30, [20] Kelley R., A. Ritenour, D. Sheridan, J. Casady: Improved Two- Stage DC-Coupled Gate Driver for Enhancement-Mode SiC JFET, Proc. 25-th Annual IEEE Applied Power Electronics Conference and Exposition APEC (2010), [21] Kelley R., F. Rees, D. Schwob: Optimized Gate Driver for Enhancement-mode SiC JFET, Conf. Proc. of Power Conversion Intelligent Motion PCIM (2009), CD-ROM. [22] Kelley R.L., F. Rees, Gate Driver For Enhancement-Mode And Depletion-Mode Wide Bandgap Semiconductor JFETs, United States Patent Application US 2010/ [24] Mazzola M.,R. Kelley, Application of a Normally-off Silicon Carbide Power JFET in a Photovoltaic Inverter, Proc. of IEEE Conf. APEC 2009, [25] Wrzecionko B., S. Kach, D. Bortis, J. Biela, J. W. Kolar: "Novel AC Coupled Gate Driver for Ultra Fast Switching of Normally- Off SiC JFETs," Proc. IEEE Conf. IECON (2010), CD-ROM, 1-8 [26] Callanan B., Application Considerations for Silicon Carbide MOSFETs, Application Note (2011), [27] Adamowicz M., Krzemiński Z., Szewczyk J., Bezczujnikowe sterowanie generatorem klatkowym w stanach lotnego startu elektrowni wiatrowej, Przegląd Elektrotechniczny, 87 (2011), n. 1, Autorzy: dr inż. Marek Adamowicz, Politechnika Gdańska, Katedra Mechatroniki i Inżynierii Wysokich Napięć, ul. Narutowicza 11/12, Gdańsk, madamowi@ely.pg.gda.pl; mgr inż. Jędrzej Pietryka, mgr inż. Sebastian Giziewski, mgr inż. Mariusz Rutkowski, prof. dr hab. inż. Zbigniew Krzemiński, Politechnika Gdańska, Katedra Automatyki Napędu Elektrycznego, ul. Sobieskiego 7, Gdańsk, zkrzem@ely.pg.gda.pl 6 PRZEGLĄD ELEKTROTECHNICZNY (Electrical Review), ISSN , R. 88 NR 4b/2012