Architektura Systemów Komputerowych 2

Transkrypt

1 Architektura Systemów Komputerowych 2 Pytania egzaminacyjne z części pisemnej mgr inż. Leszek Ciopiński Wykład I 1. Historia i ewolucja architektur komputerowych 1.1. Czy komputer Z3 jest zgodny z maszyną Turinga? 1.2. W języku którego poziomu programowano komputery zerowej generacji? (...) 1.3. Jak nazywał się pierwszy amerykański komputer 1. generacji? (...) 1.4. Jak nazywał się pierwszy polski komputer 1. generacji? (...) 1.5. Komputery 2. generacji budowane były na: (...) Czy zmniejszenie rozmiarów komputerów 2. generacji w stosunku do komputerów 1. generacji pozwalało przyspieszyć ich działanie? 1.7. Jak nazywał się polski komputer 3. generacji? (...) 1.8. Czy komputery 3. generacji budowane były bezpośrednio na tranzystorach? 1.9. Na układach której skali integracji opierały się komputery 4. generacji? (...) Czy komputer kwantowy dla takich samych danych wejściowych zawsze zwraca takie same dane wyjściowe? 1.11.Jak nazywał się pierwszy cyfrowy komputer świata? (...) 1.12.Jak nazywał się pierwszy komputer mikroprogramowalny? (...) 1.13.Jak nazywał się pierwszy komputer komercyjny? (...) Czy głównym zastosowaniem komputera ENIAC było przeprowadzenie spisu ludności? 1.15.W jakim systemie liczbowym pracował komputer ENIAC? (...) Czy program dla komputera ENIAC umieszczany był w jego pamięci operacyjnej? Czy klasyczna maszyna Turinga kiedykolwiek została zbudowana? Co to znaczy, że architektura komputera jest zgodna z maszyną Turinga? (...) Koncepcja von Neumana/Turinga zakłada, że architektura komputerowa będzie pracowała w systemie liczbowym: (...) Koncepcja von Neumana/Turinga zakłada, że za pobieranie rozkazu odpowiedzialny/odpowiedzialna będzie: (...) Czy koncepcja von Neumana/Turinga zakłada umieszczanie programu w pamięci dedykowanej, oddzielonej od pamięci danych? Czy w strukturze komputera IAS występują magistrale? Co było wspólnym elementem komputerów IBM serii 360? (...) 1.24.Jak nazywała się pierwszy minikomputer? (...) Jak nazywa się firma, która zaprojektowała pierwszy uniwersalny mikroprocesor? (...)! Architektura Systemów Komputerowych 2! 1

2 1.26.Ilu bitowy był mikroprocesor Intel 4004? (...) Wykład II 2.Procesory mikroprogramowalne 2.1. Czy plik rejestrów znajduje się w części sterowania CPU? 2.2. Czy część operacyjna procesora może mieć wpływ na jego część sterującą? 2.3. Czy klasyczne projektowanie CPU ułatwia późniejsze wprowadzanie zmian? 2.4. Czy mikroprogramowalne projektowanie procesora ułatwia jego ręczne zaprojektowanie? 2.5. Na podstawie dowolnej ilości której z poniższych bramek można zaprojektować dowolny układ cyfrowy? (...) 2.6. Który z poniższych układów cyfrowych służy do rozdzielania sygnału na kilka różnych kanałów? (...) 2.7. Czy licznik jest odmianą rejestru? 2.8. Która odmiana rejestru jest używana w pliku rejestrów standardowego procesora? 2.9. Która odmiana rejestru może być użyty w celu buforowania danych wysyłanych z komputera poprzez modem typu V.92? (...) Czy ALU operuje na liczbach zmiennoprzecinkowych za pomocą dedykowanych dla nich rozkazów? Czy przy założeniu zastosowania odpowiedniego rozkazu poprzednio realizowana operacja w ALU może mieć wpływ na następną operację? Czy w klasycznej implementacji ALU można rozdzielić układ logiczny i arytmetyczny? Czy w mikroprogramowalnym projektowaniu CPU w części sterującej procesora znajduje się jedynie pamięć? Czy mikroprogram jest po prostu krótkim programem? Czy mikroprogram procesora znajduje się w pamięci operacyjnej systemu komputerowego? Od czego uzależniona jest ilość możliwych do wykonania na raz mikrooperacji? (...) Czy mikroprogram wymaga własnego układu sterowania niezależnego od układu sterowania programu? Wykład III 3.Mikroprogramowana jednostka sterująca: szeregowanie i wykonywanie mikrorozkazów 3.1. Rejestr rozkazu za zwyczaj określa adres mikroprogramu, który ma być wykonany: (...) 3.2. Najczęstszą metodą ustalania kolejnego rozkazu do wykonania jest: (...) 3.3. Czy rozgałęzienie bezwarunkowe może nie zostać wykonane? 3.4. Który z poniższych czynników nie ma wpływu na ustalenie kolejnego adresu mikroinstrukcji? (...) 3.5. Jaka jest zaleta używania mikroinstrukcji z dwoma polami adresowymi? (...)! Architektura Systemów Komputerowych 2! 2

3 3.6. Jaka jest wada używania mikroinstrukcji z dwoma polami adresowymi? (...) 3.7. Jaka jest zaleta używania mikroinstrukcji z jednym polem adresowymi? (...) 3.8. Jaka jest wada używania mikroinstrukcji z jednym polem adresowymi? (...) 3.9. Jaka jest zaleta używania mikroinstrukcji ze zmiennym formatem? (...) Jaka jest wada używania mikroinstrukcji ze zmiennym formatem? (...) Czy jako przykład niejawnego generowania adresu mikrorozkazu można podać przywracanie mikrorozkazu po powrocie z mikroprocedury? 3.12.Odwzorowanie adresu mikrorozkazu polega na: (...) Z ilu podstawowych etapów składa się cykl wykonywania mikrorozkazu? (...) Czy poprzez generowanie zewnętrznych sygnałów sterujących przez mikroprogram rozumiemy sygnały wyprowadzane na zewnątrz CPU? Czy przy założeniu, że każdy bit mikrorozkazu jest bitem sterującym, każda kombinacja bitów jest dozwolona? Które z poniższych działań nie jest techniką kodowania mikrorozkazu? (...) Czy kodowanie pośrednie mikroprogramu jest szybsze od bezpośredniego? Czy stosowanie adresów pionowych zamiast poziomych zmniejsza szerokość słowa adresowego? Czy stosowanie adresów pionowych zamiast poziomych przyspiesza działanie mikroprogramu? Wykład IV 4.Metody zwiększania wydajności komputera 4.1. Która z poniższych funkcji nie jest funkcją systemu komputerowego? (...) 4.2. Czy w klasycznym systemie komputerowym w operacji przekazywania danych z jednego do innego urządzenia wejścia-wyjścia musi brać udział procesor? 4.3. Czy w procesie zapisywania danych z urządzenia wejścia/wyjścia do pamięci komputera wymagany jest udział procesora? 4.4. Który z poniższych elementów nie należy do ogólnej struktury komputera? (...) 4.5. Który z poniższych elementów nie należy do ogólnej struktury procesora? (...) 4.6. Który z poniższych elementów nie należy do ogólnej struktury jednostki sterującej procesora? (...) 4.7. Czy przerwanie zgłoszone procesorowi obsługiwane jest natychmiast, bez względu na to w jakim stanie przetwarzania rozkazu znajduje się procesor? 4.8. Czy w celu przyspieszania prędkości procesora wystarczy jedynie podnosić prędkość zegara?! Architektura Systemów Komputerowych 2! 3

4 4.9. Z którym z wymienionych poniżej zjawisk związana jest problematyka przyspieszania prędkości zegara procesora? (...) Czy sprzętowe wspomaganie systemu operacyjnego jest warunkiem koniecznym, aby możliwe było jego działanie? Czy zwiększanie pamięci L1 i L2 do dużych rozmiarów przyspiesza pracę procesora? Który z poniższych interfejsów umożliwia bezpośredni zapis danych do pamięci RAM? (...) Czy interfejs USB 2.0 jest szybszy od FireWire 800? Czy czas dostępu dla gigabitowego ethernetu jest krótszy od czasu dostępu do lokalnego dysku twardego? Czy komputer Atari posiadał program wykonywany równolegle? Czy w architekturze Intel 8080 występował prefetch? 4.17.W którym modelu procesora pojawił się układ prefetch? (...) W którym modelu procesora pojawiło się wsparcie wielozadaniowości? W którym modelu procesora pojawiła się segmentacja pamięci RAM? (...) 4.20.Jaki jest cel segmentacji pamięci? (...) Czy segmentacja pamięci i stronicowanie jest tym samym? Ile potoków instrukcji występowało w procesorach Intel Pentium? (...) Czy rozkazy MMX z procesora Intel Pentium II operowały na liczbach zmiennoprzecinkowych? Czy rozkazy MMX z procesora Intel Pentium II posiadały wsparcie sprzętowe w przeciwieństwie do klasycznych rozkazów procesora? Czy architektura Intel Pentium 4 była dwurdzeniowa? Czy technologia Hyper-Threading symulująca dwa procesory na jednym powoduje podwojenie prędkości wykonywania programu? Wykład V 5.Metody zwiększania wydajności komputera 5.1. Czy kolejne etapy wykonywania rozkazu przez procesor mogą być wykonywane przez dedykowane układy? 5.2. Czy pobranie rozkazów o układu prefetch zawsze gwarantuje przyspieszenie działania programu? 5.3. Czy układ prefetch umożliwia skrócenie czasu pobierania instrukcji? 5.4. Czy układ prefetch umożliwia skrócenie czasu wykonywania instrukcji? 5.5. Ile cykli jest wyróżnianych przy prostym podziale na cykle rozkazowe? (...) 5.6. Czy wydzielenie układów procesora realizujących kolejne etapy przetwarzania rozkazu jest warunkiem koniecznym występowania potoku? 5.7. Które z poniższych zjawisk ma miejsce, jeśli któryś z cykli przetwarzania rozkazu pozostaje w danym bloku dłużej niż jeden takt zegara? (...) 5.8. Który z poniższych elementów nie jest etapem cyklu rozkazowego? (...) 5.9. Czy zawartość całego potoku może zostać usunięta?! Architektura Systemów Komputerowych 2! 4

5 5.10. Czy architektury komputerowe Intel 80x86 ukierunkowane były na przetwarzanie potokowe? Czy zwiększanie ilości stopni potoku może przyspieszyć jego działanie? Wykład VI 6.Metody optymalizacji przetwarzania potokowego 6.1. Czy podczas przetwarzania potokowego problem braku zasobów dotyczy jedynie pamięci RAM i urządzeń I/O? 6.2. Czy w przetwarzaniu potokowym zmiana kolejności wykonywanych instrukcji może przyspieszyć działanie programu? 6.3. Czy program zawierający dużą ilość skoków wykona się znacząco szybciej na procesorze z przeważaniem potokowym niż bez niego? 6.4. Czy wykonanie skoku wymusza opróżnienie potoku? 6.5. Czy zdarzenie RAR prowadzi do konfliktu danych? 6.6. Czy zdarzenie WAR zawsze prowadzi do odczytania nieprawidłowej danej? 6.7. Jaki jest problem przy zdarzeniu WAW? (...) 6.8. Co można powiedzieć o odczytanej wartości, jeśli wiadomo, że doszło do zdarzenia RAW? (...) 6.9. Czy planowanie wykonywania instrukcji programu na etapie kompilacji może wpłynąć na przyspieszenie wykonywania się tego programu na procesorze o architekturze potokowej? Czy każdy procesor potokowy może przesyłać wynik operacji z jednej jednostki na inną (niekoniecznie następną)? 6.11.Z jakim zjawiskiem związany jest problem konfliktu sterowania? (...) Czy wystąpienie przerwania wymaga oczyszczenia potoku? Która z poniższych metod nie jest sposobem zmniejszania strat skoków bezwarunkowych w procesorach z przetwarzaniem potokowym? (...) Która z poniższych metod nie jest sposobem zmniejszania strat skoków warunkowych w procesorach z przetwarzaniem potokowym? (...) Czy użycie bufora pamiętającego poprzedni odczyt przydatne jest przy każdym rodzaju pętli? Czy bufor pamięci pamiętający poprzedni odczyt może być zlokalizowany w pamięci RAM? Czy bufor pamięci pamiętający poprzedni odczyt zawsze pamięta wszystkie odczytane rozkazy? Czy użycie bufora prefetch przyspiesza wykonywanie wszystkich cykli rozkazu? Czy bufor prefetch może okazać się nieskuteczny, jeśli wystąpi instrukcja skoku? Czy dublowanie pierwszych stopni potoku zabezpiecza przed koniecznością czyszczenia całego potoku w przypadku wystąpienia instrukcji skoku? Czy dublowanie pierwszych stopni potoku zabezpiecza przed koniecznością czyszczenia całego potoku w przypadku wystąpienia wielokrotnego rozejścia warunkowego? Która z poniższych strategii nie należy do metod przewidywania instrukcji skoku: (...).! Architektura Systemów Komputerowych 2! 5

6 6.23. Która z poniższych strategii metod przewidywania instrukcji skoku jest najprostsza w implementacji: (...) Czy w metodzie przewidywania w zależności od kodu operacji dla danego rozkazu zakłada się, że skok na pewno wystąpi lub nie wystąpi? Czy w metodzie przewidywania instrukcji skoku na podstawie historii zakłada się, że skok wystąpi, jeżeli w trakcie działania programu częściej dochodziło do wystąpienia skoku niż jego braku? Czy stosując technikę opóźnionego wykonywania instrukcji skoku polecenie skoku można umieszczać w dowolnym miejscu programu? Wykład VII 7.Procesory o zredukowanej liście rozkazów RISC I 7.1. Czy idea procesorów RISC jest starsza, niż CISC? 7.2. Czy procesory CISC obsługują większą ilość rozkazów niż procesory RISC? 7.3. Czy w architekturze CISC występuje pełny potok? 7.4. Czy w procesorach CISC występuje mniejsza liczba rejestrów ogólnego przeznaczenia, niż w procesorach RISC? 7.5. Czy dla procesorów RISC nieopłacalna jest optymalizacja programu pod kątem przetwarzania potokowego? 7.6. Czy luka semantyczna jest jedną z przyczyn powstawania procesorów CISC? 7.7. Czy procesory RISC posiadają sprzętową implementację rozkazów HLL (np. CASE)? 7.8. Czy procesor RISC udostępnia więcej trybów adresowania pamięci niż procesor CISC? 7.9. Czy pisanie kompilatorów dla procesorów RISC jest łatwiejsze niż dla procesorów CISC? 7.10.Co jest statystycznie najczęstszym argumentem operacji? (...) Czy optymalizacja powinna koncentrować się wokół zmiennych globalnych? Czy wywołanie i powrót z procedury jest czasochłonne? Czy stosowanie makr zamiast funkcji może przyspieszyć działanie programu? Czy stosowanie makr zamiast funkcji może zmniejszyć objętość skompilowanego programu? Czy zwiększanie ilości rejestrów procesora zwiększa ilość koniecznych odwołań do pamięci? W celu efektywnego wykorzystania zwiększonego pliku rejestrowego należy wykonać następujące zmiany programowe: (...) Czy wywołanie funkcji lub procedury powoduje, że inne dane w danym momencie uważane są za lokalne? Czy używając okien rejestrów po wywołaniu funkcji i przełączeniu się na nowy zestaw rejestrów wartość poprzedniego zestawu ulega całkowitemu skasowaniu? Czy okna rejestrów umożliwiają łatwe przekazywanie funkcji dużej ilości parametrów?! Architektura Systemów Komputerowych 2! 6

7 7.20. Czy w oknie rejestrów część rejestry parametrów jest równocześnie częścią rejestrów na dane tymczasowe innego okna rejestrów? Czy w oknach rejestrów przechowywane są zmienne globalne? Czy maksymalny poziom zagłębiania w kolejne procedury jest ograniczony ilością dostępnych okien rejestrów? Czy użycie okien rejestrów przyspiesza operację wywołania i powrotu z procedury? Czy alokowanie zmiennych globalnych w pamięci RAM zawsze jest efektywnym rozwiązaniem? Czy pewna ilość zmiennych globalnych może zostać umieszczona w specjalnym zbiorze rejestrów procesora? Czy pamięć cache adresowana jest tak samo jak rejestry? Czy odwołując się do pamięci cache podajemy inny adres niż adres pamięci RAM / ROM? Wykład VIII 8.Procesory o zredukowanej liście rozkazów RISC II 8.1. Czy w celu efektywniejszego wykorzystania rejestrów ich przypisanie należy powierzyć programiście? 8.2. Czy języki wysokiego poziomu powinny mieć bezpośredni dostęp do rejestrów? 8.3. Czy kompilator dysponuje nieograniczoną ilością rejestrów symbolicznych? 8.4. Czy kilka rejestrów symbolicznych może zostać przypisanych do jednego rejestru procesora? 8.5. Używając algorytmu kolorowania grafu odzwierciedleniem rejestrów symbolicznych są: (...) Używając algorytmu kolorowania grafu odzwierciedleniem rejestrów rzeczywistych są: (...) Używając algorytmu kolorowania grafu połączenie pomiędzy dwoma węzłami oznacza: (...) Czy optymalizacja kodu programu pod kątem małego zużycia pamięci jest ekonomicznie opłacalna? 8.9. Czy procesory CISC z uwagi na dużą listę rozkazów umożliwiają pisanie szybszych programów w porównaniu z procesorami RISC? Która z poniższych cech nie jest charakterystyczna dla procesorów RISC? (...) Czy w rzeczywistości istnieje wyraźny podział na procesory RISC i CISC? Czy w procesorach RISC większość rozkazów bazuje na rejestrach? Czy superpotok posiada więcej stopni niż klasyczny potok? Wykład IX 9.Procesory superskalarne 9.1. Czy architekturę superskalarną można zastosować zarówno do procesorów RISC jak i CISC? 9.2. Czy architektura superskalarna umożliwia równoległe pobieranie i wykonywanie kolejnych rozkazów?! Architektura Systemów Komputerowych 2! 7

8 9.3. Czy architektura superpotokowa jest szybsza od architektury superskalarnej? 9.4. Czy ilość układów przetwarzających (np. potoków) w procesorze superskalarnym określa dopuszczalny poziom współbieżności? 9.5. Czy w celu pełnego wykorzystania procesorów superskalarnych konieczne było zastosowanie odpowiednich kompilatorów? 9.6. Czy termin prawdziwa zależność danych określa sytuację, gdy nie możliwe jest jednoczesne wykonanie dwóch kolejnych rozkazów, ponieważ drugi z nich czeka na wyniki pierwszego? 9.7. Czy można wykonać równolegle dwie instrukcje, jeśli pierwsza z nich jest instrukcją skoku warunkowego? 9.8. Czy każdy konflikt zasobów może zostać rozwiązany poprzez podwojenie ilości zasobów? 9.9. Które z poniższych stwierdzeń odnośnie projektowania współbieżności na poziomie rozkazu nie jest prawdziwe: (...) Czy sposób szeregowania rozkazów polegający na zachowaniu kolejności rozpoczynania i kończenia rozkazów jest efektywny? Czy sposób szeregowania rozkazów polegający na zachowaniu kolejności rozpoczynania i kończenia rozkazów dopuszcza wstrzymywanie wykonywania rozkazu do czasu zakończenia wykonywania się poprzedniego rozkazu? Czy sposób szeregowania rozkazów polegający na zachowaniu kolejności rozpoczynania i różnej kolejności kończenia rozkazów wymaga sprawdzania zależności wyjściowej? Czy zależność wyjściowa określa stan kończenia się programu? Która z poniższych cech nie charakteryzuje sposobu szeregowania rozkazów polegającego na różnej kolejności pobierania i kończenia rozkazów: (...)? Czy antyzależność oznacza, że dane rozkazy mogą być od razu wykonane współbieżnie? Czy antyzależność wiąże się z błędem odczytu w kolejnych rozkazach? Czy problem antyzależności może być rozwiązany poprzez dynamiczne przydzielanie rejestrów? Czy opłacalne jest duplikowanie zasobów, jeżeli nie możliwe jest dokonywanie zmian nazw rejestrów? Czy program statyczny może być wykonany na architekturze superskalarnej w sposób współbieżny? Które z poniższych stwierdzeń nie jest zgodne z zasadami implementacji architektury superskalarnej? Czy potok w procesorze Intel Pentium 4 umożliwia wprowadzanie zmian nazw rejestrów? Wykład X 10.Architektury wieloprocesorowe: klasyfikacja, architektury SIMD Pierwsze procesory zaliczane są w klasyfikacji Flynna do grupy: (...) Najmniej rozwiniętą grupą architektur w klasyfikacji Flynna jest: (...) Czy procesory wektorowe należą do architektury SIMD? Czy w architekturze SIMD pamięć jest współdzielona?! Architektura Systemów Komputerowych 2! 8

9 10.5. Czy w architekturze SIMD każda jednostka przetwarza te same dane? Czy w architekturze SISD występuje wiele jednostek przetwarzających? Czy architektura MISD posiada jedynie implementacje prototypowe? Czy architektura MIMD wymaga, aby wszystkie jednostki przetwarzające mogły korzystać ze wspólnej pamięci? Czy w architekturze MIMD dopuszcza się, aby każda z jednostek przetwarzających posiadała własny moduł pamięci? Czy architektury MIMD mogą być tworzone na bazie zwykłych komputerów połączonych ze sobą przy pomocy sieci połączeń? Czy superkomputery budowane są na bazie architektury SIMD? Czy głównym zastosowaniem procesorów wektorowych jest obliczanie współrzędnych wektorów na płaszczyźnie kartezjańskiej? Czy komputery o architekturze SIMD należą do mało wydajnych? Czy w architekturze SIMD na każdej jednostce przetwarzającej uruchomiony jest inny program? Czy przetwarzanie równoległe wymaga utworzenia kopii procesu dla każdego procesora? Czy występowanie równoległych procesorów jest niezbędne, aby możliwe było przetwarzanie wektorowe? Czy podczas łańcuchowego wykonywania rozkazów wyniki pośrednie zapisywane są w pamięci? Czy rejestry wektorowe tworzone są poprzez wielokrotne powielanie zwykłego pliku rejestrowego? Wykład XI 11.Architektury wieloprocesorowe: wieloprocesory symetryczne SMP Czy wykonywanie rozkazów współbieżnie i równolegle to to samo? Czy do przetwarzania równoległego konieczne jest wykorzystanie więcej niż jednego procesora? Czy w architekturze SMP procesory są specjalizowane? Czy w architekturze SMP czas dostępu każdego procesora do tego samego zasobu jest podobny? Czy w architekturze SMP wszystkie procesory muszą być dokładnie takie same? W architekturze SMP sterowanie nad komputerem powierza się: (...) Czy w architekturze SMP procesory współdzielą pamięć i urządzenia I/O? Czy uszkodzenie jednego procesora w architekturze SMP powoduje wstrzymanie pracy komputera? Czy architektura SMP jest skalowalna? Czy rozbudowa komputera o architekturze SMP możliwa jest jedynie podczas jego tworzenia? Czy w architekturze SMP procesory mogą być połączone z pamięcią i urządzeniami I/O przy pomocy wspólnej magistrali? Czy architektura SMP wymaga synchronizacji przy pomocy centralnej jednostki sterującej?! Architektura Systemów Komputerowych 2! 9

10 11.13.Czy architektura SMP z pamięcią wieloportową działa wolniej niż SMP ze wspólną magistralą? Czy centralna jednostka sterująca w architekturze SMP zajmuje się jedynie kierowaniem przepływu danych? Czy centralna jednostka sterująca w architekturze SMP wprowadza nadmierną komplikację interfejsów, co jest powodem rzadkiego wykorzystywania tego rozwiązania? Czy centralna jednostka sterująca w architekturze SMP jest strukturą złożoną (mocno rozbudowaną)? Czy problem spójności pamięci podręcznej występuje w architekturach jednoprocesorowych? Czy rozwiązanie problemu spójności pamięci podręcznej może być efektywnie rozwiązane poprze rozwiązania programowe? Czy rozwiązanie problemu spójności pamięci podręcznej może być skutecznie rozwiązane poprze rozwiązania programowe? Czy sprzętowe sposoby rozwiązywania problemu spójności pamięci podręcznej polegają na dostarczeniu programiście odpowiednich interfejsów do efektywnego obsługiwania tych zdarzeń? Które z poniższych stwierdzeń nie jest cechą protokołów katalogowych służących do zapewniania spójności pamięci podręcznej? (...) Które z poniższych stwierdzeń nie jest cechą protokołów podglądania (snoopy) służących do zapewniania spójności pamięci podręcznej? (...) Które z poniższych stwierdzeń nie jest cechą mechanizmu zapisu z unieważnieniem służącego do zapewniania spójności pamięci podręcznej? (...) Czy protokół zapisu z aktualizacją dopuszcza, aby w architekturze SMP występowało na raz kilka procesorów odczytujących i zapisujących dane z i do pamięci? Wykład XII 12.Architektury wieloprocesorowe: klastry, NUMA i COMA Czy architektura klastrowa jest rzadko spotykana? Czy architekturę klastrową cechuje mała wydajność? Czy architekturę klastrową cechuje duża dostępność? Czy program uruchamiany na klastrze ma możliwość wyboru na którym węźle będzie wykonywany? Czy klastry mogą pracować jako urządzenia odporne na uszkodzenia? Czy klaster może składać się z węzłów będących architekturami wieloprocesorowymi? Czy rozbudowa klastra jest skomplikowana i nieopłacalna? Czy klaster jest architekturą stosunkowo drogą? Czy w architekturze klastrowej musi występować współużywana przestrzeń dyskowa? Czy klaster posiadający rezerwę bierną pracuje z wykorzystaniem w pełni swojego potencjału? Czy klaster posiadający dodatkowy serwer czynny w przypadku wystąpienia awarii może bez przerwy świadczyć swoje usługi?! Architektura Systemów Komputerowych 2! 10

11 12.12.Czy zarządzanie uszkodzeniami przez system operacyjny klastra oznacza jedynie informowanie administratora o wystąpieniu awarii? Czy procesy na danym klastrze mogą migrować pomiędzy węzłami? Czy procesy przenoszone są z jednego węzła na inny dopiero wówczas, gdy na pierwszym węźle osiągnięto już szczytowy poziom jego wydajności? Czy za odpowiednie przygotowanie programu do uruchomienia na klastrze odpowiedzialny jest wyłącznie kompilator? Czy możliwe jest uruchamianie na klastrze programów, które nie były optymalizowane pod kątem współbieżnego wykonywania rozkazów? Czy w architekturze NUMA każdy procesor ma jednakowy czas dostępu do danych zasobów? Czy w architekturze CC-NUMA maksymalna opłacalna ilość procesorów to 64? Czy węzłem w architekturze CC-NUMA musi być system o architekturze SMP? Czy w architekturze CC-NUMA prędkość połączeń pomiędzy węzłami może być niska? Czy zastosowanie architektury CC-NUMA likwiduje problem spójności pamięci podręcznej? W architekturze NUMA wydajność układu spada podczas częstych odwołań do zdalnej pamięci. Która z poniższych metod nie przeciwdziała temu problemowi: (...) Czy architektura NUMA jest równie przezroczysta jak architektura SMP? Czy w architekturze COMA każdy blok pamięci może znajdować się w innym węźle? Wykład XIII 13.Sprzętowe wspieranie systemu operacyjnego Czy monitory, czyli systemy operacyjne jednoprogramowe są obecnie używane? Czy system operacyjny sprawuje kontrolę nad kolejnością wykonywania procesów? Czy dopuszczalne jest przez sprzęt komputerowy modyfikowanie obszarów pamięci przechowujących system operacyjny? Czy układ czasomierza jest przydatny w systemach operacyjnych nie obsługujących wywłaszczania procesów? Czy szeregowanie długookresowe procesów polega na ich posortowaniu od procesu o najdłuższym czasie wykonania do tych o najkrótszym czasie wykonywania? Czy wymianą zadań aktualnie wykonywanych zajmuje się planista średniookresowy? Czy proces zmienia swój stan z wykonywany na blokowany w wyniku przekroczenia dopuszczalnego czasu wykonywania się? 13.8.Czy każdy wątek posiada swój własny Blok kontrolny procesu? Czy wszyscy planiści posiadają wspólną kolejkę procesów do wykonania?! Architektura Systemów Komputerowych 2! 11

12 13.10.Czy zarządzanie pamięcią w systemach operacyjnych jednoprogramowych jest takie samo jak w systemach operacyjnych wieloprogramowych? Czy do efektywnego wykorzystania procesora wystarcza niewielka ilość zadań? Czy mechanizm zamiany ma na celu zmniejszenie stopnia zużycia pamięci RAM kosztem pamięci dyskowej? Czy operacje I/O zaliczamy do operacji szybkich? Czy segmentacja polega na utworzeniu pamięci wirtualnej? Czy głównym celem segmentacji jest uproszczenie układu adresowania? Wykład XIV 14.Superkomputery Jak nazywa się aktualnie (listopad 2009) najszybszy komputer świata wg listy TOP500: (...) W którym państwie znajduje się aktualnie (listopad 2009) najszybszy komputer świata wg listy TOP500: (...) W jakich latach (dekadzie) zaczęły powstawać pierwsze superkomputery? (...) Jak nazywa się aktualnie (listopad 2009) najszybszy polski superkomputer wg listy TOP500? (...) W którym mieście znajduje się aktualnie (listopad 2009) najszybszy polski superkomputer wg listy TOP500? (...) CLUSTERIX to: (...). Symbole Symbole Oznaczenie (...) informuje, że dla danego pytania przewidzianych jest kilka możliwych odpowiedzi, ale tylko jedna jest prawidłowa. Jeśli dane pytanie nie posiada żadnego oznaczenia, to znaczy, że należy na nie udzielić odpowiedzi TAK lub NIE. Punktacja Punktacja Pytania typu TAK/NIE: 1 punkt Pytania wielokrotnego wyboru: 2 punkty Łączna ilość punktów do zdobycia: punktów niedostateczny punktów dostateczny punktów dostateczny plus punktów dobry punktów dobry plus punktów bardzo dobry Przewidywana ilość pytań: 50 typu TAK/NIE i 25 typu ABCD. Możliwe są drobne odchyły od tej normy, ale z zachowaniem łącznej ilości 100 punktów.! Architektura Systemów Komputerowych 2! 12