(12) OPIS PATENTOWY (19) PL

Transkrypt

1 RZECZPOSPOLITA PL180351B1 POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (19) PL (21) Numer zgłoszenia: (22) Data zgłoszenia: (86) Data i numer zgłoszenia międzynarodowego: , PCT/GB95/02728 (87) Data i numer publikacji zgłoszenia międzynarodowego: , WO96/17303, PCT Gazette nr 26/96 (11) (13) B1 (51) IntCl7 G06F 13/40 (54) System komputerowy z układem mostkowym dla łączenia pierwszej i drugiej szyny (30) Pierwszeństwo: ,US,08/ (73) Uprawniony z patentu: INTERNATIONAL BUSINESS MACHINES CORPORATION, Armonk, US (43) Zgłoszenie ogłoszono: BUP 18/97 (45) O udzieleniu patentu ogłoszono: WUP 01/01 (72) Twórcy wynalazku: Sagi Katz, Haifa, IL William A. Wall, Austin, US Amy Kulik, Austin, US Daniel R. III Cronin, Lake Worth, US (74) Pełnomocnik: Muszyński Andrzej, POLSERVICE (57) 1. System komputerowy z układem mostkowym dla łączenia pierwszej i drugiej szyny, zawierający pierwszą szynę przenoszącą sygnały sterujące i posiadającą określony protokół szyny, co najmniej jedno urządzenie nadrzędne dołączone do pierwszej szyny, drugą szynę oraz układ mostkowy łączący obie szyny, znamienny tym, że układ mostkowy (34) zawiera wewnętrzną blokowaną trzecią szynę (62) przenoszącą zablokowane sygnały sterujące między urządzeniami podrzędnym i nadrzędnym, co najmniej jedno urządzenie podrzędne (64, 66, 68) dołączone do trzeciej szyny (62) oraz włączone pomiędzy drugą i trzecią szynami (32, 62) układ blokady (60) i urządzenie logiczne (70) nadzorujące stany sygnałów sterujących na pierwszej szynie (30) 1 sterujące co najmniej jednym z sygnałów sterujących na pierwszej szynie (30) według protokołu szyny w odpowiedzi na pewne określone wcześniej stany nadzorowanych sygnałów sterujących. FIG 3

2 System komputerowy z układem mostkowym dla łączenia pierwszej i drugiej szyny Zastrzeżenia patentowe 1. System komputerowy z układem mostkowym dla łączenia pierwszej i drugiej szyny, zawierający pierwszą szynę przenoszącą sygnały sterujące i posiadającą określony protokół szyny, co najmniej jedno urządzenie nadrzędne dołączone do pierwszej szyny, drugą szynę oraz układ mostkowy łączący obie szyny, znamienny tym, że układ mostkowy (34) zawiera wewnętrzną blokowaną trzecią szynę (62) przenoszącą zablokowane sygnały sterujące między urządzeniami podrzędnym i nadrzędnym, co najmniej jedno urządzenie podrzędne (64, 66, 68) dołączone do trzeciej szyny (62) oraz włączone pomiędzy drugą i trzecią szynami (32, 62) układ blokady (60) i urządzenie logiczne (70) nadzorujące stany sygnałów sterujących na pierwszej szynie (30) i sterujące co najmniej jednym z sygnałów sterujących na pierwszej szynie (30) według protokołu szyny w odpowiedzi na pewne określone wcześniej stany nadzorowanych sygnałów sterujących. 2. System według zastrz. 1, znamienny tym, że pierwsza szyna (30) jest szyną do łączenia elementów peryferyjnych (PCI), a protokół szyny jest protokołem szyny PCI. 3. System według zastrz. 2, znamienny tym, że urządzenie podrzędne (64, 66, 68) jest urządzeniem podrzędnym PCI. 4. System według zastrz. 3, znamienny tym, że trzecia szyna (62) jest wewnętrzną blokowaną szyną PCI. 5. System według zastrz. 1, znamienny tym, że sygnały sterujące obejmują sygnał gotowości urządzenia docelowego, sygnał wyboru urządzenia i sygnał zatrzymania, przy czym urządzenie logiczne (70) steruje co najmniej jednym z tych sygnałów sterujących w odpowiedzi na pewne określone wcześniej stany nadzorowanych sygnałów sterujących. 6. System według zastrz. 5, znamienny tym, że nadzorowane sygnały sterujące obejmują sygnał ramki i sygnał gotowości inicjatora. 7. System według zastrz. 1, znamienny tym, że układ mostkowy (34) jest wykonany w powolnej technologii CMOS. 8. System według zastrz. 5, znamienny tym, że urządzenie logiczne (70) zawiera oddzielny automat stanu dla każdego z sygnałów gotowości urządzenia docelowego, wyboru urządzenia i zatrzymania. 9. System według zastrz. 6, znamienny tym, że określony wcześniej stan obejmuje dezaktywację sygnału ramki, przy czym urządzenie logiczne (70) ustawia dowolny z sygnałów gotowości urządzenia docelowego, wyboru urządzenia i zatrzymania na nieaktywny w odpowiedzi na dezaktywację sygnału ramki. * * * Przedmiotem wynalazku jest system komputerowy z układem mostkowym dla łączenia pierwszej i drugiej szyny. W systemach komputerowych układy elektroniczne i inne elementy łączy się ze sobą za pomocą szyn. Można podłączyć do szyny różne elementy, zapewniając komunikację pomiędzy wszystkimi urządzeniami podłączonymi do szyny. Jednym z typów szyny, który przyjął się szeroko w przemyśle, jest szyna standardowej architektury przemysłowej (ISA). Szyna ISA ma dwadzieścia cztery linie adresowe pamięci, co udostępnia do szesnastu megabajtów pamięci. Szerokie przyjęcie się szyny ISA spowodowało, że wyprodukowano dużo urządzeń przeznaczo-

3 nych do pracy z szyną lsa. Jednak urządzenia wejścia/wyjścia o dużej szybkości, takie jak kontrolery obrazu, stosowane zwykle w systemach komputerowych, wymagają szybszych szyn. Rozwiązaniem problemu wysyłania i odbierania danych z procesora dla dowolnego urządzenia wejściowego o dużej szybkości jest szyna lokalna. Inaczej niż szyna ISA, która działa względnie wolno z ograniczoną szerokością pasma, szyna lokalna działa z szybkością systemu i przenosi dane w blokach 32-bitowych. W schematach szyn lokalnych usunięte są z głównego systemu te interfejsy, które wymagają szybkiej odpowiedzi, takie jak pamięć, ekran i napędy dysków. Jedną z takich szyn lokalnych, która przyjmuje się szeroko w przemyśle komputerowym jest szyna do łączenia elementów peryferyjnych (PCI). Szyna PCI może być 32 albo 64-bitową trasą szybkiej transmisji danych i w zasadzie szyna ta jest równoległą trasą danych dostępną dodatkowo do szyny ISA. Procesor systemowy i pamięć można podłączyć na przykład bezpośrednio do szyny ISA albo przez główny układ mostkowy. Inne urządzenia takie jak karty graficzne czy kontrolery dysku można również podłączyć bezpośrednio do szyny PCI. Pomiędzy szynę PCI i szynę ISA włączony jest układ mostkowy, aby zapewnić komunikację pomiędzy urządzeniami na obu szynach. Układ mostkowy w zasadzie przekształca cykle szyny ISA na cykle szyny PCI i na odwrót. Wiele z urządzeń dołączonych do szyny PCI i szyny ISA to urządzenia nadrzędne, które mogą wykonywać przetwarzanie niezależnie od szyny lub innych urządzeń. Pewne urządzenia podłączone do szyny są uważane za podrzędne albo docelowe, które pobierają polecenia i odpowiadają na żądania urządzenia nadrzędnego. Wiele urządzeń może służyć w pewnych okolicznościach jako urządzenie nadrzędne albo podrzędne. Pożądane jest dołączenie pomiędzy szyną PCI i szyną ISA układu mostkowego o funkcjach, takich jak rozpraszanie/zbieranie, interfejsu zintegrowanego układu elektronicznego napędu (IDE), arbitrażu PCI itd. Dla przynajmniej niektórych z tych celów układ mostkowy zawiera urządzenia podrzędne. Te urządzenia podrzędne muszą odpowiadać szynie PCI według protokołu szyny PCI, przedstawionego w specyfikacji PCI. Jednak zapewnienie żądanych funkcji w układzie mostkowym w obrębie określonego czasu na odpowiedź wymaganego przez szynę PCI stanowi problem, jeśli układ mostkowy jest zrealizowany we względnie taniej i wolniejszej technologii, jak technologia CMOS 0,8 mikrona. Problem powstaje wskutek konieczności blokowania sygnałów odbieranych z szyny PCI jako wejściowe dla układu mostkowego, jak również wysyłanych na szynę PCI z układu mostkowego, aby umożliwić wykorzystanie sygnałów przez urządzenia podrzędne zrealizowane w wolniejszej technologii. Opóźnienie o dwa takty spowodowane przez blokadę jest niezgodne z protokołem szyny PCI. Istotą systemu komputerowego z układem mostkowym dla łączenie pierwszej i drugiej szyny, według wynalazku zawierającego pierwszą szynę przenoszącą sygnały sterujące i posiadającą określony protokół szyny, co najmniej jedno urządzenie nadrzędne dołączone do pierwszej szyny, drugą szynę oraz układ mostkowy łączący obie szyny, jest to, że układ mostkowy zawiera wewnętrzną blokowaną trzecią szynę przenoszącą zablokowane sygnały sterujące między urządzeniami podrzędnym i nadrzędnym, co najmniej jedno urządzenie podrzędne dołączone do trzeciej szyny oraz włączone pomiędzy drugą i trzecią szynami układ blokady i urządzenie logiczne nadzorujące stany sygnałów sterujących na pierwszej szynie i sterujące co najmniej jednym z sygnałów sterujących na pierwszej szynie według protokołu szyny w odpowiedzi na pewne określone wcześniej stany nadzorowanych sygnałów sterujących. Korzystnie pierwsza szyna jest szyną do łączenia elementów peryferyjnych (PCI), aprokokół szyny jest protokołem szyny PCI. Korzystnie urządzenie podrzędne jest urządzeniem podrzędnym PCI. Korzystnie trzecia szyna jest wewnętrzną blokowaną szyną PCI. Korzystnie sygnały sterujące obejmują sygnał gotowości urządzenia docelowego, sygnał wyboru urządzenia i sygnał zatrzymania, przy czym urządzenie logiczne steruje co najmniej jed-

4 nym z tych sygnałów sterujących w odpowiedzi na pewne określone wcześniej stany nadzororowanych sygnałów sterujących. Korzystnie że nadzorowane sygnały sterujące obejmują sygnał ramki i sygnał gotowości inicjatora. Korzystnie układ mostkowy jest wykonany w powolnej technologii CMOS. Korzystnie urządzenie logiczne zawiera oddzielny automat stanu dla każdego z sygnałów gotowości urządzenia docelowego, wyboru urządzenia i zatrzymania. Korzystnie określony wcześniej stan obejmuje dezaktywację sygnału ramki, przy czym urządzenie logiczne ustawia dowolny z sygnałów gotowości urządzenia docelowego, wyboru urządzenia i zatrzymania na nieaktywny w odpowiedzi na dezaktywacje sygnału ramki. Zaletą rozwiązania według wynalazku jest to, że układ mostkowy w systemie komputerowym zapewnia żądane funkcje, które można zrealizować w taniej technologii, i pozostaje w zgodzie z protokołem szyny PCI. Układ mostkowy w systemie komputerowym według wynalazku można zrealizować na przykład w technologii CMOS, 0,8 mikrona, ponieważ sygnały sterujące dla szyny PCI i z szyny PCI są blokowane dla urządzeń podrzędnych PCI. Jednocześnie jednak protokół szyny PCI jest uwzględniany przez urządzenie logiczne nadzorujące niezablokowane sygnały sterujące i odpowiadające na określone wcześniej stany sygnałów sterujących zgodnie z protokołem szyny PCI. Zwalnia to urządzenia podrzędne PCI od konieczności odpowiadania w pewnych sytuacjach za pomocą sygnałów sterujących na szynie PCI w obrębie okresów czasu określonych przez protokół szyny PCI. Przedmiot wynalazku jest opisany w oparciu o przykład wykonania przedstawiony na rysunku, na którym fig. 1 przedstawia widok ogólny systemu komputerowego, fig. 2 - schemat blokowy systemu komputerowego z fig. 1, fig. 3 - schemat blokowy układu mostkowego, zaś figury 4a, 4b, 4c, 4d, 4e i 4f przedstawiają wykresy czasowe przesyłanych sygnałów pomiędzy szyną PCI i układem mostkowym dla różnych sytuacji. Przedmiot wynalazku znajduje zastosowanie w komputerach typu PC, jak to pokazano na figurze 1. Komputer 10 zawiera obudowę 12, w której umieszczona jest płyta z obwodami zawierająca potrzebny zespół obwodów obejmujący mikroprocesor i układy BIOS, kontrolery, pamięć o dostępie swobodnym i inne urządzenia. System komputerowy zawiera ponadto monitor 14 i klawiaturę 16 podłączoną do obudowy 12 kablem 18. Nośniki pamięci masowej obejmują napęd twardego dysku w obudowie, który nie jest dostępny dla użytkownika, oraz napędy dyskietek dostępne dla użytkownika, jak również opcjonalnie napędy CD-ROM 20 i 22. Figura 2 przedstawia schemat blokowy systemu komputerowego. System zawiera pierwszą szynę, to jest szynę PCI 30, drugą szynę, to jest szynę ISA 32 oraz dołączony do niej zbiór urządzeń nadrzędnych ISA 36 i urządzeń podrzędnych ISA 38. Zbiór urządzeń podrzędnych PCI 40, znanych jako docelowe w protokole PCI, ale określanych tutaj odtąd jako podrzędne, i urządzeń nadrzędnych PCI 42 jest podłączony do szyny PCI 30. Układ mostkowy 34 zawiera interfejs szyny ISA 43 podłączony pomiędzy szyną ISA 32 i wewnętrzną szyną systemową 44. Interfejs szyny PCI 46 znajduje się pomiędzy szyną PCI 30 i szyną systemową 44. Układ mostkowy 34 ma również kontroler bezpośredniego dostępu do pamięci (DMA) 50 i dające się programować rejestry wejścia/wyjścia (PIO) 52. Oprócz innych funkcji, układ mostkowy 34 stanowi interfejs pomiędzy szyną PCI 30 i szyną ISA 32. Interfejs ISA 43 przekształca cykle szyny ISA 32 na cykl szyny systemowej 44 do wykorzystania przez układ mostkowy 34. Oprócz innych funkcji, interfejs PCI 46 przekształca cykle z szyny PCI 30 na cykle szyny systemowej 44 dla układu mostkowego 34. Kontroler DMA 50 zapewnia sterowanie bezpośrednim dostępem do pamięci wewnątrz systemu. Figura 3 przedstawia schemat blokowy układu mostkowego 34 z elementami interfejsu PCI 46, który działa zgodnie z protokołem PCI. Interfejs PCI 46 zawiera ponadto inne, nie poka-

5 zane na rysunku, elementy do wykonywania konwersji cykli PCI na wewnętrzne cykle szyny systemowej 44. Interfejs PCI 46 jest podłączony do kilku urządzeń podrzędnych PCI 64, 66, 68 umieszczonych w układzie mostkowym 34. Te urządzenia podrzędne PCI wykonująróżne żądane funkcje, które można wbudować w układ mostkowy 34, takie jak rozpraszanie i zbieranie, interfejs IDE, arbitraż PCI itd. Ponieważ układ mostkowy 34 jest zrealizowany w powolnej technologii, aby jego koszt był niewielki, urządzenia podrzędne PCI 64, 66, 68 są również zrealizowane w powolnej technologii i nie mogą w zwykły sposób wykrywać i odpowiadać na niezablokowane sygnały sterujące na szynie PCI 30. Urządzenia podrzędne PCI 64, 66, 68 w układzie mostkowym 34 wymagają więc, aby sygnały sterujące dla szyny PCI i z szyny PCI 30 były blokowane. Blokowanie sygnałów przez interfejs PCI 46 do i z szyny PCI 30 jest zapewniane przez układ blokady PCI 60. Układ blokady 60 jest podłączony do szyny PCI 30, aby odbierać sygnał ramki FRAME#, sygnał gotowości inicjatora IRDY#, oraz aby wysyłać sygnał gotowości urządzenia docelowego TRDY#, sygnał zatrzymania STOP# i sygnał wyboru urządzenia DE- VSEL#. Układ blokady 60 jest podłączony również do trzeciej szyny, to jest do wewnętrznej, blokowanej szyny PCI 62 i udostępnia blokowane wersje powyższych sygnałów na blokowanej szynie PCI 62. Blokowane sygnały są oznaczone przez L FRAME#, L IRDY#, L TRDY#, L DEVSEL# i L STOP#. Blokowanie sygnałów w obu kierunkach dołącza dwa takty opóźnienia do cykli komunikacyjnych pomiędzy urządzeniem nadrzędnym PCI 42 i urządzeniami podrzędnymi PCI 64, 66, 68. Szyna PCI 30 zgodna z protokołem nie jest dostosowana do opóźnienia dwóch taktów. Aby rozwiązać ten problem opóźnienia spowodowany koniecznością blokowania sygnałów w obu kierunkach, interfejs PCI 46 jest wyposażony w urządzenie logiczne 70 interfejsu PCI, które jest podłączone do szyny PCI 30. Jak zostanie opisane bardziej szczegółowo w dalszej części, urządzenie logiczne 70 interfejsu PCI nadzoruje zewnętrzne sygnały sterujące PCI i sygnały sterujące urządzeń podrzędnych i steruje sygnałami sterującymi na szynie PCI 30 zgodnie z protokołem szyny PCI. Urządzenie logiczne 70 jest specyficzne dla określonej szyny, z którą ono współpracuje, na przykład takiej jak szyna PCI 30 w tym przykładzie wykonania. Zastosowany jest automat stanu dla każdego z sygnałów STOP#, DEVSEL# i TRDY#, aby utrzymać zgodność z protokołem szyny PCI. Konfiguracja automatów stanu do wykonywania funkcji nadzorowania i sterowania sygnałami sterującymi zgodnie z protokołem szyny PCI może być łatwo wykonana przez znawcę. Niektóre problemy, które mogą powstawać z powodu podłączenia urządzeń podrzędnych 64, 66, 68 do blokowanej szyny PCI 62 obejmują: przerwanie prób przesłań seryjnych przez urządzenia podrzędne, gdy sygnał TRDY# urządzenia podrzędnego jest aktywny przy nieaktywnym zewnętrznym sygnale FRAME#, przesłania nieseryjne oraz przerwanie prób przesłań seryjnych przez urządzenia podrzędne, gdy sygnał TRDY# urządzenia podrzędnego przestanie być aktywny przy zewnętrznym sygnale FRAME#. Chociaż sygnały PCI i protokół szyny są znane, zostanie krótko opisane znaczenie sygnałów pokazanych na wykresach czasowych z figur 4a do 4f. Sygnał FRAME# jest aktywowany przez urządzenie nadrzędne (albo inicjator), aby wykazać urządzeniom podrzędnym, że urządzenie nadrzędne rozpoczyna transakcję. Sygnał IRDY# (gotowość inicjatora) jest aktywowany przez urządzenie nadrzędne, aby wskazać, że urządzenie nadrzędne jest gotowe do wysyłania albo odebrania danych. Sygnał DEVSEL# (wybór urządzenia) jest aktywowany przez urządzenie podrzędne, aby potwierdzić urządzeniu nadrzędnemu, że urządzeniu podrzędnemu jest w ia d o m e, że jest urządzeniem wybranym do przeprowadzenia transakcji z urządzeniem nadrzędnym.

6 Sygnał TRDY# (gotowość urządzenia docelowego) jest aktywowany przez urządzenie podrzędne, aby wskazać, że urządzenie podrzędne (czyli docelowe) jest gotowe do przesłania albo odbioru danych. Sygnał STOP# jest aktywowany przez urządzenie podrzędne, aby wskazać urządzeniu nadrzędnemu, że nie jest w stanie obsłużyć transakcji. W przedstawionym przykładzie wykonania urządzenie logiczne 70 przejmuje kontrolę nad sygnałami DEVSEL#, STOP# i TRDY# (sygnałami wysyłanymi z urządzenia podrzędnego) w sześciu różnych sytuacjach. Pierwsza z nich występuje, gdy urządzenie nadrzędne PCI 42 próbuje przesłania seryjnego do urządzenia podrzędnego nie przesyłającego seryjnie (takiego jak urządzenie podrzędne PCI 64) z późnym sygnałem IRDY#. Wykres czasowy tej sytuacji jest pokazany na fig. 4a. Na wszystkich wykresach czasowych przedrostek L oznacza sygnały zablokowane wewnętrzne względem układu mostkowego 34, natomiast brak przedrostka oznacza niezablokowany sygnał zewnętrzny względem układu mostkowego 34, przy czym linia przerywana oznacza sygnał sterowany przez urządzenie logiczne 70. Ponieważ urządzenie podrzędne PCI 64 nie wie, czy przesłanie jest przesłaniem seryjnym, czy nie, urządzenie podrzędne PCI 64 aktywuje sygnał L STOP# w czwartym takcie cyklu. Sygnał STOP# jest wysyłany z układu na szynę PCI 30 w piątym takcie cyklu. Aby przesłać dane, urządzenie nadrzędne PCI 42 ustawia sy,- gnał IRDY# na aktywny. Urządzenie nadrzędne PCI 42 widzi również aktywowany., sygnał STOP# w szóstym takcie i dlatego ustawia sygnał FRAME# na nieaktywny, aby zakończyć cykl. Sygnał TRDY# musi zostać aktywowany tylko na jeden takt, ponieważ urządzenie podrzędne PCI 64 nie obsługuje transakcji seryjnej. Dlatego urządzenie logiczne 70 interfejsu PCI dezaktywuje sygnał TRDY# w szóstym takcie. Po dezaktywacji sygnału FRAME# protokół PCI wymaga, aby wszystkie sygnały DEVSEL#, TRDY# oraz STOP# (sygnały urządzenia podrzędnego) zostały dezaktywowane. Protokół PCI wymaga więc, aby sygnały STOP# i DE- VSEL# zostały dezaktywowane w takcie po dezaktywacji sygnału FRAME#, czyli w siódmym takcie. Bez urządzenia logicznego 70 interfejsu PCI z tego przykładu wykonania, sygnały te nie zostałyby uczynione nieaktywnymi aż do dziewiątego taktu, ponieważ zablokowany sygnał L FRAME# nie jest widoczny dla urządzenia podrzędnego PCI 64 aż do siódmego taktu, odpowiada się na niego w ósmym takcie i wysyła z układu w dziewiątym takcie. Urządzeniu podrzędnemu PCI 64 nie jest więc wiadome, że cykl musi zostać zakończony w czasie dostatecznym na odpowiedź zgodnie z protokołem szyny PCI. Urządzenie logiczne 70 interfejsu PCI, które nadzoruje niezablokowane, zewnętrzne sygnały sterujące, uznane nieaktywny sygnał FRAME# za sytuację wymagającą zakończenia cyklu. Odpowiednio, urządzenie logiczne 70 interfejsu PCI czyni sygnały STOP#, DEVSEL# oraz TRDY# nieaktywnymi w siódmym takcie, przez co zachowana jest zgodność z protokołem szyny PCI. Działanie układu logicznego 70 interfejsu PCI w sterowaniu sygnałami sterującymi wpięciu pozostałych sytuacjach powinno być teraz oczywiste dzięki powyższemu opisowi i pozostałym wykresem czasowym. Na przykład, sytuacja z fig. 4b występuje, jeżeli urządzenie nadrzędne PCI 42 próbuje przesłania seryjnego do urządzenia podrzędnego PCI 64 nie przesyłającego seryjnie z późnym sygnałem IRDY# i cykl trzeba zakończyć przerwaniem dostępu do urządzenia docelowego. Przerwanie dostępu do urządzenia docelowego jest określane przez urządzenie podrzędne dezaktywujące sygnał L DEYSEL# i aktywujące sygnał L STOP#. Po otrzymaniu sygnału STOP# w piątym takcie, sygnał FRAME# jest ustawiony na nieaktywny przez urządzenie nadrzędne. Sygnał STOP# musi zostać ustawiony na nieaktywny przez urządzenie logiczne 70 interfejsu PCI w następnym takcie (sygnały DEVSEL# oraz TRDY# są już nieaktywne), aby zachować zgodność z protokołem szyny. Trzecia sytuacja (fig. 4c) następuje gdy urządzenie nadrzędne PCI 42 dokonuje przesłania seryjnego z natychmiastowym sygnałem I RDY# i urządzenie podrzędne PCI 64 dokonuje prze-

7 rwania dostępu do urządzenia docelowego przez ustawienie sygnału L DEVSEL# na nieaktywny i sygnału L STOP# na nieaktywny. W tym przypadku protokół szyny PCI wymaga, aby sygnał FRAME# został ustawiony na aktywny (wykonuje to urządzenie nadrzędne PCI 42), a sygnał STOP# na nieaktywny (przez urządzenie logiczne 70 interfejsu PCI) jeden takt po ustawieniu sygnału FRAME# na nieaktywny po przerwaniu urządzenia docelowego. Urządzenie logiczne 70 interfejsu PCI, które nadzorowało niezablokowane sygnały, musi ustawić tylko sygnał STOP# na nieaktywny, ponieważ sygnały DEVSEL# oraz TRDY# są już nieaktywne. Czwarta sytuacja (fig. 4d) występuje, gdy urządzenie nadrzędne PCI 42 wykonuje przesłanie nieseryjne z późnym sygnałem IRDY# i występuje przerwanie dostępu do urządzenia docelowego. W tym przypadku sygnał FRAME# jest ustawiany na nieaktywny przez urządzenie nadrzędne PCI 42 po stwierdzeniu przez urządzenie nadrzędne PCI 42 aktywnego sygnału STOP#. I znowu sygnał STOP# jest ustawiany na nieaktywny przez urządzenie logiczne 70 interfejsu PCI jeden takt po dezaktywacji sygnału FRAME#, aby zachować zgodność z protokołem szyny. W innym przypadku sygnał L STOP# nie zostałby ustawiony na nieaktywny na szynie PCI 30 przez następne dwa cykle zegarowe, co byłoby niezgodne z protokołem PCI. Piąta sytuacja (fig. 4e) występuje, gdy urządzenie nadrzędne PCI 42 wykonuje przesłanie nieseryjne i nie ma przerwania dostępu do urządzenia docelowego. W tym przypadku urządzenie podrzędne PCI 64 aktywuje sygnał L STOP# w czwartym takcie, co jest widoczne dla urządzenia nadrzędnego PCI 42 jako sygnał STOP# w piątym takcie. Urządzenie nadrzędne PCI 42 odpowiada dezaktywując sygnał FRAME# w szóstym takcie. Sygnały STOP#, TRDY# i DEYSEL# muszą być wszystkie dezaktywowane w siódmym takcie, gdyż sygnał FRAME# został zdezaktywowany w szóstym takcie. Ponieważ urządzenie podrzędne 64 nie może ustawić tych sygnałów na nieaktywne wystarczająco szybko z powodu blokowania sygnałów, urządzenie logiczne 70 interfejsu PCI ustawia sygnały na nieaktywne, aby zachować zgodność z interfejsem szyny PCI. Szósta sytuacja (fig. 4f) występuje, gdy urządzenie nadrzędne wykonuje przesłanie seryjne do urządzenia podrzędnego 64 nie przesyłającego seryjnie, z natychmiastowym sygnałem IRDY#. Sygnał L STOP# jest aktywowany przez urządzenie podrzędne PCI 64 w czwartym takcie, jest on widziany przez urządzenie nadrzędne PCI 42 w piątym takcie, co powoduje, że urządzenie nadrzędne dezaktywuje sygnał FRAME#. Po dezaktywacji sygnały FRAME#, DE- VSEL# i STOP# muszą być ustawione na nieaktywne w szóstym takcie, aby zachować zgodność z protokołem szyny PCI, przy czym sygnał TRDY# w tym przypadku jest już nieaktywny. Jak widać z powyższych przykładów, urządzenie logiczne 70 interfejsu PCI nadzoruje niezablokowane, zewnętrzne sygnały sterujące i w pewnych sytuacjach przejmuje zadanie sterowania tymi zewnętrznymi sygnałami urządzenia podrzędnego na szynie PCI 30 zgodnie z protokołem szyny PCI. Umożliwia to realizację układu mostkowego 34 zawierającego urządzenia podrzędne 64, 66, 68 w powolnej, względnie taniej technologii przy wykorzystaniu sygnałów zablokowanych, który działa zgodnie z protokołem PCI.

8

9 FIG

10 FIG. 4A

11 FIG. 4B

12 FIG. 4C

13 FIG. 4D

14 FIG. 4E

15 FIG. 4F

16 FIG. 1 FIG. 2 Departament Wydawnictw UP RP Nakład 70 egz. Cena 4,00 zł.