PRZERWANIA. P1 - Procedura obslugi przerwania. Obsługa zdarzenia Z1 poprzez procedurę obsługi przerwania P1

Podobne dokumenty
PRZERWANIA. 1. Obsługa zdarzeń, odpytywanie i przerwania Obsługa zdarzeń jest jedną z kluczowych funkcji w prawie każdym systemie czasu rzeczywistego.

Podstawy Informatyki Układ przerwań

Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska

Mikroprocesor Operacje wejścia / wyjścia

Pośredniczy we współpracy pomiędzy procesorem a urządzeniem we/wy. W szczególności do jego zadań należy:

Przerwania, polling, timery - wykład 9

Jedrzej Ułasiewicz Komputerowe systemy sterowania 1

Metody obsługi zdarzeń

Część I - Sterownik przerwań 8259A i zegar/licznik 8253

Podstawy techniki cyfrowej Układy wejścia-wyjścia. mgr inż. Bogdan Pietrzak ZSR CKP Świdwin

LABORATORIUM PROCESORY SYGNAŁOWE W AUTOMATYCE PRZEMYSŁOWEJ. Mechanizm przerwań i menadżer zdarzeń procesora sygnałowego F/C240

Błąd pamięci karty graficznej lub Uszkodzona lub źle podpięta karta graficzna

Dodatek B. Zasady komunikacji z otoczeniem w typowych systemach komputerowych

Układy wejścia/wyjścia

Przerwania w systemie mikroprocesorowym. Obsługa urządzeo wejścia/wyjścia

PROGRAMOWANIE SYSTEMÓW CZASU RZECZYWISTEGO

Architektura komputerów. Układy wejścia-wyjścia komputera

(Rysunek z książki T.Starecki. Mikokontrolery jednoukładowe rodziny 51. NOZOMI W-wa 1996)

CompactPCI. PCI Industrial Computers Manufacturers Group (PICMG)

URZĄDZENIA WEJŚCIA-WYJŚCIA

Architektura systemów komputerowych Laboratorium 14 Symulator SMS32 Implementacja algorytmów

Przerwania w systemie mikroprocesorowym

Sygnały DRQ i DACK jednego kanału zostały użyte do połączenia kaskadowego obydwu sterowników.

Architektura Systemów Komputerowych

J. Ułasiewicz Komputerowe systemy sterowania 1. 1 Architektura PC Ogólna struktura systemu jednoprocesorowego

Architektura systemu komputerowego. Działanie systemu komputerowego. Przerwania. Obsługa przerwań (Interrupt Handling)

XMEGA. Warsztaty CHIP Rok akademicki 2014/2015

Podstawy techniki cyfrowej i mikroprocesorowej II. Urządzenia wejścia-wyjścia

Komputery klasy PC. Dariusz Chaberski

Podstawy Projektowania Przyrządów Wirtualnych. Wykład 9. Wprowadzenie do standardu magistrali VMEbus. mgr inż. Paweł Kogut

Wstęp: Interfejs portu równoległego 6821 i portu szeregowego 6850 firmy Motorola

Hardware mikrokontrolera X51

m e d i a s e r v i c e Moduł kamery JPEG z komunikacją szeregową CJ0706A

Obługa czujników do robota śledzącego linie. Michał Wendland czerwca 2011

Standard transmisji równoległej LPT Centronics

Mikroprocesory i Mikrosterowniki Magistrala szeregowa I2C / TWI Inter-Integrated Circuit Two Wire Interface

Współpraca procesora ColdFire z urządzeniami peryferyjnymi

Wstęp do informatyki. Interfejsy, urządzenia we/wy i komunikacja. Linie magistrali

Układy czasowo-licznikowe w systemach 80x86

Procedura wdrożeniowa program MERKURY QUATTRO wer. 1.0

Timery w mikrokontrolerach STM32F3

Urządzenia wejścia-wyjścia

Architektura systemów komputerowych. dr Artur Bartoszewski

Architektura systemów komputerowych. dr Artur Bartoszewski

Podsumowanie. semestr 1 klasa 2

Komunikacja z urzadzeniami zewnętrznymi

1. Tworzenie nowego projektu.

Architektura komputera typu PC z procesorem IA-32

Architektura komputera

Program jest więc strukturą statyczną zapisaną na jakimś nośniku. Natomiast proces jest wykonującym się programem.

MAGISTRALE ZEWNĘTRZNE, gniazda kart rozszerzeń, w istotnym stopniu wpływają na

System mikroprocesorowy i peryferia. Dariusz Chaberski

Działanie systemu operacyjnego

Mikrokontroler AVR ATmega32 - wykład 9

LEKCJA TEMAT: Zasada działania komputera.

Budowa i sposób działania płyt głównych

Prezentacja systemu RTLinux

RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC,

System przerwania (SP). Funkcje wejścia / wyjścia (I/O)

Działanie systemu operacyjnego

Omega Plus. Wersja

Interfejs urządzeń peryferyjnych

1. Cel ćwiczenia. Celem ćwiczenia jest zestawienie połączenia pomiędzy dwoma sterownikami PLC za pomocą protokołu Modbus RTU.

Architektura komputera. Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt

Komunikacja w mikrokontrolerach. Magistrala szeregowa I2C / TWI Inter-Integrated Circuit Two Wire Interface

Wybrane zagadnienia elektroniki współczesnej

Wykład IV. Układy we/wy. Studia Podyplomowe INFORMATYKA Architektura komputerów

Mariusz Rudnicki PROGRAMOWANIE SYSTEMÓW CZASU RZECZYWISTEGO CZ.2

dr inż. Jarosław Forenc

Architektura mikrokontrolera MCS51

Instytut Teleinformatyki

Architektura komputerów

Rejestry procesora. Nazwa ilość bitów. AX 16 (accumulator) rejestr akumulatora. BX 16 (base) rejestr bazowy. CX 16 (count) rejestr licznika

Architektura mikrokontrolera MCS51

Akademia Górniczo-Hutnicza w Krakowie Katedra Elektroniki

o Instalacja środowiska programistycznego (18) o Blink (18) o Zasilanie (21) o Złącza zasilania (22) o Wejścia analogowe (22) o Złącza cyfrowe (22)

Mikrokontroler ATmega32. System przerwań Porty wejścia-wyjścia Układy czasowo-licznikowe

Płyty główne rodzaje. 1. Płyta główna w formacie AT

Mogą pracować w środowisku: Scentralizowanym -mikrokontroler Rozproszonym sieć sterująca, systemy hierarchiczne. Komunikacja z syst.

Konwerter USB/RS232 KU-01b. Instrukcja obsługi. tel (12:00-16:00) fax

Współczesne aplikacje sterowania i akwizycji danych są zbiorem komunikujących się wątków lub procesów współbieżnych.

4. Procesy pojęcia podstawowe

Ćwiczenie 7 Matryca RGB

Działanie systemu operacyjnego

Architektura mikroprocesorów z rdzeniem ColdFire

Instytut Teleinformatyki

Spis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne

Programowanie mikrokontrolerów. 8 listopada 2007

1 Podstawowe definicje i pojęcia współbieżności

Architektura komputerów

MIKROPROCESORY architektura i programowanie

Układy czasowo-licznikowe w systemach mikroprocesorowych

Arduino dla początkujących. Kolejny krok Autor: Simon Monk. Spis treści

Opis procedur asemblera AVR

Systemy wbudowane. Wprowadzenie. Wprowadzenie. Mikrokontroler 8051 Budowa

Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe

Instytut Teleinformatyki

Architektura komputerów

Linux: Procesy. Systemy Operacyjne. Mateusz Hołenko. 26 marca 2013

Architektura Systemów Komputerowych. Transmisja szeregowa danych Standardy magistral szeregowych

Transkrypt:

PRZERWANIA 1. Obsługa zdarzeń poprzez Obsługa polega na przerwaniu aktualnie wykonywanego procesu i wykonaniu procedury przypisanej danemu zdarzeniu gdy takie zdarzenie zajdzie. Procedura nazywa się procedurą obsługi (ang. interrupt handler). Często używany jest też skrót ISR (ang. Interrupt Service Routine). Zdarzenie Przerwanie P1 - Procedura P1 Powrót z procedury - Proces glówny Obsługa zdarzenia poprzez procedurę obsługi P1 Zachodzi potrzeba rozstrzygnięcia które zdarzenie ma obsługiwane gdy wiele z nich wystąpi naraz. Istnieją tu dwie podstawowe strategie postępowania: 1. Jednopoziomowy system przerwań. 2. Priorytetowy system przerwań. Gdy za obsługę oczekuje więcej nie obsłużonych przerwań wybór do obsługi może być dokonany według różnych zasad. 1. Poszczególnym przerwaniom mogą być przypisane priorytety. 2. Przerwania mogą być obsługiwane według kolejności zgłoszeń.

Zdarzenie Zdarzenie Z2 Przyjecie Z2 - Proces glówny Z2 Dwa obsługiwane w systemie jednopoziomowym Zdarzenie Zdarzenie Z2 zawieszona wznowiona Z2 Kontynuacja a obsługiwane w systemie wielopoziomowym Dw Obsługa przerwań w systemie komputerowym jest czasami blokowana przez system operacyjny. Maksymalny czas zablokowania przerwań Tdmax jest podstawową miarą jakości systemu czasu rzeczywistego. Czas Tdmax powinien być jak najkrótszy. Maksymalny czas Tmax reakcji na zdarzenie, w systemie z mi, jest równy maksymalnemu czasowi zablokowania przerwań Tdmax czyli Tmax = Tdmax.

Obsługa zdarzeń poprzez ma dla systemu komputerowego daleko idące konsekwencje. Istnieją dwie strategie obsługi zdarzeń poprzez : 1. Zdarzenie obsługiwane jest przez procedurę obsługi. 2. Procedura obsługi odblokowuje wątek który wykonuje obsługę zdarzenia. wątek procedura obsługi przerwanie ISR powrót z procedury obsługi Obsługa zdarzenia poprzez procedurę obsługi Czas wątek procedura obsługi wątek obsługi ISR event przerwanie odblokowanie wątku Procedura obsługi wykonuje część pracy a następnie odblokowuje wątek wątek wątek obsługi event przerwanie Czas odblokowanie wątku Przerwanie zamieniane w zdarzenie które odblokowuje wątek.

2. Obsługa przerwań w komputerach typu PC Procesory serii 80x86 stosowane w komputerach PC obsługują następujące rodzaje przerwań: 1. Przerwania zewnętrzne generowane są przez urządzenia zewnętrzne i koordynowane przez kontroler przerwań. 2. Przerwania wewnętrzne - generowane są przez układy wewnętrzne procesora i zwykle związane z naruszeniem systemu ochrony. 3. Przerwania programowe generowane przez oprogramowanie. Procesor posiada jedną linię zgłaszania IRQ (ang. Interrupt Request). Liczba urządzeń mogących zgłosić przerwanie jest większa. Aby rozwiązać ten problem stosuje się urządzenie nazywane kontrolerem przerwań (ang. Interrupt Controller) Procedura Tablica wektorów przerwan 255 RAM P1 VH7 VH1 VH0 INT V NMI Procesor INTA INT Kontroler przerwan IMR CR Linie przerwan IRQ0 IRQ1 IRQi IRQ7 Urzadzenie Kontroler urzadzenia 0 Baza B kontrolera V = B + i i - numer lini IRQ Obsługa przerwań w komputerze PC Linia IRQ0 posiada najwyższy priorytet, Linia IRQ7 najniższy. Kontroler posiada dwa dostępne z zewnątrz 8 bitowe rejestry: 1. Rejestr poleceń CR (ang. Control Register). Do rejestru CR system wpisuje polecenia i odczytuje zeń statusy. 2. Rejestr maski IMR (ang. Interrupt Maskl Register). Rejestr IMR pozwala na zamaskowanie przyjmowania przerwań. Gdy bit i IMR jest ustawiony na 1 przerwanie IRQi będzie ignorowane. Gdy bit i ustawimy na 0 przerwanie IRQi będzie przyjmowane.

Funkcje kontrolera przerwań: 1. Arbitraż przerwań. 2. Maskowanie przerwań. 3. Tworzenie powiązania pomiędzy pobudzeniem linii IRQi a wektorem przerwań VHi. Gdy przerwanie IRQi zostanie przyjęte, kontroler przekazuje do procesora bajt zawierający liczbę V = B + i (baza kontrolera + numer ). Na tej podstawie procesor wykonuje instrukcję INT V a zatem i procedurę obsługi IRQi. Adres procedury obsługi IRQi procesor pobiera z wektora VHi = V. IRQ IRQ Wektor Urządzenie Master Slave HEX 0 8 Timer generuje zegarowe 1 9 Klawiatura 8 70 Zegar czasu rzeczywistego RTC 2 9 71 W kontrolerze master wejście z kontrolera slave W kontrolerze slave wolne 10 72 wolne 11 73 wolne 12 74 wolne 13 75 Koprocesor 14 76 Kontroler 1 dysków IDE 15 77 Kontroler 2 dysków IDE 3 B Układ transmisji szeregowej COM2 4 C Układ transmisji szeregowej COM1 5 D Port drukarki LPT1 6 E Kontroler dysków elastycznych 7 F Port drukarki LPT2 Tablica linii przerwań, wektorów przerwań i urządzeń generujących w komputerze AT