PROGRAMOWANA KARTA ROZSZERZAJĄCA DO WIELOKANAŁOWYCH POMIARÓW CZĘSTOTLIWOŚCI SYGNAŁÓW IMPULSOWYCH

Podobne dokumenty
Organizacja typowego mikroprocesora

Mikroprocesor Operacje wejścia / wyjścia

Research & Development Ultrasonic Technology / Fingerprint recognition

Architektura komputerów

PC 3 PC^ TIMER IN RESET PC5 TIMER OUT. c 3. L 5 c.* Cl* 10/H CE RO WR ALE ADO AD1 AD2 AD3 AD4 A05 A06 LTJ CO H 17 AD7 U C-"

Organizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej

LB-471P, panel ciśnieniomierza z pętlą prądową 4..20mA INSTRUKCJA UśYTKOWANIA wersja instrukcji 1.1

Podstawy techniki cyfrowej Układy wejścia-wyjścia. mgr inż. Bogdan Pietrzak ZSR CKP Świdwin

Zastosowanie procesorów AVR firmy ATMEL w cyfrowych pomiarach częstotliwości

Logiczny model komputera i działanie procesora. Część 1.

PL B1 PRZEDSIĘBIORSTWO BADAWCZO- -PRODUKCYJNE I USŁUGOWO-HANDLOWE MICON SPÓŁKA Z OGRANICZONĄ ODPOWIEDZIALNOŚCIĄ, KATOWICE, PL

(12) OPIS PATENTOWY (19)PL (11) (13) B1

Architektura Systemów Komputerowych. Bezpośredni dostęp do pamięci Realizacja zależności czasowych

Układy wejścia/wyjścia

Sprawdzian test egzaminacyjny 2 GRUPA I

Temat: Pamięci. Programowalne struktury logiczne.

Architektura systemów komputerowych. dr Artur Bartoszewski

LEKCJA TEMAT: Zasada działania komputera.

Kod produktu: MP01105

Wstęp Architektura... 13

WPROWADZENIE Mikrosterownik mikrokontrolery

Programowanie mikrokontrolerów. 8 listopada 2007

Laboratorium Komputerowe Systemy Pomiarowe

Architektura komputerów

Standard transmisji równoległej LPT Centronics

Wykład IV. Układy we/wy. Studia Podyplomowe INFORMATYKA Architektura komputerów

Architektura komputera

M-1TI. PRECYZYJNY PRZETWORNIK RTD, TC, R, U NA SYGNAŁ ANALOGOWY 4-20mA Z SEPARACJĄ GALWANICZNĄ. 2

Termometr LB-471T INSTRUKCJA UśYTKOWANIA wersja instrukcji 1.1

Generator przebiegów pomiarowych Ex-GPP2

Pośredniczy we współpracy pomiędzy procesorem a urządzeniem we/wy. W szczególności do jego zadań należy:

1.2 Schemat blokowy oraz opis sygnałów wejściowych i wyjściowych

Hardware mikrokontrolera X51

LABORATORIUM PROCESORY SYGNAŁOWE W AUTOMATYCE PRZEMYSŁOWEJ. Przetwornik ADC procesora sygnałowego F/C240 i DAC C240 EVM

System mikroprocesorowy i peryferia. Dariusz Chaberski

Technika Mikroprocesorowa

Architektura komputerów

(12) OPIS PATENTOWY (19) PL (11) (13) B1 (21) Numer zgłoszenia: PL B1

Kurs Zaawansowany S7. Spis treści. Dzień 1

PAMIĘCI. Część 1. Przygotował: Ryszard Kijanka

Przetworniki analogowo-cyfrowe

System czasu rzeczywistego

Adresowanie obiektów. Adresowanie bitów. Adresowanie bajtów i słów. Adresowanie bajtów i słów. Adresowanie timerów i liczników. Adresowanie timerów

PRZETWORNIK TYPU P21Z INSTRUKCJA OBSŁUGI

(57) Tester dynamiczny współpracujący z jednej strony (13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1. (54) Tester dynamiczny

Programowanie sterowników PLC wprowadzenie

KAmodRPiADCDAC. Moduł przetwornika A/C i C/A dla komputerów RaspberryPi i RaspberryPi+

Kurs SIMATIC S7-300/400 i TIA Portal - Zaawansowany. Spis treści. Dzień 1

1. Wprowadzenie Programowanie mikrokontrolerów Sprzęt i oprogramowanie... 33

CYKL ROZKAZOWY = 1 lub 2(4) cykle maszynowe

Sterownik PLC ELP11R32-BASIC Dokumentacja techniczna (ver. 1.0)

PRZETWORNIK ADC w mikrokontrolerach Atmega16-32

CYFROWE PRZETWARZANIE SYGNAŁU PRZETWORNIKA OBROTOWO-IMPULSOWEGO

Architektura komputerów. Komputer Procesor Mikroprocesor koncepcja Johna von Neumanna

MIKROKONTROLERY I MIKROPROCESORY

PROJEKT I OPTYMALIZACJA STRUKTURY LOGICZNEJ DYDAKTYCZNEGO SYSTEMU MIKROPROCESOROWEGO DLA LABORATORIUM PROJEKTOWANIA ZINTEGROWANEGO

Komunikacja w mikrokontrolerach Laboratorium

Urządzenia wejścia-wyjścia

projekt przetwornika inteligentnego do pomiaru wysokości i prędkości pionowej BSP podczas fazy lądowania;

Politechnika Gdańska WYDZIAŁ ELEKTRONIKI TELEKOMUNIKACJI I INFORMATYKI. Katedra Metrologii i Optoelektroniki. Metrologia. Ilustracje do wykładu

1.2. Architektura rdzenia ARM Cortex-M3...16

PL B1. Sposób i układ pomiaru całkowitego współczynnika odkształcenia THD sygnałów elektrycznych w systemach zasilających

Komputerowe systemy pomiarowe. Podstawowe elementy sprzętowe elektronicznych układów pomiarowych

Architektura komputerów. Układy wejścia-wyjścia komputera

Spis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne

Sterownik PLC ELP10T32-VH Dokumentacja techniczna

Zastosowania mikrokontrolerów w przemyśle

PROGRAM TESTOWY LCWIN.EXE OPIS DZIAŁANIA I INSTRUKCJA UŻYTKOWNIKA

MIKROPROCESORY architektura i programowanie

Przykładowe pytania DSP 1

1. Cel ćwiczenia. 2. Podłączenia urządzeń zewnętrznych w sterowniku VersaMax Micro

asix5 Podręcznik użytkownika Strategia buforowa

Sterownik PLC ELP11R32-MOD Dokumentacja techniczna (ver. 1.1)

ARCHI 9000 CYFROWY SYSTEM REJESTRACJI

Wykład nr 3 Budowa i działanie komputerowego systemu sterowania

IC200UDR002 ASTOR GE INTELLIGENT PLATFORMS - VERSAMAX NANO/MICRO

XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej. XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej

Komputer IBM PC niezależnie od modelu składa się z: Jednostki centralnej czyli właściwego komputera Monitora Klawiatury

Spis treści. Dzień 1. I Rozpoczęcie pracy ze sterownikiem (wersja 1707) II Bloki danych (wersja 1707) ZAAWANSOWANY TIA DLA S7-300/400

INSTRUKCJA OBSŁUGI systemu pomiarowego

APPLICATION OF ADUC MICROCONTROLLER MANUFACTURED BY ANALOG DEVICES FOR PRECISION TENSOMETER MEASUREMENT

E-TRONIX Sterownik Uniwersalny SU 1.2

Protokół IEC

Instrukcja do ćwiczenia : Matryca komutacyjna

Dodatek D. Układ współpracy z klawiaturą i wyświetlaczem 8279

1. Poznanie właściwości i zasady działania rejestrów przesuwnych. 2. Poznanie właściwości i zasady działania liczników pierścieniowych.

Pomoc dla użytkowników systemu asix 6. Strategia buforowa

Moduł przełączania temperatury Nr produktu

Urządzenia zewnętrzne

Mikrokontroler ATmega32. System przerwań Porty wejścia-wyjścia Układy czasowo-licznikowe

Symulacja sygnału czujnika z wyjściem częstotliwościowym w stanach dynamicznych

8 kanałowy przedłużacz analogowy z RS485

Podstawy elektroniki i metrologii

ZAKŁAD SYSTEMÓW ELEKTRONICZNYCH I TELEKOMUNIKACYJNYCH Laboratorium Podstaw Telekomunikacji WPŁYW SZUMÓW NA TRANSMISJĘ CYFROWĄ

Wyjścia analogowe w sterownikach, regulatorach

Teoria przetwarzania A/C i C/A.

IIPW_SML3_680 (Z80) przewodnik do ćwiczeń laboratoryjnych

POLITECHNIKA WARSZAWSKA Wydział Elektryczny Instytut Elektroenergetyki Zakład Elektrowni i Gospodarki Elektroenergetycznej

ARCHITEKTURA PROCESORA,

Ćwiczenie 2b. Pomiar napięcia i prądu z izolacją galwaniczną Symulacje układów pomiarowych CZUJNIKI POMIAROWE I ELEMENTY WYKONAWCZE

Transkrypt:

PROGRMOW KRT ROZSZRZJĄC O WILOKŁOWYCH POMIRÓW CZĘSTOTLIWOŚCI SYGŁÓW IMPULSOWYCH dr inż. Jan Ryszard Jasik, dr inż. ligiusz Pawłowski POLITCHIK LUBLSK, Katedra Metrologii lektrycznej i lektronicznej 20-68 LUBLI, ul. adbystrzycka 38 -mail : JSIK@LKTRO.POL.LUBLI.PL LKP@LKTRO.POL.LUBLI.PL Streszczenie - Przedstawia się aplikację na komputer jednoukładowy opracowanej przez autorów metody równoczesnych pomiarów częstotliwości szeregu sygnałów impulsowych, zrealizowaną w postaci 8-kanałowej karty rozszerzającej do komputera klasy IBM PC. Omawia się algorytmy programów realizowanych przez komputer jednoukładowy zainstalowany na karcie rozszerzającej oraz przez mikroprocesor komputera PC. I. WSTĘP BY OBIKT W W 2 W 3 W n PRZTWORIKI Z WYJŚCIM CZĘSTOTLIWOŚCIOWYM 2 3 n f f 2 f 3 f n WILOKŁOWY, RÓWOCZSY POMIR CZĘSTOTLIWOŚCI BLOK POMIROWY Q WZORZC CZSU PRZTWRZI YCH I PRZTCJ WYIKÓW POMIRÓW SYSTM ITRFJSU KOMPUTR OSOBISTY Rys.. Proponowana struktura systemu pomiarowego. Folie do referatu na ZKw '96 Kiekrz - Poznañ folia nr / 6

H L H L II. ZS POMIRU T p =(M-)*T w *T T SYG WJ. SYG UKSZT. T w H L *T =( - )*T w w k p w CHWIL OCZYTU PORTU WJ. OBRZ SYG U W PMIÊCI 0 0 0 0 0 p ZWRTOŒÆ PMIÊCI RM 0 0 0 k BIT BIT 2 BIT n 2 3 4 5 6 7 8 9 M-6 M-5 M-4 M-3 M-2 M- M RS PMIÊCI 0 0 2 2 2 3 z-2 z- z- z- z z z LICZB ZBOCZY Rys.2. Przebiegi czasowe ilustruj¹ce proces pomiaru czêstotliwoœci w jednym kanale. f = T = w T w = z ( k p ) Tw ( ) T f p = M T w ( 2 ) f 2 min = T ( 3 ) p T ma =. ( 4 ) w f = 3 ma M δ ( 5 ) Folie do referatu na ZKw '96 Kiekrz - Poznañ folia nr 2 / 6

f f i f 8 UZ IZOLOW UK Y WJŒCIOW IG UK µk P P0 ITL 803 P2 P3 Q 573 B U F R S Y RM PROM MOU POMIROWY UK ITRFJSU POMIROW MOU RZÊY UK ITRFJSU MGISTRL LOKL MOU U RZÊGO PROCSOR RZÊY PMIÊCI MOU U RZÊGO UK Y W-WY MOU U RZÊGO UK Y WIZULIZCJI WYIKÓW Rys.3. Schemat blokowy uk³adu pomiarowego w strukturze dwuprocesorowej. STRT Inicjalizacja modułu pomiarowego programowanie portu wejściowego MOUŁ RZĘY Cykliczny odczyt portu wejściowego i zapis danych do pamięci naliza zawartości pamięci i wyznaczenie wyników cząstkowych STRT Inicjalizacja modułu nadrzędnego przygotowanie transmisji danych Transmisja danych system interfejsu Odbiór danych MOUŁ POMIROWY obliczenie końcowych wyników pomiarów wizualizacja wyników pomiarów Rys.4. Schemat blokowy realizowanych algorytmów. Folie do referatu na ZKw '96 Kiekrz - Poznañ folia nr 3 / 6

III. RLIZCJ TCHICZ f f i f 8 Z UZ +5V IG P UK µk P IT0 ITL 803 P0 P2 /WR 573 B U F R S Y RM 32KB PROM 8KB Q SYCH 5 +5V 30H KR BUFR 38 245 300H WRIT R 573 245 RJBUF BUF +5V IOR IOWR 0...9 IRQ MGISTRL IBM PC 0...7 Rys.5. Schemat blokowy karty rozszerzającej. Zrealizowana karta rozszerzająca zawiera mikrokomputer jednoukładowy (Intel 803), pamięć programu PROM, niezbędną do realizacji procedur pomiarowych pamięć RM, odpowiednie wejściowe układy zabezpieczające UZ i układy kształtujące UK. Przetwornica napięcia P i zestaw transoptorów IG zapewniają galwaniczną izolację obwodów wejściowych. Współpracę z szyną komputera nadrzędnego umożliwiają układy buforujące szynę danych BUF i szynę adresową BUFR. odatkowy rejestr RJBUF gwarantuje bezkolizyjną wymianę danych pomiędzy systemami, która jest nadzorowana za pomocą systemu przerwań. ekoder adresowy KR dekoduje dwa adresy w przestrzeni adresowej układów I/O komputera PC: adres 300H który służy do odczytu danych pomiarowych z karty do pamięci komputera nadrzędnego, oraz adres 30H generujący sygnał przerwania IT0 dla mikrokomputera 803, co sygnalizuje gotowość komputera nadrzędnego do odbioru danych. Układ synchronizacji SYCH generuje sygnał WRIT zapisujący dane do rejestru buforowego RJBUF i jednocześnie zgłaszający żądanie przerwania IRQ do komputera nadrzędnego PC, co sygnalizuje gotowość danych do odczytu. Pracą karty sterują więc dwa programy, realizowane niezależnie przez mikrokomputer jednoukładowy zainstalowany na karcie pomiarowej i przez mikroprocesor komputera nadrzędnego. Oba programy są okresowo synchronizowane poprzez systemy przerwań w celu przesłania danych pomiarowych. Folie do referatu na ZKw '96 Kiekrz - Poznañ folia nr 4 / 6

IV. OPROGRMOWI PROGRM KRTY STRT IICJLIZCJ KRTY PROGRM PC STRT IICJLIZCJ PROGRMU WYKOJ POMIR CZKJ PRZTWÓRZ OBLICZ WYIKI CZKJ IT0 WYŒWITL WYIKI IT0 IRQ O BUFOR OBIRZ Z BUFOR WYSLIJ IRQ O PC WYSLIJ IT0 O KRTY RT RT Rys.6. Schemat blokowy programów karty pomiarowej i komputera PC. Program mikrokomputera 803 po wstępnej inicjalizacji wykonuje pomiar, przetwarza wstępnie uzyskane dane i przechodzi do stanu oczekiwania na przerwanie sprzętowe IT0. W tym samym czasie program komputera PC po wstępnej inicjalizacji (lub też po przetworzeniu poprzednich danych) osiąga stan gotowości do odbioru nowych danych, co sygnalizuje do mikrokomputera poprzez wywołanie przerwania IT0 za pomocą portu o adresie 30H. Program obsługi przerwania IT0 wpisuje jeden bajt danych do rejestru buforowego RJBUF i zgłasza przerwanie IRQ do komputera nadrzędnego. Program obsługi przerwania w komputerze PC odczytuje bajt danych z portu o adresie 300H i znów zgłasza przerwanie IT0 sygnalizując gotowość przejęcia dalszych danych. Proces powtarza się aż do przesłania pełnego bloku danych o długości 36 bajtów, który zawiera kolejno 8 czterobajtowych wstępnie przetworzonych wyników pomiarów z poszczególnych kanałów oraz dodatkowo 4 bajty synchronizujące. Cztery bajty danych dla każdego kanału reprezentują dwie 6-bitowe liczby, tzn. liczbę okresów sygnału mierzonego oraz czas ich trwania wyrażony liczbą w okresów Tw. Zastosowano więc mieszany, równoległo-szeregowy sposób transmisji: bity-równolegle, bajty-szeregowo. Program nadrzędny oblicza wyniki pomiarów na podstawie odebranych bajtów danych, uwzględniając częstotliwość taktującą mikrokomputer 803 oraz strukturę programu (liczbę cykli maszynowych w głównej pętli określającej czas Tw). Folie do referatu na ZKw '96 Kiekrz - Poznañ folia nr 5 / 6

VI. POSUMOWI W układzie zarezerwowano na dane pomiarowe pamięć o pojemności M=0240 B, natomiast czas trwania pętli pomiarowej wynosi Tw=0 µs. Praktycznie potwierdzone pomiarami parametry metrologiczne układu są następujące: czas trwania pomiaru Tp,=0. s, górna i dolna granica zakresu pomiarowego f ma=00 khz i f min=20hz oraz maksymalny błąd pomiaru df ma=0.03 %. Czas trwania pomiaru, dokładność i zakres pomiarowy można dodatkowo modyfikować zależnie od potrzeb, poprzez zmianę pojemności pamięci oraz liczby operacji OP w pętli głównej programu. 25 300 20 Temperatura 250 Temperatura w komorze [st.c] 5 0 5 Moc agregatu 200 50 00 Moc agregatu [ W ] 0 50-5 0 0 600 200 800 2400 3000 Czas pomiaru [ s ] Rys.7. Wyniki zastosowania uk³adu do badania urz¹dzenia ch³odniczego. LITRTUR [] Jasik J.R., Pawłowski.: Koncepcja nowego systemu pomiarowego, bazującego na komputerze osobistym z niestandardowym interfejsem, Szkoła-Konferencja Metrologia wspomagana komputerowo, Zegrze k. Warszawy, maj 993, Referaty, tom 2/. [2] Jasik J.R., Pawłowski., Toborek K.: wuprocesorowy system z równoczesnym pomiarem parametrów sygnałów szeregu czujników o wyjściu częstotliwościowym, Konferencja CO '94, Zegrze k.warszawy, maj 994, Materiały konferencyjne tom I. [3] Jasik Jan R., Pawłowski.: Problemy zbierania i obróbki danych w komputerowym wielokanałowym systemie pomiarowym z częstotliwościowym nośnikiem informacji, Szkoła-Konferencja Metrologia wspomagana komputerowo, Zegrze k. Warszawy, maj 995, Referaty tom 2. Folie do referatu na ZKw '96 Kiekrz - Poznañ folia nr 6 / 6