Badanie właściwości wysokorozdzielczych przetworników analogowo-cyfrowych w systemie programowalnym FPGA Autor: Daniel Słowik Promotor: Dr inż. Daniel Kopiec Wrocław 016
Plan prezentacji Założenia i cel pracy Etapy realizacji pracy Moduł przetworników Projekt sterownika z wykorzystaniem układu Spartan 3E Starter Board Oprogramowanie kontrolno-sterujące Labiew Wyniki eksperymentalne Podsumowanie
Założenia i cel pracy Celem pracy była budowa systemu umożliwiającego prowadzenie pomiarów właściwości dynamicznych przetworników analogowo-cyfrowych takich jak: - efektywna liczba bitów ENOB, - współczynnik sygnału do szumu SNR, - współczynniki tłumienia harmonicznych THD, THD+N (SINAD), - stosunek sygnału do największego zniekształcenia SFDR.
Etapy realizacji pracy 1. Projekt i wykonanie modułu rozszerzeń z wykorzystaniem przetworników A/C: AD761 oraz AD7665. Uruchomienie modułu 3. Realizacja oprogramowania w języku HDL dla logiki programowalnej Spartan 3E Starter Board - FPGA 4. Oprogramowanie kontrolno-sterujące w środowisku Labiew 5. Pomiary RS-3
Moduł przetworników A/C - projekt
Moduł przetworników A/C - realizacja Układ ścieżek projektowanego modułu rozszerzeń Obwód drukowany PCB na podstawie wykonanego projektu
Moduł przetworników A/C - realizacja Złącze FX100S, - dane cyfrowe Przetwornik AD761 we Przetwornik AD7665 we Blok zasilania układów A/C oraz wzmacniaczy Moduł rozszerzeń z przetwornikami A/C wykonany w ramach realizowanej pracy
Sterownik zrealizowany w matrycy programowalnej FPGA Obsługa przetworników A/C Komunikacja z PC za pomocą interfejsu RS-3
Oprogramowanie kontrolno-sterujące w środowisku Labiew Zadania aplikacji: sterowanie przetwornikami, odbieranie danych od przetworników, przetwarzanie danych realizacja FFT, komunikacja z układem Spartan 3E Starter Board. Sterowanie przetwornikami FFT, prezentacja wyniku Odbieranie danych Widok elementów składowych aplikacji sterującej w Labiew
Interfejs aplikacji sterującej
Interfejs aplikacji sterującej Interfejs główny aplikacji kontrolno-sterującej w środowisku Labiew
Stanowisko pomiarowe Zasada zestawienia systemu pomiarowego - Pomiar oraz przetwarzanie sygnału analogowego w czasie rzeczywistym - Maksymalna uzyskana szybkość przetwarzania 1,187 ks/s Stanowisko pomiarowe
Wyniki eksperymentalne Pomiary parametrów przetworników AD761 i AD7665 prowadzono z wykorzystaniem sygnału sinusoidalnego o częstotliwości 500 Hz oraz khz. Tabela 1. Otrzymane wyniki pomiarów AD761 AD7665 500 Hz khz 500 Hz khz SNR [db] 70 76 77 80 THD [db] -46-49,6-44,6-54,8 SINAD (THD+N) [db] 45,8 49,5 44,6 54,8 SFDR [db] 55 53 55 57 ENOB 7,3 7,9 7,1 8,8 Tabela. Parametry katalogowe badanych przetworników AD761 khz AD7665 180 khz SNR [db] 94 90 SINAD [db] 94 90 SFDR [db] 100 10
Wyniki eksperymentalne - Mała częstotliwość próbkowania sygnału - Zniekształcenia wnoszone przez elementy wejściowe (filtry, wzmacniacze operacyjne)
Podsumowanie Wykonano projekt modułu rozszerzeń do badania właściwości dynamicznych przetworników A/C Zaimplementowano w macierzy bramek programowalnych FPGA kod obsługi przetworników A/C oraz protokół komunikacji szeregowej Wykonano aplikację kontrolno-sterującą w środowisku Labiew Przeprowadzono pomiary właściwości dynamicznych wybranych przetworników Wykonany system sprawdza się znakomicie do akwizycji danych pomiarowych o częstotliwości sygnału do 10,500 khz. Zwiększenie szybkości pracy systemu możliwe jest poprzez buforowanie danych pomiarowych w pamięci struktury programowalnej FPGA, jednak wiąże się to z utratą przetwarzania w czasie rzeczywistym.
Dziękuję za uwagę
SNR SNR 0log( signal noise )
SINAD, ENOB SINAD 10log( noise rms 3 4 5 6 ) gdzie: rms wartość skuteczna sygnału analogowego, noise napięcie związane z szumem, -6 wartości kolejnych harmonicznych sygnału. SINAD 1,76 db ENOB 6,0 db
THD, THD+N gdzie: noise napięcie związane z szumem, -6 kolejne harmoniczne sygnału. ) 0log( 1 6 5 4 3 THD ) 0log( 1 6 5 4 3 N THD noise
SFDR
FFT 500 Hz
1 FFT liniowo 3 4 6 5