4.2. TRANZYSTORY UNIPOLARNE Tranzystory unipolarne występują jako przyrządy dyskretne oraz jako elementy układów scalonych. Prąd nośników jednego typu jest sterowany polem elektrycznym prostopadłym do osi kanału przewodzącego. Nie występują efekty bezwładnościowe związane z doprowadzaniem i zanikaniem nośników mniejszościowych. Istnieją dwa typy tranzystorów unipolarnych: a) złączowe (JFET - Junction Field Effect Transistors) b) z izolowaną bramką MISFET (MOSFET - Metal-Oxide - Semiconductor FET) Tranzystor posiada trzy elektrody: Źródło S (Source) Bramka G (Gate) Dren D (Drain) Między S i D istnieje kanał przewodzący prąd I D, gdzie drenu I D zależy od U DS oraz U GS Tranzystory unipolarne łatwiej się wytwarza niż bipolarne, a w postaci scalonej zajmują mniej przestrzeni. Charakteryzują się bardzo dużą rezystancją wejściową: ~10 9 Ω dla JFET i ~ 10 19 Ω dla MOSFET oraz małymi szumami w porównaniu do tranzystorów bipolarnych. Posiadają jednak mniejszy iloczyn wzmocnienia i szerokości pasma przenoszenia.
TRANZYSTORY UNIPOLARNE 4.2.1. Tranzystory unipolarne złączowe (JFET) Na powierzchni bocznej kanału wytwarzane jest złącze p-n JFET z kanałem typu n i wyprowadzonym podłożem symbol graficzny Normalna praca tranzystora następuje dla zaporowej polaryzacji złącza bramka-kanał: U 0 0 GS U DS W takim przypadku warstwa przejściowa (zubożona) przesłania kanał zmniejszając jego efektywną grubość i grubość ta maleje w miarę wzrostu U GS w kierunku zaporowym.
TRANZYSTORY UNIPOLARNE Ogólne zasady polaryzacji tranzystora JFET 1. Na dren należy przykładać takie napięcie względem źródła, by nośniki poruszały się od źródła do drenu: dodatnie przy kanale typu n, a ujemne przy kanale typu p 2. Złącze bramka-kanał należy polaryzować zaporowo: U GS <0 przy kanale typu n, a U GS >0 przy kanale typu p) Ze wzrostem napięcia U GS : maleje wartość płynącego przez tranzystor prądu I D przy mniejszych wartościach napięcia U DS następuje zamknięcie kanału, czemu odpowiada mniejsza wartość prądu nasycenia
TRANZYSTORY UNIPOLARNE Polaryzacja tranzystora JFET - idea Jeżeli napięcie U GS = 0 i U DS ma małą wartość (a), to prąd zmienia się liniowo w funkcji przykładanego napięcia tranzystor zachowuje się jak rezystor. Podczas narastania napięcia U DS złącze kanał-bramka (PN) jest coraz silniej polaryzowane zaporowo, przy czym polaryzacja ta jest silniejsza w pobliżu drenu (b). Przy pewnej wartości napięcia U DS =U DSsat = U p, następuje zamknięcie (odcięcie) kanału przy drenie (c). U p = U GSoff napięcie odcięcia kanału Dalszy wzrost napięcia powoduje, że kanał jest zamykany coraz bliżej źródła (punkt Y Y ) (d). Przyrost napięcia rozkłada się na warstwie zaporowej, nie powodując dalszego wzrostu prądu. Rozszerza się warstwa zaporowa, czyli zwiększa głębokość jej wnikania w kanał. Tranzystor wchodzi w stan nasycenia, a prąd przez niego płynący jest prądem nasycenia.
Tranzystory Unipolarne Polaryzacja tranzystora JFET - dokładniej Dla niewielkiej wartości U DS prąd maleje ze wzrostem ujemnego U GS (obszar omowy). Dla odpowiednio dużego U GS prąd I D = 0 gdyż kanał przewodzący przestaje istnieć. Jest to stan odcięcia (zaciśnięcia), a odpowiednia wartość U GS nazywa się napięciem odcięcia U P (pinch-off voltage). Przy wzroście napięcia U DS rozkład ładunku przestrzennego przestaje być symetryczny (szerszy od strony drenu), gdyż od tej strony silniejsza jest polaryzacja zaporowa (potencjał drenu w stosunku do bramki jest wyższy niż źródła). Prąd I D rośnie coraz wolniej w funkcji U DS (kanał zawęża się). Ostatecznie kanał staje się bardzo cienki i I D nasyca się dla U DS SAT. Jest to normalny stan pracy (nasycenie) tranzystora polowego.
Tranzystory Unipolarne Napięcie U DS jest wtedy równe: U DS SAT = U GS - U P U P - napięcie odcięcia (zaciśnięcia) Jest to tzw. pozorne odcięcie kanału (od strony drenu). Podwyższanie napięcia ponad U DS SAT sprawia, że kanał jest zamykany na coraz szerszym odcinku. Nie zmienia to jednak wartości prądu, który nasyca się już przy napięciu U DS SAT. Prąd drenu I D płynie nadal (!) mimo zamknięcia kanału. W miejscu zaciśnięcia kanału rezystancja kanału jest największa i tam odkłada się prawie całe napięcie U DS. Powstałe pole elektryczne o dużym natężeniu sprawia, że nośniki dochodzące z wolnego kanału do miejsca zamknięcia są przerzucane (silne pole E) w kierunku drenu. W zaciśniętym kanale nośniki poruszają się z maksymalną prędkością nasycenia v m. O wartości prądu decyduje strumień, który uformował się przed zaciśniętym kanałem i napięcie U DS nie wpływa na jego wartość.
Tranzystory Unipolarne 4.2.1.1. Charakterystyki statyczne tranzystora JFET Charakterystyka przejściowa Charakterystyki wyjściowe Wartości stałe dla danego tranzystora I DSS - prąd nasycenia przy zwartej bramce U P - napięcie odcięcia 1 2 Zakres nienasycenia, liniowy (triodowy) Zakres nasycenia (pentodowy) U GSoff =U p - napięcie jakie należy doprowadzić do bramki, aby przy ustalonym napięciu U DS nie płynął prąd drenu I DSS - prąd płynący przy napięciu U GS = 0 i określonym napięciu U DS
Stan pracy dla zakresu liniowego 1 U DS U GS U P U ( U DS ( 1 ) 2 DS I D B UGS U P) Stan pracy dla zakresu nasycenia (zaciśnięcia) 2 U DS U GS U P 2 1 2 U GS I D B U GS U P I DSS 1 ( 2 ) 2 U P
Konduktancja przejściowa ID gm U ( ) DS const B UGS U P U GS czyli jest liniową funkcją napięcia U GS dla zakresu nasycenia. Daje to prosty sposób regulacji wzmocnienia wzmacniacza rezystancyjnego: k u = - g m R Wiele tranzystorów polowych nie ma specjalnie wyróżnionych elektrod drenu i źródła i mogą pracować równie dobrze w połączeniu normalnym i inwersyjnym.
Parametry statyczne: prąd wyłączenia I D(off), rezystancja statyczna włączenia R DS(on), rezystancja wyłączenia R DS(off), prądy upływu. Parametry graniczne: dopuszczalny prąd drenu I Dmax (od kilku do kilkudziesięciu ma), dopuszczalny prąd bramki I Gmax, dopuszczalne napięcie dren-źródło U DSmax (od kilku do kilkudziesięciu V) lub bramka-źródło U GSmax, dopuszczalne moc strat P totmax» P Dmax (od kilkudziesięciu do kilkuset mw).
4.2.1.2. Stałoprądowe schematy zastępcze tranzystora JFET W obliczeniach przybliżonych dla stanu tranzystora w zakresie nasycenia stosuje się układ zastępczy ze sterowanym źródłem prądowym i odizolowanym zaciskiem wejściowym: Uproszczony schemat zastępczy stałoprądowy Normalnym obszarem pracy tych tranzystorów są jednak układy pośredniej i wielkiej częstotliwości oraz układy multipleksujące. Istotne są więc ich modele dynamiczne.
Małosygnałowy model dynamiczny tranzystora JFET C gd, C gs, C ds - pojemności międzyelektrodowe g m - transkonduktancja 1/g ds = r ds - rezystancja wyjściowa r DD`, r SS` - szeregowe rezystancje drenu i źródła W ogólności o własnościach dynamicznych tranzystora decydują reaktancje oraz czas przelotu nośników przez kanał. Przykładowy czas przelotu : 2l 2 1 m tp 20ps V m m 5 10 s (czynnik do pominięcia dla częstotliwości do kilku GHz)
4.2.1.3. Tranzystory złączowe MESFET (Metal-Semiconductor Field Effect Transistor) W zakresie mikrofalowym Si nie zdaje egzaminu (duży czas przelotu nośników przez obszar czynny). Ruchliwość nośników w GaAs jest ok. 6 razy większa niż w Si. Poza tym niedomieszkowany GaAs jest półizolacyjny (minimalizacja pasożytniczych pojemności międzyelektrodowych). Stąd dla GaAs częst. pracy > 100GHz. Nie można jednak wytworzyć tlenków o małej gęstości stanów powierzchniowych w GaAs stąd tranzystory ze złączem m-s. Domieszki w kanale ~ 10 18 cm -3 Długość bramki ~ 0.5µm Jest to tranzystor z kanałem wbudowanym (normalnie przewodzący).
4.2.2. Tranzystory polowe z izolowaną bramką MOSFET (Metal-Oxide-Semiconductor Field-Effect-Transistor) Istnieją dwa typy tranzystorów MOSFET: z kanałem wbudowanym czyli normalnie przewodzące (pracujące ze zubożeniem depletion mode) z kanałem indukowanym czyli normalnie nieprzewodzące (pracujące ze wzbogaceniem enhancement mode EMOS) Tranzystory z kanałem indukowanym istnieją również w specjalnych wykonaniach np. jako elementy pamięciowe: FAMOS - z bramką swobodną jako elementy reprogramowalnych pamięci stałych MNOS - z dwuwarstwowym dielektrykiem w nieulotnych pamięciach o dostępie swobodnym.
Zastosowania tranzystorów typu MOSFET: W technice cyfrowej: przemysł komputerowy, telekomunikacja. W technice analogowej: przetworniki A/D, filtry, wzmacniacze. Są podstawowym składnikiem komórki pamięci DRAM (tranzystor MOS i kondensator) oraz mikroprocesora. Następuje eksponencjalny wzrost gęstości upakowania elementów w czasie (prawo Moore a czterokrotny wzrost co 3 lata), co jest wynikiem redukcji wymiarów. Obecnie przyjmuje się, że liczba tranzystorów w mikroprocesorach od wielu lat podwaja się co ok. 24 miesiące. Gęstość upakowania jednostek pamięci jest 5 10 razy większa niż w strukturach logicznych (mikroprocesory) ze względu na powtarzający się layout tranzystorów. 1995 r. pamięć 1Gbit DRAM (10 9 tranzystorów) na pojed. płytce 40cm Si powstaje ok. 400 tych mikrostruktur czyli 4 x 10 11 tranzystorów. W ciągu ostatnich 10 lat wyprodukowano więcej tranzystorów MOS niż ziarn ryżu zebrano od początku działalności rolniczej człowieka.
Źródło: http://pl.wikipedia.org/wiki/prawo_moore'a
Tranzystory MOS można również podzielić ze względu na typ kanału: z kanałem typu n decyduje transport elektronów, proces nmos z kanałem typu p o prądzie decydują dziury, proces pmos. Obecnie mamy do czynienia z technologią CMOS (Complementary MOS), w której jednocześnie wytwarzane są zarówno tranzystory z kanałem n jak i p. Podstawą realizacji układów impulsowych oraz cyfrowych jest wykorzystanie tranzystorów przełączanych między stanami odcięcia i przewodzenia (kluczowanie), co odpowiada stanom logicznego zera i jedynki. Przejścia między tymi stanami powinny zachodzić w możliwie najkrótszym czasie. Obecnie uzyskuje się czasy przełączania rzędu pikosekund. Podstawową rolę spełnia tu inwerter CMOS, z dwoma tranzystorami komplementarnymi. Jeden tranzystor jest obciążeniem dynamicznym dla drugiego. Tranzystory te przewodzą na przemian.
Layout inwertera CMOS V dd V in PMOS V out V ss V dd V in V out n-well NMOS p-substrate NWC n-well contact SC source contact Schemat obwodu Przekrój płytki krzemowej
Od NMOS do CMOS V dd High Low Low High Capacitive load High Low Low High GND Inwerter NMOS Inwerter CMOS Logika NMOS: wysoka moc przy niskim wyjściu. Inwerter NMOS powoli przełącza się do wysokiego wyjścia. (To samo dla logiki PMOS). Dla układu CMOS poprawa szybkości przełączania.
Obecna technologia CMOS 0.18 mm CMOS stosują wszyscy ważniejsi wytwórcy. Cechy tego procesu: 0.12-0.18 mm długość bramki, 0.4-0.5 mm odstęp 3-3.5 nm tlenek bramkowy (SiO 2 ) 5-6 poziomów metalizacji Powyżej 10 7 tranzystorów na 1 cm 2 struktury Procesy 65 nm: Intel Pentium 4 (Cedar Mill), Intel Pentium D 900-series, Intel Core, Intel Core 2, Intel Xeon, AMD AM2, Sun UltraSPARC T2, IBM Cell Broadband Engine (Sony Playstation 3) Procesy 32 nm: Intel od 2010 - Core i3, Core i5, mobilny dwurdzeniowy Core i7 http://en.wikipedia.org/wiki/32_nanometer
Źródło: http://www.fujitsu.com/emea/services/microelectronics/asic/asic/techprod/process/index.html Tranzystory unipolarne Technologia CMOS ASIC Application Specific Integrated Circuit (układ scalony dedykowany do aplikacji) Fujitsu Mapa drogowa dwóch producentów ASICów Toshiba
Technologia CMOS w praktyce Bramka NOR na CMOS Bramka AND na CMOS Funkcje sumy, iloczynu i negacji tworzą tzw. podstawowy system funkcjonalnie pełny. Systemy funkcjonalnie pełne tworzą też m.in. : - iloczyn i negacja (suma może zostać wyeliminowana dzięki prawu De Morgana) - suma i negacja (analogicznie jak wyżej)
Matryca CMOS Obecna technologia CMOS Zastosowania: -kamery internetowe, -kompaktowe aparaty cyfrowe, lustrzanki cyfrowe -elementy kontrolne w automatyzacji produkcji itd., kamery przemysłowe. Miliony elementów o następującej budowie: - element światłoczuły, działającego na zasadzie fotodiody - wzmacniacz sygnału - przetwornik analogowo-cyfrowy - mikrosoczewka, której zadaniem jest skupienie światła na elemencie światłoczułym. - filtr barwny odpowiadającego za fakt, że piksel jest czuły tylko na pewne spektrum światła Inna technologia wytwarzania matryc obrazowych: CCD (Charge Coupled Devices)
4.2.2.1. Tranzystory z indukowanym kanałem (EMOS) E- Enhanced (wzbogacony) Symbol graficzny Przy braku napięcia na bramce prąd nie płynie brak kanału. Przy dodatnim napięciu U GS na bramce, większym od wartości progowej U T (threshold voltage ) pod dielektrykiem powstaje warstwa inwersyjna i pełni rolę kanału przewodzącego między źródłem i drenem.
Poziom Fermiego zbliża się do pasma przewodnictwa. Warstwa powierzchniowa nabiera cech półprzewodnika typu n. Przy braku przewodzącego kanału napięcie U DS dowolnego znaku daje tylko prąd wsteczny (jedno ze złączy jest spolaryzowane zaporowo), a rezystancja obwodu dren źródło jest bardzo wysoka (~10GΩ). Przy istnieniu warstwy inwersyjnej prąd gwałtownie rośnie i staje się zależny od U GS i U DS.
U DS =const Charakterystyka przejściowa Charakterystyki wyjściowe w zakresie omowym (triodowym) 1 Dla małych U DS zależność prawie liniowa to jest dla U DS U GS U T U 2 DS I D B( UGS UT ) U DS (1) w obszarze nasycenia 2 to jest dla U DS U GS UT otrzymuje się prąd drenu podstawiając U DS = U GS - U T do (1): B - współczynnik transkonduktancji, parametr zależny od tranzystora. I D 1 2 B U GS U T 2 (2 )
Zasada działania tranzystora z izolowaną bramką - dokładniej Jeżeli do bramki zostanie przyłożone napięcie dodatnie, to powstanie kanał wzbogacony, a jeśli ujemne, to powstanie kanał zubożony. W tranzystorze z kanałem wzbogaconym, wzrost napięcia U GS powyżej wartości napięcia progowego U T powoduje powstanie kanału. U T - napięcie, jakie należy przyłożyć do bramki, aby powstała warstwa inwersyjna (progowe). Jeżeli napięcia U DS i U GS będą porównywalne, to prąd drenu będzie zależny liniowo od napięcia U DS kanał pełni wówczas funkcję rezystora liniowego (a). Dalszy wzrost napięcia U DS powoduje spadek napięcia na rezystancji kanału. W okolicy D następuje zmniejszanie inwersji, aż do całkowitego jej zaniku odcięcie kanału. Wartość napięcia U DS, przy której następuje odcięcie kanału nazywamy napięciem nasycenia U DSsat (b). a) b) c) a) zakres liniowy, b) odcięcie kanału, c) nasycenie tranzystora. B podłoże. Dalszy wzrost napięcia U DS nie powoduje już wzrostu prądu drenu, ale wpływa na odcięcie kanału bliżej źródła. Mówimy wówczas, że tranzystor pracuje w stanie nasycenia (c).
2 Zakres nasycenia - wyjaśnienie Gdy kanał już istnieje, zwiększanie napięcia dren-źródło powoduje zwiększanie prądu drenu. To z kolei powoduje odkładanie się pewnego napięcia na niezerowej rezystancji kanału. Napięcie to powoduje zmniejszenie różnicy potencjałów między bramką a kanałem, czego wynikiem jest zawężenie warstwy inwersyjnej. A że różnica potencjałów rośnie od źródła do drenu, również przekrój kanału maleje w tym samym kierunku w obszarze przy drenie kanał uzyskuje najmniejszy przekrój. Jeśli U DS przekroczy wartość U DS SAT to w pobliżu drenu kanał zniknie, w jego miejsce pojawi się obszar zubożały, mający bardzo dużą rezystancję (wraz ze wzrostem napięcia dren-źródło obszar zubożały rozszerza się) i wówczas praktycznie całe napięcie U DS odkłada się na warstwie zubożałej. Najprostszy model tranzystora przyjmuje, że napięcie nasycenia U DS SAT = U GS - U T. W zakresie nasycenia prąd drenu jest zależny od napięcia U GS, zależność tą przybliża się wzorem:
Konduktancja przejściowa: g m I U D GS B U GS U T Przy normalnej pracy tranzystorów EMOS potencjały bramki mają te samą biegunowość i dlatego dren jednego stopnia może być bezpośrednio łączony z bramką następnego stopnia. Zjawiskiem niekorzystnym jest jednak kwadratowa zależność I D (U GS ) w zakresie nasycenia (nieliniowości).
Tranzystory MOS z wbudowanym kanałem Kanał wytwarza się w procesie produkcji. Kanał przewodzi już przy U GS = 0 (normalnie przewodzący). D G B S Sterowanie prądem I D za pomocą napięć U GS i U DS jest możliwe dzięki temu, że pod dielektrykiem bramki może powstać warstwa inwersyjna w stosunku do kanału po przyłożeniu odpowiedniego napięcia bramki (zmniejszenie przekroju czynnego kanału). Istnieje tu więc duże podobieństwo do tranzystora polowego złączowego JFET.
Charakterystyka przejściowa Charakterystyki wyjściowe Napięcie odcięcia Charakterystyka przejściowa wskazuje, że tranzystor może pracować przy zerowej polaryzacji bramki, a więc może być sterowany sygnałem bipolarnym.
Tranzystory polowe z izolowaną bramką MOSFET - porównanie
4.2.2.3. Schematy zastępcze tranzystorów MOS Są bardzo podobne do modeli tranzystorów JFET, jednak zawsze pomija się prądy bramki. Konduktancja przejściowa: Konduktancja wyjściowa: g I D m UDS const UGS g ds I U D DS U GS const
Jeżeli do elektrody podłoża doprowadzi się napięcie, obszar kanał - podłoże odpowiada złączu jak w tranzystorze JFET. Tranzystor rzeczywisty może być więc traktowany jak dwubramkowy, a kanał jest równoległym połączeniem kanału tranzystora MOS i kanału utworzonego tranzystora JFET. W takim przypadku istotna jest również transkonduktancja (konduktancja przejściowa) podłoże - dren : g mb I U D BS DS const Małoczęstotliwościowy, małosygnałowy schemat tranzystora MOS z uwzględnieniem wpływu podłoża jest więc następujący:
Podstawowe parametry tranzystora MOS transkonduktancja g m [S] określa, jak zmiany U GS wpływają na prąd drenu, na charakterystyce przejściowej określa jej nachylenie. parametry graniczne maksymalne napięcia i prądy elektrod, maksymalna moc tracona określają zakres bezpiecznej pracy elementu napięcie odcięcia U T [V] określa U GS, dla którego zanika prąd drenu. Dla tranzystorów wzbogacanych jest zawsze dodatnie, dla zubożanych zawsze ujemne. napięcie włączenia [V] określa wartość napięcia sterującego, dla którego tranzystor jest nasycony, a oporność kanału R DS nie zależy od U DS. Parametr bardzo istotny w zastosowaniach impulsowych R DS powinno być minimalne. rezystancja włączenia [Ω, mω] określa oporność kanału tranzystora w stanie nasycenia. czas włączenia i czas wyłączenia [ns] czasy przejścia tranzystora z pełnego zatkania w stan nasycenia i ze stanu pełnego nasycenia do stanu odcięcia. Bardzo istotne w pracy impulsowej. pojemność bramki [pf]
Przykłady tranzystorów MOS BS170 MOSFET małej mocy
Przykłady tranzystorów MOS BS170 MOSFET małej mocy
Przykłady tranzystorów MOS BUZ 11 30A, 50V, 0.040 MOSFET mocy
Przykłady tranzystorów MOS BUZ 11 30A, 50V, 0.040 MOSFET mocy
Tranzystory IGBT tranzystor bipolarny z izolowaną bramką (Insulated Gate Bipolar Transistor) Zalety: - wysoka impedancja wejściowa - niski U CE(sat) właściwy dla tranzystora bipolarnego - małe straty podczas przełączania, - częstotliwość przełączania >20 khz, - wysoka niezawodność Zastosowania: w układach z obciążeniem indukcyjnym, w różnego typu zasilaczach bezprzewodowych. Ze względu na możliwość regulacji szerokości impulsów prądu, IGBT stosuje się też układach sterujących z silnikami dużej mocy oraz w różnego rodzaju przetwornicach prądowych. Obwód równoważny IGBT
Pamięci MOSFET MOSFET-y jako elementy pamięci to początkowo pamięci typu ROM (Read-Only Memory). Z czasem powstały struktury spełniające role pamięci EPROM (Erasable Programmable Read-Only Memory) a następnie EEPROM (Electrically Erasable Programmable Read-Only Memory) oraz flash EEPROM zwane pamięciami flash. Jedna z najpopularniejszych komórek pamięci EPROM powstała w oparciu o tranzystor FAMOS (Floating-gate Avalanche-injection MOS). Przykładając duże napięcie do drenu i bramki sterującej powodujemy przepływ prądu nasycenia, a wysokie pole elektryczne w pobliżu drenu powoduje wstrzyknięcie części elektronów do bramki pływającej. To powoduje zmianę napięcia progowego o wartość: ΔV th = -Q/C FS (C FS - poj. br.pływ. /podłoże, Q-wstrzyk. ładunek). Tranzystor FAMOS
Pamięć FAMOS Ładunek wstrzyknięty do bramki pływającej może w niej przebywać nawet 10 lat, dzięki doskonałej izolacji dwutlenku krzemu. Aby wymazać ładunek w bramce pływającej stosuje się naświetlenie ultrafioletem ( =0,2537 m) przez ok. 30 min. Dostarczona w ten sposób energia wystarcza aby elektrony pokonały barierę potencjału (ok. 3.1eV) między polikrzemem i SiO 2. Wady: - jednoczesne kasowanie całej pamięci - konieczność użycia UV, długi czas kasowania Istnieją dwa stany pracy tranzystora FAMOS: logiczne 0 kiedy brak jest ładunku w bramce pływającej i napięcie progowe jest niskie logiczne 1 istnieje ładunek w bramce pływającej i napięcie progowe jest wysokie. Te dwa stany są wykrywane przez wzmacniacz umieszczony w strukturze.
Pamięć FLOTOX Tranzystor FLOTOX (FLOating gate Tunneling OXide) jest urządzeniem, które może być programowane lub kasowane (EEPROM). Tranzystor posiada tunelowy (ok. 5 nm) tlenek powyżej drenu. Programowanie: polega na przyłożeniu dużego napięcia dodatniego (U G =ok. 20V) do bramki sterującej przy uziemionym drenie (U D =0). Bramka swobodna jest pojemnościowo sprzężona z dodatnim potencjałem bramki sterującej i elektrony są przyciągane do bramki swobodnej z drenu. W wyniku tego potencjał bramki pływającej rośnie i elektrony tunelują do niej z obszaru drenu. Daje to wzrost napięcia progowego. Komórka pamięci zostaje zaprogramowana. Aby wykasować ładunek, napięcie dodatnie przykłada się do drenu (U D =20V) przy uziemionej bramce sterującej (U G =0V). Elektrony tunelują do drenu i informacja w postaci ładunku w bramce pływającej zostaje wymazana. Jeżeli tlenek bramkowy jest dostatecznie cienki, tunelowanie zachodzi między kanałem lub źródłem i bramką pływającą. Takie mikrostruktury nazywane są pamięciami flash.
Pamięci MOSFET: S-RAM Komórka: przerzutnik R-S Zapis lub odczyt: - wybór wiersza/kolumny: ustawienie 1 w odp. linii (załączenie T5/T6 dla kolumn, T3/T4 dla wierszy) - pozostałe komórki pamięci odizolowane - zatrzaśnięcie stanu w przerzutniku RS Elementarna komórka pamięci statycznej S-RAM wykorzystująca tranzystory n-mos
Pamięci MOSFET: D-RAM Komórka: -Tranzystor T1 - mała pojemność Cs (ok. 50 ff) - wielkość komórki ok. 20 m 2 Stan bitu zależy od stanu naładowania Cs. Elementarna komórka pamięci dynamicznej D-RAM wykorzystująca tranzystory n-mos Konieczność odświeżania ładunku w stanie 1 w Cs, bo przez upływność Cs ładunek ten maleje w czasie -dodatkowe układy odświeżania -odświeżanie od razu wszystkich kolumn - czasy odświeżania: ok. kilkakilkaście ms Zapis lub odczyt: - wybór wiersza/kolumny: ustawienie 1 w odp. linii - pozostałe komórki pamięci odizolowane Zapis: załączenie T1 i naładowanie pojemności Cs Odczyt: załączenie T1 i rozładowanie Cs
Pamięci MOSFET: matryca ROM Programowane przez producenta, programowanie przez maskę. Matryca komórek ROM