Murasaki Zou むらさきぞう v. moduł z mikroprocesorem LPC lub LPC dla makiety dydaktycznej Akai Kaba
Moduł mikroprocesorowy Murasaki Zou v. jest przeznaczony do współpracy z makietą dydaktyczną Akai Kaba v.x. Występuje on w dwóch wersjach: z mikrokontrolerem ARM LPC, oraz z mikrokontrolerem Cortex M LPC. Oba układy są w 00% kompatybilne nóŝkowo. Historia wersji modułu umieszczona jest w tabeli. Mikrokontrolery serii LPCXX firmy NXP są obecnie najszybszymi układami z rdzeniem Cortex M dostępnymi na rynku. Odznaczają się maksymalną częstotliwością taktowania 00MHz i ulepszonym modułem akceleracji pamięci programu. Procesor ten moŝe być taktowany z wewnętrznego generatora RC MHz oraz z zewnętrznego kwarcu 0MHz. Częstotliwość taktowania moŝna podnieść wewnętrznym układem PLL. Zaletą układu LPC natomiast jest wbudowany kontroler kart SD i MMC mogący pracować w trybie ro bitowym. Procesor jest taktowany z wewnętrznego kwarcu 0 lub MHz. W obu procesorach dodatkowy kwarc khz uŝywany jest do taktowania wbudowanego układu RTC. złącze JTAGa kwarc 0MHz kwarc khz LPC / LPC micro SD PHY TXD Ethernet USB
Programowanie modułu standardowo odbywa się przez interfejs JTAG. Istnieje jednak moŝliwość programowania ISP za pośrednictwem interfejsu RS i wbudowanego bootloadera. Uruchomienie bootloadera wymaga aby w czasie restartu mikrokontrolera linia P.0 (ISP) była zwarta do masy. To wyprowadzenie procesora jest połączone z linią Hz na makiecie (środkowy pin złącza RTC_Ckout/RTC_int). Na module znajduje się dodatkowy punkt lutowniczy umoŝliwiający wyprowadzenie sygnału TXD interfejsu UART. Interfejs ten posiada moŝliwość pracy w trybie IRDA. Tym samym dołączenie do tej linii nadajnika (diody) podczerwieni w połączeniu z odbiornikiem na makiecie (dołączonym do lini RXD) lub przy wykorzystaniu modułu nadawczoodbiorczego podczerwieni pozwoli na komunikację w paśmie podczerwonym np. z laptopem. Rdzenie obu procesorów są bitowe podobnie jak ich porty. Ze względów praktycznych porty na module zostały podzielone na bitowe kawałki w taki sposób aby wszystkie piny portu na makiecie naleŝały do jednego portu mikrokontrolera i były zgodne kolejnością. NaleŜy takŝe zaznaczyć, Ŝe w obu mikrokontrolerach istnieją spore moŝliwości konfiguracji alternatywnych funkcji pinów łącznie z moŝliwością wyprowadzenia tego samego interfejsu komunikacyjnego lub innej funkcji w kilku róŝnych punktach (w danej chwili w jednym wybranym). Z tego powodu w wypadku kiedy projekt wymaga uŝycia kilku funkcji korzystających z tego samego pinu moŝna przekonfigurować odpowiednio połączenia wewnątrz procesora. Wybrane informacje zawarte są w tabeli a szczegóły w User Manualu danego mikrokontrolera. Złącza: - JTAG xpin. Złącze do którego naleŝy podłączyć JTAG odpowiedni dla mikrokontrolerów ARM w celu zaprogramowania/debugowania modułu. - Card micro SD. Procesor LPC wyposaŝony jest w kontroler kart. Kartę micro SD umieszcza się w montowanym opcjonalnie złączu otwieranym od góry - USB USB B. Oba mikrokontrolery mają moŝliwość obsługi interfejsu USB w trybie device a model LPC takŝe w trybie host i OTG. Złącze montowane opcjonalnie. - Ethernet RJ. Złącze RJ z wbudowanym transformatorem i diodami LED połączone z zewnętrznym układem warstwy fizycznej ethernetu. Współpracuje z wbudowanym w procesor kontrolerem ethernetu. Montowane opcjonalnie.. Pin nie jest bezpośrednio połączony z makietą.. Linie sterujące alfanumerycznym wyświetlaczem LCD na makiecie mogą być przez niego obciąŝane. NaleŜy mieć to na uwadze podczas wykorzystywania tych linii w roli GPIO i w razie potrzeby wyciągnąć wyświetlacz z gniazda makiety.. Pin związany z interfejsem USB montowanym opcjonalnie. JeŜeli pin ma być wykorzystywany jako GPIO naleŝy wziąć pod uwagę jego funkcje dla interfejsu USB.. Linie mogą pełnić rolę dodatkowych GPIO w róŝnych miejscach makiety i modułu.. Linia RXD jest połączona z linią ISP w celu wyprowadzenia jej na zewnątrz modułu (środkowy pin złącza wyboru sygnału Hz z układu RTC na makiecie). NaleŜy pamiętać, Ŝe linia P.0 (ISP) przytrzymana w stanie niskim podczas u procesora powoduje wejście do wbudowanego bootloadera.. Pin związany z opcjonalną obsługą kart micro SD przez kontroler wbudowany w procesor LPC (brak w LPC!!). NaleŜy wziąć pod uwagę funkcję tego pinu dla interfejsu SD w wypadku jego wykorzystania w roli GPIO.. Linie portu F są współdzielone z wyświetlaczami siedmiosegmentowymi, przyciskami i diodami LED na makiecie. JeŜeli mają być one uŝyte jednocześnie z portem F wykorzystywanym do innych celów naleŝy połączyć je kablowo z innym portem.. Te piny mogą opcjonalnie słuŝyć do wyprowadzenia specjalizowanego interfejsu audio I S. PoniewaŜ wszystkie są współdzielone z portem F naleŝy je w takim zastosowaniu odłączyć zworkami SW_ON na makiecie.
9. Ten pin jest dołączony do specjalnego miejsca na module skąd moŝna wyprowadzić sygnał TXD do pracy w roli GPIO/UART/IRED. 0. Piny są współdzielone z pinami obsługi układu warstwy fizycznej ethernetu (PHY) montowanego opcjonalnie. NaleŜy mieć to na uwadze, podczas wykorzystywania tych pinów w roli GPIO. nr pin funkcja funkcja nr pin funkcja funkcja P. MCDA P. P. MCDA P. P.0 Hz ISP Vdd P0. PE. DAC P0. PC. MCDA0 P0. PE. P0. PC. MCPWR P0. PE. ADC P0.0 PC. MCCMD 9 P0. PE.0 ADC0 9 P0.9 PC. CS / MCCLK 0 Vdda Vdda 0 P0. PC. MOSI a P0. PC. MISO Vref Vref P0. PC.0 SCK Vdcdc P0. PC. SS RSTOUT --- --- P.9 UCO P.9 P. --- --- R Q khz P. PD. RTS RESET P. PD. R Q khz P. PD. 9 Vbat Vbat 9 P. PD. 0 P. PB. EN 0 P. PD. P.0 PB. Vbus Vdd X Q 0MHz X Q 0MHz P. PD. CTS P0. PE. P. PD. RXD P0. PE. P.0 PD.0 TXD P. --- --- P0.9 PF. P. --- --- P0. PF. Vdd P0. PF. 9 P0.9 PE. UD+ 9 P0. PF. 0 P0.0 PE. UD- 0 P0. PF. P0. PF. P. PA. P. RXD 9 P.9 PA. P.0 PA. Vdcdc P. PA. P.9 ired P.9 P. PA. P. PA. E_MDIO 0 P. PA. P. PA.0 E_MDC 0 P. PB.0 D P. E_REF_CL 9 P. PB. D 9 P. E_RX_ER 0 P. PB. D 90 P.0 E_RXD 9 P.9 E_RXD0 Vdcdc 9 P. E_CRS P. PB. D 9 P. E_TX_EN P. PB. RS 9 P. E_TXD P.9 PB. RW 9 P.0 E_TXD0 P0.0 SDA P0.0 9 Vdd P0. SCL P0. 9 P0.0 TXD P0.0 9 P0. PF.0 TXD0 9 P0. wire P0. 99 P0. PF. RXD0 0 P. MCDA P. 00 R R Tabela. Opis pinów peocesora.
wersja błędy zmiany v.0 - nieprawidłowy footprint do generatora G - błędnie spolaryzowania dioda R w gnieździe Ethernet - błędna wartość rezystorów R-R (k/9r9) - brak info o otwartym drenie na PE. i PE. v. - nieprawidłowy footprint do generatora G - błędnie spolaryzowania dioda R w gnieździe Ethernet - błędna wartość rezystorów R-R (k/9r9) - tranzystor T zmieniony na MOSFETa BSS - zmienione wartości R i R - zmienione wartości C i C (p/9p) - dodane gniazdo karty usd wraz z dodatkowymi elementami (T, R, C9, C0) - rozdzielenie linii PC. i P. - dodane pull-upy na liniach PE. i PE. - połączenie linii P0.0 i P.0 v. T.B.D. - poprawiony footprint generatora G - zmieniona polaryzacja diody R w gnieździe Ethernet - poprawione wartości rezystorów R-R Tabela. Historia wersji.
D D C C B B A A Title Number Revision Size A Date: 00-0-09 Sheet of File: E:\Elektronika\..\Moduł LPC- v...schdoc Drawn By: PF.0 PF. PF. PF. D EN RS SDA D ADC CTS TXD ired SCK SS CS Vbat DAC ADC0 RTS RXD wire Hz PF. PF. PF. D D RW SCL MOSI MISO PF. PA.0 PA. PA. PA. PB.0 PB. PB. PB. PC.0 PC. PC. PC. PD.0 PD. PD. PD. PE.0 PE. PE. PE. PA. PA. PA. PA. PB. PB. PB. PB. PC. PC. PC. PC. PD. PD. PD. PD. PE. PE. PE. PE. a a a a 9a a a a a 9a a a a a 9a a a a a 9a a a a a a a a 0a a a 0a a a 0a a a 0a a a a b b b b 9b b b b b 9b b b b b 9b b b b b 9b b b b b b b b 0b b b 0b b b 0b b b 0b b b b md Akai Kaba module PF. PF. PF. PF. PF. PF. PF.0 P. P0.0 PE. PE. PE. PE. PE. PE. PE. PE.0 Vbus UPL UD- UD+ MOSI MISO SS SCK ISTX_SDA ISTX_WS ISTX_CLK SCL SDA UCO RTS CTS RXD TXD P. P. P. R X X RTXC RTXC Vbat Y 0MHz 9p C 9p C X X C C Y khz RTXC RTXC p C p C ISRX_CLK ISRX_WS ISRX_SD P0./RI/MCIPWR/RD P0./RTS/MCIDAT0/TD RTXC P.0/PWM./SCK0 RTXC P.9/CAP. P0./AD0./ISRX_SDA/TXD P0./SCL0 P0.9/UD+ 9 P0.0/UD- 0 P0./ISTX_WS/MISO/MAT. P0.9/ISTX_SDA/MOSI/MAT. P0.0/TXD/SDA/MAT.0 P./PWM./MOSI0 P0./RXD/SCL/MAT. 9 P./PWM./MISO0 P./MAT.0 P0./TXD/SCK0/SCK P0./RXD/SSEL0/SSEL P0./CTS/MISO0/MISO P./PWM./SSEL0 Vbat 9 Vdd(V) P./SCK/AD0. 0 P0./DCD/MOSI0/MOSI 0 P0.9/DSR/MCICLK/SDA 9 P0.0/DTR/MCICMD/SCL P.0/Vbus/AD0. RESET P0./AD0.0/ISRX_CLK/CAP.0 9 a P.9/PCAP./MAT0. X X Vref P./PCAP.0/MAT0.0 P0.0/RD/TXD/SDA P0./TD/RXD/SCL P0./TXD0 9 P./CAP0. P0./RXD0 99 P0./ISRX_CLK/RD/CAP.0 P./PWM./CAP0.0 0 P0./ISRX_WS/TD/CAP. 0 P0./ISRX_SDA/SSEL/MAT.0 9 P0./ISTX_CLK/SCK/MAT. P./MAT. 9 P0./AD0./ISRX_WS/CAP. P0./AD0./AOUT/RXD P0./SDA0 P.0/ENET_TXD0 9 P.9/ENETRXD0 9 P./ENET_CRS 9 P./ENET_TX_EN 9 P./ENET_TXD 9 P./ENET_MDC P./ENET_REF_CL P./ENET_RX_ER 9 P.0/ENET_RXD 90 P./UUP_LED/PWM./CAP.0 P./ENET_MDIO P./TD/TXD/TRACEPKT P.9/UCONNECT/RXD/EXTIN0 P.0/EINT0/ISP P./EINT/MCIDAT/ISTX_CLK P./EINT/MCIDAT/ISTX_WS P./EINT/MCIDAT/ISTX_SDA 0 P.0/PWM./TXD/TRACECLK P./PWM./RXD/PIPESTAT0 P./PWM./CTS/PIPESTAT P./PWM./DCD/PIPESTAT 0 P./PWM./DSR/TRACESYNC 9 P./PWM./DTR/TRACEPKT0 P./PCAP.0/RI/TRACEPKT P./RD/RTS/TRACEPKT P./MAT0.0/PWM. P./MAT0./PWM. P./MAT.0/TXD P.9/MAT./RXD R 00 RSROUT 9 Vdd(V) Vdd(V) Vdd(V) 9 Vdcdc(V) Vdcdc(V) Vdcdc(V) Vdda 0 U LPC DAC 9 0 9 0 JTAG Header 0X R 00k R 00k R 00k R 00k R 00k R 00k R PA.0 PA. PA. PA. PA. PA. PA. PB.0 PB. PB. PB. PB. PB. PB. PB. PC.0 PC. PC. PC. PC. PD.0 PD. PD. PD. PD. PD. PD. PC. PC. PC. PD. ADC ADC0 CS ired Hz wire EN RW RS D D D D PF. P. P. P. P.9 P.0 P. P. PA. P.0 VBUS D- D+ USB 00- UD- UD+ Vbus R R9 R R k R0 TXD0 TXD TXD TXD/SNI_MODE TX_EN TX_CLK RXD0/PHYAD RXD/PHYAD RXD/PHYAD RXD/PHYAD CRS/CRSDV/LEDCFG 0 RX_CLK RX_ER/MDIX_EN COL/PHYAD0 MDIO 0 MDC RESET_N 9 MHz_OUT PWR_DOWN/INT RX_DV_MII_MODE 9 IOVDD IOVDD IO IO D AVDD A A 9 PFBOUT PFBIN PFBIN TD+ TD- RD+ RD- RBIAS LED_ACT/COM/AN_EN LED_LINK/AN0 LED_SPEED/AN X X 9 0 RESERVED 0 RESERVED U DPC 9 0 L R Ethernet J00DBNL C E_TXD0 E_TXD E_TX_EN E_RXD0 E_RXD E_CRS E_RX_ER E_MDIO E_MDC E_PD E_TXD0 E_TXD E_TX_EN E_RXD0 E_RXD E_CRS E_RX_ER E_MDIO E_MDC E_REF_CL 9R9 R 9R9 R 9R9 R 9R9 R k R % k R k R E_REF_CL k R0 k R9 0uH L C brak R 00R R UCO 0uH L 0uH L C 0u C C TD+ CTt TD- RD+ CTr RD- E_AVDD 0u C9 E_AVDD C0 E_AVDD C 0R R 0R R E_LED E_LED E_LED E_LED E_AVDD E_AVDD C C 0u C MCDA MCDA0 MCDA MCDA MCCMD MCCLK DAT CD/DAT CMD CLK DAT0 DAT PACK 0 Card micro SD C9 0u C0 MCDA MCDA0 MCDA MCDA MCCMD MCCLK MCPWR 00R R MCPWR 0k R 0k R ISP T BSS Hz Murasaki Zou T BSS MURASAKI ZOU E_REF_CL C EN +Vs Out G CFPS-9 0MHz P0. i P0 = otwarty dren => R i R = pull-up linie P0.0 i P.0 połączone -> wyprowadzenie sygnału TXD. P.0=ISP -> pull-up na makiecie przy linii Hz pin P. wyprowadzony na module -> UART w trybie IRED blok ethernetu montowany opcjonalnie blok karty pamięci montowany opcjonalnie dla LPC blok USB montowany opcjonalnie