Sprawozdanie Kontrolowana Praca Własna Odstraszacz komarów Mateusz Kuleszewicz Numer albumu: 134508 Wrocław, 2007
Spis treści 1. Wstęp... 3 2. Realizacja projektu... 3 3. Schemat układu i sposób działania... 6 3.1. Blok pierwszy generator o regulowanym wypełnieniu... 7 3.2. Blok drugi generator generujący sygnał do modulacji częstotliwości... 8 3.3 Blok trzeci generator właściwy f gen =40 khz... 10 3.4 Blok czwarty układ inwertera... 11 3.5. Blok piąty układ wzmocnienia oraz szereg RLC... 11 4. Symulacja oraz pomiary układu... 13 4.1. Blok pierwszy generator o regulowanym współczynniku wypełnienia... 13 4.2. Blok drugi generator generujący sygnał do modulacji częstotliwości... 14 4.3. Generator właściwy f gen =40 khz, inwerter (blok trzeci i czwarty)... 20 4.4. Blok piąty układ wzmocnienia oraz szereg RLC... 26 4.5. Analiza poboru prądu... 34 5. Projekt i wykonanie płytki drukowanej... 34 6. Wnioski... 38 Spis załączników Oświadczenie
1. Wstęp Projekt obejmuje wykonanie odstraszacza komarów działającego na zasadzie emisji ultradźwięków o częstotliwości f=40 khz. Częstotliwość ta jest wysyłana przez naturalnych wrogów komarów nietoperze. Odstraszacz powinien działać z baterii i ewentualnie mieć możliwość podłączenia zasilania z gniazda zapalniczki samochodowej. 2. Realizacja projektu Do zrealizowania projektu bardzo ważny jest przetwornik elektroakustyczny, który będzie wprawiał powietrze w drgania o częstotliwości f=40 khz. Są to częstotliwości niesłyszalne dla człowieka. Standardowe głośniki wysokotonowe nie wytwarzają z wysoką sprawnością ultradźwięków. Z tego względu postanowiono zastosować przetwornik piezoelektryczny mimo tego większość z nich tak jak głośniki dynamiczne nie przenoszą ultradźwięków. Rozwiązaniem jest zastosowanie przetworników piezoelektrycznych dedykowanych do emisji ultradźwięków. Dawniej takie przetworniki były stosowane w układach nadawczych pilotów telewizyjnych (Telefunken). Obecnie stosuje się je np. w układach czujników cofania w samochodach. Ze względu na najniższą cenę do budowy odstraszacza postanowiono zastosować przetwornik z pilota telewizyjnego. Częstotliwość rezonansowa przetworników wynosi f R = 40 khz. Jest to dodatkowa zaleta, ponieważ przy tej częstotliwości jest największą sprawność. Pomiary przetwornika piezoelektrycznego wykonano w wydziałowym laboratorium Półprzewodników, dielektryków i magnetyków przy użyciu analizatora impedancji RA 1260 firmy Solartron. Charakterystykę impedancyjną przetwornika przedstawiono na rys. 1. Z analizy charakterystyk można odczytać, że dla rezonansu występuje minimum impedancji, natomiast w antyrezonansie maksimum. Na charakterystyce kąta impedancji można zauważyć, że między rezonansem a antyrezonansem przetwornik piezoelektryczny wykazuje własność indukcyjną, w pozostałej fragmentach przebiegu ma charakterystykę pojemnościową stratną. 3
10 4 Z 10 3 10 2 35000 45000 Frequency (Hz) theta -100-75 -50-25 0 25 35000 45000 Frequency (Hz) Rys. 1. Charakterystyka impedancyjna przetwornika piezo Przy pomocy programu ZView2 wykonano model zastępczy przetwornika piezoelektrycznego. Model przedstawiono na rys. 2. Rys. 2. Dopasowanie modelu zastępczego do charakterystyki impedancyjnej przetwornika piezoelektrycznego (oprogramowanie ZView) Układ zastępczy przetwornika piezoelektrycznego może być bardziej złożony dla dokładniejszego dopasowania, jednak w przypadku niniejszego projektu nie jest to wymagane. Szereg RLC reprezentuje charakterystykę rezonansową przetwornika piezoelektrycznego. Dopasowanie elementów szeregu zapewniają dość dokładne odwzorowanie (błąd wartości Error na poziomie kilku procent). Szereg RC przedstawia przetwornik piezoelektryczny jako kondensator razem z jego stratnością. 4
Układ NE555 Jako generator wykonawczy wykorzystano układ scalony NE555. Układ ten pozwala na łatwą realizacje generatora o dużej stabilności częstotliwości. Niestety, wadą generatora NE555 jest jest jego minimalne napięcie zasilania na poziomie U zas_min =4,5 V. Można go zastąpić wersją CMOS (ang. Complementary Metal Oxide Semiconductor) o zmniejszonym poborze mocy i minimalnym napięciu zasilania na poziomie U zas_min =3 V. Wersja CMOS o oznaczeniu LMC555 nadaje się do układów o zasilaniu bateryjnym. Niestety, ponieważ układ LMC555 nie jest w pełni kompatybilny z układem NE555 jest on mało popularny i co za tym idzie trudno dostępny w sprzedaży detalicznej. Na rys. 3. przedstawiono opis wyprowadzenia i schemat wewnętrzny układu NE555. Rys 3. Wyprowadzenia i schemat wewnętrzny układu NE555 Minimalizacja mocy traconej zasilanie bateryjne Ponieważ układ ma mieć możliwość zasilania z baterii, powinien charakteryzować się jak najmniejszym poborem mocy, nie tracąc przy tym na skuteczności. Najtańszymi bateriami są zwykłe baterie typu AA (paluszki) lub trochę mniejsze AAA. Napięcie na zaciskach baterii wynosi U BAT =1,5 V. Zastosowanie układów CMOS pozwala na budowę odstraszacza zasilanego dwoma paluszkami, w przypadku wersji bipolarnej (NE555) wymagane są minimum trzy paluszki, lub bateria 6F22 o wartości napięcia U=9 V. Bateria 6F22 charakteryzuje się dużą rezystancją wewnętrzną i jest droga. 5
Celem zmniejszenia mocy układu zasilanego z baterii postanowiono wykonać generator, który generuje przebieg o okresie T=2 sek. oraz posiada regulowane wypełnieniu. Wypełnienie przebiegu odpowiada za czas włączania i wyłączania odstraszacza. Aby zminimalizować moc pobieraną przez układ odstraszacza wartości rezystorów dla generatorów NE555 dobrano tak, żeby prądów ładowania kondensatorów były możliwie małe. 3. Schemat układu i sposób działania Na rys. 4. przedstawiono schemat ideowy układu odstraszacza. Podzielono go na pięć części. Każda część wykonuję pewną funkcję. Elementy każdego z modułów zaczynają się od cyfry określającej, do którego modułu należą. Wyjątkiem są generatory NE555 gdzie przyjęto jako ostatnią cyfrę wskazującą na przynależność do danego modułu. Rys. 4. Schemat ideowy odstraszacza komarów z programu LTspice SCAD3 6
3.1. Blok pierwszy generator o regulowanym wypełnieniu W celu zminimalizowania mocy pobieranej z baterii zaprojektowano układ, który reguluje czas przez jaki odstraszacz generuje ultradźwięki i przez jaki odstraszacz jest w spoczynku. Za pomocą potencjometru można regulować wypełnienie przebiegu włączającego układu z zakresu od D=1-100%. Okres działania generatora obliczono na podstawie wzoru (1) i wynosi T=2 sek. T =0,693 ( R 11 + R POT ) C 12 (1) Dokładne określenie nie jest możliwe, ponieważ wzór nie uwzględnia spadku napięcia na diodach D 11 i D 12. Działanie układu Po włączeniu zasilania napięcie na kondensatorze C 12 wynosi 0 V. Tym samym na wejściu TRIG jest potencjał niższy niż 1/3 U zas, który powoduje ustawienie wewnętrznego przerzutnika RS. Na wyjściu OUT jest potencjał bliski potencjałowi zasilania. Kondensator C 12 jest ładowany prądem, który płynie przez rezystory R 11, D 12, R 12 i potencjometr. Zależnie od położenia potencjometru (który ma największą rezystancje) prąd ładowania kondensatora można regulować się w dużym zakresie dwa rzędy wielkości. Gdy napięcie na kondensatorze C 12 wyprowadzenie THRS osiągnie wartość większą od potencjału wyprowadzenia CV (2/3 U zas zgodnie z wewnętrznym dzielnikiem rezystancyjnym, ponieważ wyprowadzenie CV jest podłączone jedynie z kondensatorem o pojemności C=22 nf zgodnie z zaleceniami producenta) wewnętrzny przerzutnik RS zostaje wyzerowany. Wyprowadzenie OUT ma potencjał bliski zeru, a wyprowadzenie DIS za pomocą wewnętrznego tranzystora jest zwierane jest do masy. Powoduje to przepływ prądu z naładowanego kondensatora C 12 przez niewykorzystywaną część potencjometru, diodę D 11 oraz wewnętrzny tranzystor podłączony do wyprowadzenia DIS. W efekcie kondensator C 12 jest rozładowywany prądem, którego wartość zależy od położenia potencjometru. Gdy potencjał kondensatora C 12 (wyprowadzenia TRIG) spadnie poniżej poziomu 1/3 U zas 7
wewnętrzny przerzutnik zostanie ustawiony, na wyprowadzeniu OUT będzie potencjał bliski potencjałowi zasilania, a wewnętrzny tranzystor podłączony do wyprowadzenia DIS zostanie odłączony. Zaczyna się ponowne ładowanie kondensatora C 12 cykl rozpoczyna się na nowo. Wadą tego rozwiązania jest fakt, że w czasie rozładowywania kondensatora prąd również płynie przez rezystor R 11 do wyprowadzenia DIS. Efekt ten powoduje dodatkowe straty mocy. Wysoki potencjał wyprowadzenia OUT sygnalizowany jest świeceniem diody LED oznacza to aktywną pracę układu. Wyprowadzenie OUT dołączone jest do pasywnego filtru dolnoprzepustowego RC złożonego z elementów R 14 i C 13. Zadaniem filtru jest zapobieganie chwilowemu wyłączaniu układu, gdy potencjometr jest w pozycji pracy ciągłej wypełnienie D=100% mimo to przez pewien czas na wyjściu OUT jest poziom niski. Wyjście filtru jest podłączone do wejść RESET pozostałych trzech układów NE555. Układy te są w stanie pracy aktywnej, kiedy do wyprowadzenia RESET doprowadzone jest napięcie o wartości U>0,7 V. W przeciwnym razie układy są wyłączone, a na ich wyprowadzeniach OUT występuje poziom niski. Kolejną wadą układu NE555 jest fakt, iż w czasie wyłączenia układu (podanie niskiego poziomu napięcia na wyprowadzenie RESET) tranzystor podłączony do wyprowadzenia DIS przewodzi prąd. Powoduje dodatkowe straty energii. 3.2. Blok drugi generator generujący sygnał do modulacji częstotliwości Układ NE555 może pracować jako generator VCO w przypadku dołączenia do wyprowadzenia CV odpowiedniego potencjału sterującego. Jego zmiana powoduje zmianę częstotliwości generowanej przez układ. Ta możliwość została wykorzystana w projekcie, gdzie częstotliwość generatora właściwego f=40 khz jest zmieniana w zakresie ±5%. Schemat układu generatora przedstawiono na rys. 5. 8
Rys. 5. Schemat układu generatora Częstotliwość generowaną przez generator określa się zależnością (2) 1,44 f (R A +2 R B ) C (2) Generator pracujący w konfiguracji przedstawionej na rys. 5. nie może pracować z wypełnieniem D=50%. Jest to wadą układu pracującego w powyższej konfiguracji. Wypełnienie określa się zależnością (3). D= R B R A +2 R B (3) Sposób działania: Po włączeniu układu kondensator C jest nienaładowany. Tym samym potencjał na nim wynosi 0 V. Gdy potencjał na wyprowadzeniu TRIG ma wartość niższą od wartości 1/3 U zas wewnętrzny przerzutnik zostaje ustawiony. Na wyjściu pojawia się potencjał bliski potencjałowi zasilania U zas. Kondensator C ładuje się prądem płynącym od źródła zasilania przez rezystor R A oraz R B. Szybkość ładowania kondensatora od potencjału 1/3 U zas do 2/3 U zas określa się zależnością (4). τ H 0,693 ( R A + R B ) C (4) 9
Gdy na wyprowadzeniu THRE występuje potencjał wyższy od 2/3 U zas wewnętrzny przerzutnik jest wyzerowany. Wewnętrzny tranzystor przewodzi i zwiera wyprowadzenie DIS do masy. W ten sposób prąd będzie płynął z kondensatora C przez rezystor R B, przez wewnętrzny tranzystor do masy. Na wyjściu OUT będzie stan niski. Gdy kondensator C zostanie rozładowany do takiego poziomu, że napięcie na wyprowadzeniu TRIG spadnie poniżej 1/3 U zas, wewnętrzny przerzutnik zostanie ustawiony. Na wyprowadzeniu OUT będzie potencjał bliski potencjałowi zasilania. Wewnętrzny tranzystor podłączony do wyprowadzenia DIS zostaje wyłączony. Kondensator C znów będzie ładowany. Cykl generacji się powtarza. Wyjście OUT drugiego generatora połączone jest do filtru dolnoprzepustowego RC, którego celem jest zmniejszenie amplitudy sygnału wchodzącego na wejście CV trzeciego układu NE555. Na rys. 6. przedstawiono układ dopasowania sygnału. Sygnał propagowany do trzeciego układu NE555 jest sygnałem o przebiegu piłokształtnym o amplitudzie 2/3 U zas ±10% i częstotliwości f=950 Hz. Rys. 6. Układ dopasowania napięcia 3.3 Blok trzeci generator właściwy f gen =40 khz Układ generatora jest analogiczny jak układ drugiego generatora z wyjątkiem dodatkowego rezystora R 32, dzięki któremu wypełnienie przebiegu sygnału wyjściowego wynosi D=50%. Przy stanie przewodzenia wewnętrznego tranzystora prąd płynie przez dodatkowy rezystor R 32. Układ działa w ten sam sposób, co drugi generator. Do wejścia CV jest podłączony sygnał, przez co wartość napięcia na kondensatorze C 31 nie jest porównywana z wartością 2/3 U zas, gdy kondensator jest ładowany. Jest za to porównywane z wartością napięcia na wyprowadzeniu CV (wyprowadzenie CV połączone jest z wewnętrznym dzielnikiem rezystancyjnym, 10
przy braku połączenia ma potencjał o wartości 2/3 U zas ). Napięcie doprowadzone do wyprowadzenia CV zmienia się w zakresie ±10% powodując zmianę częstotliwości w zakresie około ±5%. 3.4 Blok czwarty układ inwertera Układ NE555 pracuje w układzie inwertera. Podłączony wejściami TRIG i THRS do wyjścia OUT generatora nr 3, powoduję odwrócenie napięcia. Sposób działania W przypadku kiedy na wyjściu trzeciego generatora jest napięcie bliskie zeru, komparator zauważa, że napięcie na wejściu TRIG jest niższe od napięcia 1/3 U zas. Powoduje ustawienie wewnętrznego przerzutnika i stan wysoki na wyjściu. Wyprowadzenie DIS nie jest podłączone. Wysoki poziom na wejściu powoduje, że komparator podłączony do wejścia THRS zauważa, że sygnał wejściowy ma większą wartość od 2/3 U zas. Przerzutnik zostaje wyzerowany, a wyjściu jest stan niski. W ten sposób układ powoduję odwrócenie napięcia. 3.5. Blok piąty układ wzmocnienia oraz szereg RLC Układ wzmacniacza jest sterowany dwoma sygnałami o tej samej częstotliwości, ale przesuniętymi w fazie o φ=180. Tranzystory pracują w układzie OC wzmacniacz prądowy. Amplituda sygnału na wyjściu układu jest mniejsza od amplitudy wejściowej o około 1,4 V, co można uznać za wadę przy zasilaniu niskimi napięciami. W szeregowym układzie RLC występuję rezonans szeregowy rezonans napięć. Dzięki zjawisku rezonansu na przetworniku piezoelektrycznym pełniącym rolę kondensatora występuje napięcie o większej amplitudzie niż amplituda sygnału na wyjściach kluczy tranzystorowych. Wyższe napięcie pozwala uzyskać większe natężenie dźwięków generowanych przez przetwornik. 11
Sposób działania W czasie, gdy jedna para tranzystorów wysterowana jest napięciem niskim (bliskim zeru) druga para wysterowana jest napięciem bliskim napięciu zasilania. Sposób działania układu został przedstawiony na rys. 7. a) b) Rys. 7. Sposób działania pary tranzystorowej Wysterowanie napięciem niskim pary tranzystorów z rys. 7a powoduje przepływ prądu z emitera tranzystora T 2 do jego bazy. Tym samym prąd ten otwiera go powodując przepływ prądu z emitera do kolektora. Potencjał V OUT ustala się na poziomie o 0,7V wyższym od potencjału baz tranzystorów. Złącze baza-emiter tranzystora npn jest spolaryzowane zaporowo i tranzystor nie przewodzi. Na rys. 7b przedstawiono sytuacje, kiedy na wejście układu podano stan wysoki. W takim przypadku na bazy tranzystorów złącze baza-emiter tranzystora T 1 zostaje spolaryzowane jest w kierunku przewodzenia tranzystor zostaje otwarty. Z kolektora do emitera przepływa prąd. Prąd płynie do momentu, kiedy na wyjściu V OUT ustali się potencjał na poziomie około o 0,7 V niższy niż potencjał bazy tranzystora T 1. Potencjał emitera tranzystora pnp jest niższy od potencjału na jego bazie tranzystor jest wyłączony, nie przewodzi. Ponieważ pary tranzystorów sterowane są sygnałem przesuniętym w fazie o φ=180 szereg RLC jest sterowany sygnałem przemiennym o częstotliwości 40 khz ±5%. Takie rozwiązanie pozwala zwiększyć amplitudę napięcia na przetworniku piezoelektrycznym. W danej chwili prąd płynie przez szereg RLC w jednym kierunku. W dławiku L indukuje się pole magnetyczne. Przy zmianie polaryzacji, w szeregu RLC pole magnetyczne zachowuje kierunek prądu, który przez niego płynie. Prąd dławika nie zmienia się skokowo. Jednak żeby zachować kierunek i wartość prądu indukuje się SEM, który przeciwdziała próbom zmiany 12
kierunku prądu w dławiku. Siła elektromotoryczna powoduje zwiększenie różnicy potencjałów na kondensatorze w obwodzie RLC. Pole magnetyczne dławika zmniejsza się, osiąga wartość zerową, a następnie indukuje się, lecz w przeciwnym kierunku. Wtedy następuje ponowna zmiana polaryzacji szeregu RLC i cały cykl się powtarza. 4. Symulacja oraz pomiary układu Symulacje numeryczne pozwalają na skrócenie czasu projektowania oraz pozwalają uniknąć ewentualnych błędów. W dobie komputerów jest ona praktycznie niezbędnym etapem, ponieważ nie jest już wymagane wytwarzanie układów prototypowych. W procesie symulacji numerycznej można uwzględnić zmiany temperaturowe oraz sprawdzić jak układ będzie się zachowywał przy zmianie parametrów danego elementu. Symulacje komputerowe wykonano w programie Ltspice. Układ zasilano napięciem stałym o wartości U ZAS =9 V. W układzie zbudowanym fizycznie, wykorzystano układ LMC555 wersja CMOS, dlatego w symulacjach zostało użyte źródło napięcia U ZAS =3 V takie zasilanie odpowiada zasilaniu z dwóch baterii AA. Pomiary zmontowanego układu były wykonywane przy użyciu oscyloskopu analogowego i aparatu fotograficznego. Aparat został użyty w celu wykonania zdjęć ekranu oscyloskopu. 4.1. Blok pierwszy generator o regulowanym współczynniku wypełnienia Na rys. 8. przedstawiono schemat ideowy symulowanego bloku funkcyjnego. Potencjometr odpowiadający za współczynnik wypełnienia został ustawiony w połowie zakresu regulacji. Markerem zostało oznaczone miejsce, w którym był dokonywany pomiar. 13
Rys. 8. Schemat ideowy symulowanego bloku Na rys. 9. przedstawiono oscylogram pracy układu. Dla symulacji okres wynosi T=1,85 s. Dla układu rzeczywistego otrzymano następujące wyniki: dla NE555 T=1,8 ±0,1 s dla LMC555 T=2,5 ±0,1 s Dla wersji CMOS okrest jest dłuższy. Powyższą sytuację można wyjaśnić tym, że układ był zasilany napięciem U zas =3 V, spadek napięcia na diodach jest w przybliżeniu stały - przy niższym napięciu zasilania czas ładowania i rozładowywania kondensatora C 12 jest dłuższy. Rys. 9. Przebieg sygnału wyjściowego z układu 4.2. Blok drugi generator generujący sygnał do modulacji częstotliwości Na rys. 10. przedstawiono schemat ideowy układu modulującego częstotliwość. Na schemacie został oznaczony również punkt pomiarowy. 14
Rys. 10. Schemat układu modulującego częstotliwość Na rys. 11. przedstawiono oscylogram sygnału na wyprowadzeniu THRS. Częstotliwość sygnału wyjściowego wynosi f=955 Hz. Rys. 11. Schemat układu modulującego częstotliwość Oscylogramy z pomiarów układu wykonanego fizycznie przedstawiono na rys. 12. 15
a) b) Rys. 12. Oscylogramy sygnału na wyprowadzeniu THRS układu NE555 a) wersja bipolarna, b) wersja CMOS Częstotliwość sygnału generowanego przez generator wynosi f=1 khz, zarówno dla układu, w którym został wykorzystany układ NE555 w wersji bipolarnej jak i CMOS. Na rys. 13. zaznaczono punkt pomiarowy układu modulującego częstotliwość. W tym punkcie znajduje się wyjście modulatora. Rys. 14. przedstawia przebieg sygnału na wyjściu OUT układu NE555. 16
Rys. 13. Schemat ideowy modulatora częstotliwości z zaznaczeniem punktu pomiarowego sygnału wyjściowego NE555 Rys. 14. Przebieg sygnału wyjściowego modulatora częstotliwości Przebieg sygnału dla rzeczywistego układu przedstawiono na rys. 15. Analizując oscylogramy można zauważyć, że przebiegi są mocno zniekształcone. Przyczyną takiej sytuacji jest niezerowa rezystancja wyjściowa układu serii 555. Układy te mają ograniczone prądy wyjściowe. Jedynie przy zerowych prądach wyjściowych można oczekiwać bardziej prostokątnej charakterystyki wyjściowej. 17
a) b) Rys. 15. Oscylogramy sygnału na wyprowadzeniu OUT układu NE555 a) wersja bipolarna, b) wersja CMOS Na rys. 17 przedstawiono oscylogram sygnału wyjściowego z generatora po przejściu przez układ inercyjny RC pierwszego rzędu (punkt pomiarowy przedstawiono na rys. 16). Rys. 16. Schemat ideowy modulatora częstotliwości z zaznaczeniem punktu pomiarowego sygnału wyjściowego NE555 (za układem inercyjnym RC) 18
Rys. 17. Przebieg sygnału wyjściowego modulatora częstotliwości po przejściu przez układ inercyjny RC Rys. 18. przedstawia sygnał wyjściowy dla układu rzeczywistego. Amplitudę sygnału wyjściowego przedstawiono na rys. 18a. Jest ona mniejsza niż w symulacji. Powyższa sytuacja wynika z faktu, że w symulacji używane są elementy idealne bezstratne. W przypadku układu CMOS (rys. 18b.) amplituda sygnału wyjściowego jest ponad trzykrotnie mniejsza sytuację można wyjaśnić tym, że układ jest zasilany niższym napięciem U ZAS =3 V. Sytuację tą można również wyjaśnić faktem zastosowania kondensatora o ponad dwukrotnie większej pojemności C 23 =47 nf zamiast 22 nf. Dla układów bipolarnych C 23 =330 nf różnica wynika z wartości rezystorów dzielnika wewnątrz układu. 19
a) b) Rys. 18. Oscylogramy sygnału wyjściowego modulatora częstotliwości po przejściu przez układ inercyjny RC a) wersja bipolarna, b) wersja CMOS 4.3. Generator właściwy fgen=40 khz, inwerter (blok trzeci i czwarty) Pomiary układu wykonano przy odłączeniu bloku drugiego. Nieodłączenie spowodowałoby brak możliwości odczytu przebiegu oscylogramy byłyby zamazane i nieczytelne. Na rys. 18. przedstawiono schemat ideowy generatora oraz zaznaczono punkt, w którym dokonywano pomiaru. Na rys. 19. przedstawiono oscylogram z symulacji w programie LTSpice. Częstotliwość sygnału wynosi f=40,11 khz. 20
Rys. 18. Schemat ideowy generatora częstotliwości z zaznaczeniem punktu pomiarowego Rys. 19. Przebieg sygnału na wyprowadzeniu THRS układu NE555 Na rys. 20. przedstawiono oscylogramy z pomiarów zmontowanego układu. Po złożeniu układu zmierzono częstotliwości generowaną przez generator. Pomiary wykazały, że częstotliwość była niższa niż zakładane 40kHz. Wymagana była zmiana wartości kondensatora C 31. Dla wersji bipolarnej generatora 555 wartość kondensatora wyniosła C 31 =85,6 pf ±5%, natomiast dla wersji CMOS C 31 =93,8 pf ±5%. 21
a) b) Rys. 20. Oscylogramy sygnału wyjściowego na wyprowadzeniu THRS układu timera a) wersja bipolarna, b) wersja CMOS Dodatkowo został zmierzony wpływ zmian napięcia zasilania na częstotliwość generowaną przez generator. Wykresy z pomiarów przedstawiono na rys. 21. Z analizy można wywnioskować, że obydwie wersje układu 555 wykazują podobną zależność częstotliwości generowanej od napięcia zasilania. Niestety efekt ten jest niepożądany, ponieważ generowana częstotliwość w znacznym stopniu zależy od napięcia zasilania. 22
a) f generatora [khz] 42 41 40 39 38 37 36 35 34 0 2 4 6 8 10 12 14 Napięcie zasilania [V] b) f generatora [khz] 42 41 40 39 38 37 36 35 34 0 2 4 6 8 10 12 14 Napięcie zasilania [V] Rys. 21. Charakterystyka zależności częstotliwości generowanej przez generator od napięcia zasilania a) wersja bipolarna, b) wersja CMOS Na rys. 22 przedstawiono przebieg sygnału wyjściowego z generatora wyprowadzenie OUT. Rys. 22. Przebieg sygnału wyjściowego generatora wyprowadzenie OUT 23
Na rys. 23. przedstawiono oscylogramy z pomiaru układu rzeczywistego. a) b) Rys. 23. Oscylogramy sygnału wyjściowego generatora a) wersja bipolarna, b) wersja CMOS Na rys. 24 przedstawiono schemat inwertera zbudowanego z wykorzystaniem układu timera 555. Na schemacie został oznaczony punkt pomiarowy. Rys. 24. Schemat ideowy inwertera z zaznaczeniem punktu pomiarowego 24
Oscylogram sygnału wejściowego i wyjściowego inwertera został przedstawiony na rys. 25. a) b) Rys. 25. Oscylogramy sygnału wejściowego i wyjściowego inwertera a) sygnał wejściowy, b) sygnał wyjściowy Oscylogramy z pomiaru układu rzeczywistego przedstawiono na rys. 26. Na przebiegach przy zboczu narastającym i opadającym można zaobserwować przerzuty dzwonienia. Pojawiają się one z szybkiego zbocza oraz pojemności i indukcyjności pasożytniczych wyprowadzeń. Symulacja numeryczna zakłada elementy idealne, a co za tym idzie brak pojemności i indukcyjności pasożytniczych. Dla układu 555 wykonanego w technologi bipolarnej przerzuty charakteryzują się większa wartością niż w przypadku układu wykonanego w technologii CMOS. 25
a) b) Rys. 26. Oscylogramy sygnał wyjściowego inwertera a) wersja bipolarna, b) wersja CMOS 4.4. Blok piąty układ wzmocnienia oraz szereg RLC Na rys. 27. przedstawiono schemat układu wzmacniacza. Ramką został oznaczony układ zastępczy przetwornika piezoelektrycznego o częstotliwości rezonansowej fr=40 khz. Rys. 27. Schemat ideowy bloku wzmacniacza z zaznaczeniem układu zastępczego przetwornika piezoelektrycznego oraz punktu pomiarowego 26
Rys. 28. przedstawia sygnał wyjściowy pary tranzystorowej symulacja. Rys. 28. Przebieg sygnału wyjściowego ze wzmacniacza symulacja Piki napięcia widoczne na oscylogramie przedstawionym na rys. 28. mają amplitudę wyższą niż napięcie zasilania i mniejszą od zera. Powodowane są przez szereg RLC, który nie jest pobudzany częstotliwością rezonansową, a jedynie bliską częstotliwości rezonansowej). Na rys. 29. zostały przedstawione oscylogramy z pomiarów układu rzeczywistego. a) b) Rys. 29. Oscylogramy sygnału wyjściowego wzmacniacza a) wersja bipolarna, b) wersja CMOS 27
Rys. 30 przedstawia punkt pomiarowy druga para tranzystorów. Rys. 30. Schemat ideowy bloku wzmacniacza z zaznaczeniem układu zastępczego przetwornika piezoelektrycznego oraz punktu pomiarowego Rys. 31. przedstawia sygnał wyjściowy pary tranzystorowej symulacja. Punkt pomiaru zaznaczono na rys. 30. Rys. 31. Przebieg sygnału wyjściowego ze wzmacniacza symulacja 28
a) b) Rys. 32. Oscylogramy sygnału wyjściowego wzmacniacza a) wersja bipolarna, b) wersja CMOS Amplitudy przebiegów wyjściowych są o wiele mniejsze niż te z symulacji w LTSpice. Wynika to z wyidealizowanego modelu układu NE555 znajdującego się w bibliotekach programu. Odstraszacz komarów zrealizowany przy wykorzystaniu układów CMOS (LMC555) charakteryzuje się amplitudą sygnału wyjściowego Upp < 1 V. Dla układu CMOS przebiegi obu par tranzystorów są identyczne. W przypadku układów bipolarnych takie zjawisko nie występuje. W czasie pomiarów zauważono, że charakterystyka, inwertera różni się od charakterystyki generatora. Wygląda to tak, jakby inwerter spóźniał się w przechodzeniu ze stanu niskiego na wysoki. Rys. 33 przedstawia potencjał między indukcyjnością a pojemnością układu rezonansowego RLC. 29
Rys. 33. Przebieg sygnału indukcyjnością a pojemnością układu rezonansowego RLC symulacja Rys. 34. obrazuje różnicę potencjału między indukcyjnością a pojemnością szeregowego układu RLC dla układu wykonanego w technologii CMOS i bipolarnej. Oscylogram dla układu wykonanego w wersji bipolarnej jest zbliżony do oscylogramu z symulacji. a) b) Rys. 34. Potencjał między indukcyjnością a pojemnością szeregowego układu RLC a) wersja bipolarna, b) wersja CMOS 30
Rys. 35. przedstawia schemat ideowy z zaznaczeniem punktów pomiarowych pomiar SEM na przetworniku piezoelektrycznym. Na rys. 36 przedstawiono wynik symulacji. Rys. 35. Schemat ideowy z zaznaczeniem punktów pomiarowych pomiar SEM na przetworniku piezoelektrycznym Rys. 36. Sygnał SEM na przetworniku piezoelektrycznym symulacja Rys. 37 przedstawia oscylogramy z pomiarów układu. Porównując oscylogramy z rys. 36-37 można zauważyć, że spadki napięć na wyjściu układów 555 w bardzo dużym stopniu wpływają na sprawność całego układu. Amplitudy rzeczywistego układu są niewielkie w porównaniu z symulacją w programie LTspice. 31
a) b) Rys. 37. Oscylogramy pomiaru SEM na przetworniku piezoelektrycznym a) wersja bipolarna, b) wersja CMOS Na rys. 38. przedstawiono wynik symulacji dla sygnału wyjściowego, który został zmodulowany częstotliwościowo. Pomiar amplitudy sygnału na zaciskach przetwornika piezoelektrycznego. Rys. 38. Sygnał wyjściowy, zmodulowany symulacja 32
Na rys. 39 przedstawiono oscylogramy z pomiarów układu. Amplituda sygnału wyjściowego uzyskana z symulacji jest nierealna do osiągnięcia w rzeczywistym układzie. Jednak amplituda rzędu Upp=25 V jest zadowalającym wynikiem układ bipolarny zasilany napięciem UZAS = 9 V. Układ modulacji częstotliwości w dużym stopniu przyczynił się do zwiększenia efektywności odstraszacza komarów. a) b) Rys. 39. Oscylogramy pomiaru SEM na przetworniku piezoelektrycznym a) wersja bipolarna, b) wersja CMOS 33
4.5. Analiza poboru prądu W tabeli 1. oraz tabeli 2. zostały przedstawione wyniki pomiaru poboru mocy przez układ. Układy bipolarne przy pracy w trybie RESET pobierają niewiele mniej prądu, dlatego oszczędność baterii jest minimalna. Usunięcie z płytki generator 1 powodującego czasowe przełączanie układu w tryb RESET. Umożliwiłoby to zmniejszenie poboru mocy niż ustawienie wypełnienia generatora na poziomie 50%. W przypadku układów 555 w wersji CMOS odstraszacz pracujący w trybie RESET pobiera dużo mniej energii z baterii. Należy jednak metodą prób i błędów sprawdzić, przy jakim wypełnieniu generatora 1 komary boją się i odlatują, a przy jakim odstraszacz nie robi na nich wrażenia (minimalne skuteczne wypełnienie). Tabela 1. Pobór prądu przez układ odstraszacza zbudowany z użyciem układów bipolarne 555 Praca aktywna RESET U ZAS I [V] [ma] 9 22,0 12 31,3 9 17,3 12 23,6 Tabela 2. Pobór prądu przez układ odstraszacza zbudowany z użyciem układów CMOS Praca aktywna RESET U ZAS I [V] [ma] 3 5,34 9 11,91 12 15,17 3 0,466 9 0,872 12 0,969 5. Projekt i wykonanie płytki drukowanej Projekt płytki drukowanej wykonano w programie Eagle. W pierwszej fazie przerysowano schematu z programu LTSpice, następnie dodano takie elementy jak złącze zewnętrznego źródła zasilania, piny do podłączenia baterii oraz włącznik. Bezpiecznik polimerowy, który zastosowano, służy głównie zabezpieczeniu zewnętrznego źródła zasilania w przypadku wystąpienia zwarcia lub uszkodzenia układu. Diody prostownicze zastosowano celem ochro- 34
ny układu w przypadku błędnego podłączenia zasilania. Dodano również kondensator filtrujący napięcie zasilania i kondensatory odsprzęgające. Na rys. 40. przedstawiono schemat ideowy z programu Eagle. Rys. 40. Schemat ideowy układu odstraszacza konarów Rys. 41. przedstawia rozmieszczenie elementów na płytce obwodu drukowanego. Natomiast na rys. 42. przedstawiono topologię ścieżek płytki obwodu drukowanego. 35
Rys. 41. Rozmieszczenie elementów na płytce obwodu drukowanego Rys. 42. Topologia ścieżek płytki obwodu drukowanego Wykonywanie płytki drukowanej Płytkę drukowana wykonano metodą termotransferu. W pierwszym etapie wycięto płytkę z laminatu. Następnie wyczyszczono powierzchnię metalizowaną. Na drukarce laserowej wydrukowano odbicie lustrzane topologii ścieżek. Płytkę położono na płycie grzejnej o temperaturze 130 C, a na nią wyciętą kartkę z mozaiką ścieżek tonerem do warstwy metalizowanej laminatu. Wałkiem dociśnięto kartkę do laminatu. Papier przykleił się do 36