WYKŁAD 5 Pamięć DRAM przypomnienie wzbogacona synchroniczna modyfikacje pamięci SDRAM pamięć RDRAM (RAMBUS) opóźnienia w SDRAM pamięci RamLink Dysk magnetyczny format parametry RAID struktura poziom 0 poziom 1 poziom 2 i 3 poziom 4 poziom 5 i 6 1 Pamięć DRAM przypomnienie W "blokowych" strukturach pamięci sygnałem otwierającym cały wiersz do odczytu jest tzw. RAS (Row Address Strobe). Zaraz po nim podawany jest ciąg impulsów CAS (Column Address Strobe) mających za zadanie pobrać informacje z kolejnych kolumn (układów w module DIMM) otwartego juŝ wcześniej wiersza macierzy pamięci. Z pojęciem RAS i CAS związane są dwa istotne parametry uŝytkowe pamięci operacyjnej - tak zwane opóźnienie "RAS to CAS" oraz latencja CAS (ang. CAS Latency). Opóźnienie "RAS to CAS" to czas pomiędzy oboma typami sygnału, potrzebny na włączenie detektora ładunku gromadzonego na kondensatorze. CAS Latency określa zaś liczbę taktów zegara od podania impulsu CAS do otrzymania na detektorze zawartości komórki pamięci. Obecnie dostępne na rynku moduły pamięci (CAS-2, CAS-3) charakteryzują się dwoma albo trzema "straconymi" cyklami zegarowymi. Do "wydobycia" konkretnej informacji z takiego układu nadal będą potrzebne zaledwie dwie linie adresowe - wiersz (Row Line) i kolumna (Column Line). W praktyce poszczególne macierze pamięci grupowane są bezpośrednio wewnątrz struktury krzemowej w kilka tzw. bloków lub banków (zazwyczaj od jednego do trzech). Następnie 2, 3, 8 lub 9 układów scalonych łączy się w moduły SIMM lub DIMM. 1
2 Wzbogacona pamięć DRAM Na rysunku jest pokazana 4- megabitowa wersja pamięci EDRAM. W pamięci podręcznej SRAM jest przechowywana cała zawartość ostatnio odczytywanego wiersza, który składa się z 2048 bitów lub z 512 porcji 4-bitowych. W komparatorze jest przechowywany 11-bitowy adres ostatnio wybieranego wiersza. Jeśli następny dostęp dotyczy tego samego wiersza, to wymagane jest tylko dotarcie do szybkiej pamięci podręcznej SRAM. Najprostszą z nowych architektur DRAM jest wzbogacona pamięć DRAM (EDRAM), opracowana w firmie Ramtron Pamięć EDRAM zawiera małą pamięć podręczną SRAM w typowym mikroukładzie DRAM. Inne rozwiązania dynamicznych asynchronicznych pamięci to pamięci typu FPM-RAM (Fast Page Mode RAM) i EDO-RAM (Extended Data Out RAM). 3 Synchroniczna pamięć DRAM W przeciwieństwie do typowej pamięci DRAM, która jest asynchroniczna, wymiana danych między pamięcią SDRAM a procesorem jest synchronizowana przez sygnał zegara zewnętrznego i zachodzi z pełną szybkością magistrali procesor-pamięć bez narzucania stanów oczekiwania. Procesor lub inna jednostka nadrzędna wydaje rozkaz i podaje informację adresową, które są zatrzaskiwane w pamięci DRAM. Pamięć DRAM udziela odpowiedzi po upływie pewnej liczby cykli zegara. W tym czasie jednostka nadrzędna moŝe bezpiecznie realizować inne cele, a pamięć SDRAM przetwarza zgłoszone zapotrzebowanie. 2
4 Modyfikacje pamięci SDRAM - cz. I Rozwinięciem konstrukcji SDRAM-ów są pamięci DDR SDRAM (Double Data Rate SDRAM), w których wykorzystano znany od dłuŝszego czasu pomysł przesyłania danych na obydwu zboczach sygnału zegarowego. Podwojenie częstotliwości pracy w pamięciach DDR nie jest ich jedyną nową cechą. Przede wszystkim usprawniono mechanizm synchronizacji oraz buforowania danych, dzięki czemu wymiana informacji jest wyjątkowo wydajna. Na przykład czas opóźnienia od rozpoczęcia procesu odczytu do chwili otrzymania pierwszych danych nie przekracza 20 ns, podczas gdy w SDRAM-ach moŝe wynosić nawet 80 ns dla pamięci typu PC- 100 CAS-3 (52,5 ns dla PC-133 CAS-2). Konstruktorzy DDR-ów chcą jeszcze bardziej poprawić ich parametry techniczne i pracują juŝ nad pamięciami PC-300 (zegar 150 MHz, przepustowość 2,4 GB/s) oraz PC-333 (167 MHz, 2,7 GB/s). Rozpoczęto teŝ badania nad nowym standardem DDR-II, gdzie przepustowość układów ma zostać podniesiona do 6,4 GB/s (800 MHz). W tych pamięciach, wykonywanych w technologii 0,13 mikrona, inŝynierowie chcą tak usprawnić buforowanie danych, aby informacje na wyjściu pojawiały się najpóźniej po jednym takcie zegarowym. 5 Modyfikacje pamięci SDRAM - cz. II Innym ciekawym rozszerzeniem architektury SDRAM są pamięci Virtual Channel Memory (VCM-SDRAM), opracowane przez firmę NEC. W kościach typu VCM zastosowano 16 dodatkowych niezaleŝnych buforów (rejestrów) o pojemności 1 KB. KaŜdy z nich to bardzo szybka pamięć o swobodnym dostępie, wykonana w technologii SRAM Wszystkie buforów są rejestrami wejściowymi tzw. kanałów wirtualnych. Do nich odwołują się urządzenia uprawnione (Memory Master) do zapisu/odczytu z pamięci operacyjnej. Mogą to być m.in. kontrolery AGP, PCI, pamięci cache L2 czy teŝ sam procesor. W normalnych pamięciach w trakcie obsługi jednego urządzenia inne muszą oczekiwać na zwolnienie magistrali pamięci do momentu zakończenia odczytu/zapisu. W przypadku VCM-ów kaŝdy Memory Master moŝe korzystać jednocześnie z dowolnej liczby przydzielonych mu kanałów wirtualnych. Eliminuje to przestoje spowodowane jednoczesnym korzystaniem z róŝnych obszarów pamięci przez kilka urządzeń. Dodatkową zaletą modułów VCM jest to, Ŝe wszystkie operacje zapisu i odczytu wykonywane są w szybkiej pamięci SRAM, a następnie przepisywane na odpowiedni obszar pamięci DRAM. 3
6 Pamięć RDRAM (RAMBUS) cz. I Mikroukłady RDRAM mają obudowy pionowe, ze wszystkimi końcówkami po jednej stronie (Rambus In-Line Memory Module RIMM). Podstawową róŝnicą w budowie pamięci Rambus w stosunku do tradycyjnego SDRAM-u jest zrezygnowanie z rozproszonego przechowywania danych (w SDRAM-ach 8 bitów jest zawsze odczytywanych z ośmiu układów - po jednym z kaŝdej kości - lub ośmiu stron pamięci znajdujących się w kilku, zazwyczaj w trzech, chipach) na rzecz całkowitej niezaleŝności pojedynczego układu scalonego i komunikacji pakietowej. Niestety, takie rozwiązanie podraŝa koszty produkcji, gdyŝ kaŝda kość musi być wyposaŝona we własne układy logiczne (Rambus Interface). Moduły RDRAM oraz kontroler pamięci komunikują się ze sobą za pomocą wewnętrznej magistrali - tzw. kanałów transmisyjnych. Do jednego kanału moŝe być podłączonych do 32 układów pamięci, pogrupowanych w maksymalnie trzech modułach RIMM, a kaŝdy z kanałów zakończony jest terminatorem. W rozbudowanych systemach dozwolone jest stosowanie kilku niezaleŝnych kanałów dostarczających równoległe dane do poszczególnych urządzeń. W obecnie produkowanych modułach moŝliwe jest korzystanie z dwóch niezaleŝnych kanałów Rambus. 7 Pamięć RDRAM cz. II W pamięciach Rambus odczyt danych realizowany jest częściowo sekwencyjnie, co wynika z podzielenia matrycy DRAM na osiem jednakowych części. W jednym takcie zegarowym zostaje odczytana informacja tylko z pojedynczego bloku pamięci dynamicznej. Kolejne dane z następnego banku pobierane są przy późniejszych cyklach zegarowych. Po odczytaniu wszystkich ośmiu bitów dane wysyłane są "na zewnątrz" kości w postaci pojedynczego pakietu. Poszczególne układy RDRAM komunikują się ze sobą oraz z zewnętrznym kontrolerem pamięci (Direct Rambus Controller) umieszczonym w chipsecie płyty głównej za pomocą wewnętrznej magistrali - tzw. kanałów. Przekazywane są nimi zarówno dane, jak i informacje sterujące. Do ich przesyłania wykorzystano transmisję pakietową, pozwalającą na zredukowanie liczby zewnętrznych wyprowadzeń oraz łatwe skalowanie pojemności i stosowanie róŝnej liczby układów bez wprowadzania zmian w architekturze 4
8 Opóźnienia w SDRAM cz. I Główną przyczyną niewydolności podsystemu pamięci operacyjnej jest szereg opóźnień powstających na drodze procesor-ram-procesor. JeŜeli CPU potrzebuje pewnych danych, najpierw informowany jest o tym kontroler pamięci (chipset). Dotarcie tej informacji do chipsetu zajmuje zwykle dwa takty zegarowe. Następnie kontroler ustala, w których komórkach przechowywana jest Ŝądana informacja, i wysyła sygnał RAS otwierający całą stronę pamięci (jest to kolejny takt zegarowy) Dalej muszą zostać włączone wzmacniacze operacyjne, które przeprowadzą detekcję ładunku zgromadzonego na kondensatorze w komórce pamięci. Trwa to w zaleŝności od konstrukcji DRAM-u od dwóch do trzech cykli zegarowych (jest to tzw. opóźnienie RAS to CAS Delay). Później naleŝy uaktywnić odpowiednie linie bitów we wszystkich układach scalonych stanowiących moduł DIMM (zazwyczaj jest ich osiem). Czas potrzebny na tę operację do momentu otrzymania odpowiedzi na detektorze ładunku nosi nazwę CAS Latency i wynosi od dwóch do trzech cykli zegarowych. Przekazanie bitu ze wzmacniacza operacyjnego na wyjście modułu DIMM to następny takt. Dodając do tego czas potrzebny na dotarcie informacji (8 bitów) z powrotem do procesora, otrzymamy w najlepszym wypadku dziewięć taktów zegara. 9 Opóźnienia w SDRAM cz.ii Na odczytanie następnych trzech bajtów wystarczą trzy kolejne cykle, gdyŝ trzeba jedynie przestawić linię bitu na sąsiednią. Taki sposób pracy pamięci RAM określany jest jako 9-1-1-1, poniewaŝ na odczytanie 32- bitowego słowa potrzeba 12 taktów zegara systemowego - w BIOS-e płyty głównej ta informacja często przedstawiana jest jako 2-1-1-1, gdyŝ tam podawane są opóźnienia związane tylko z cyklami CAS. NaleŜy się równieŝ liczyć z opóźnieniami podczas zapisu do pamięci DRAM, gdyŝ kondensator nie moŝe być natychmiast ponownie naładowany (Precharge Time) i trzeba na to zwykle "zmarnować" od dwóch do trzech cykli zegarowych. Producenci kości pamięci czasy RAS to CAS Delay, CAS Latency oraz Precharge Time podają w postaci ciągu trzech liczb, np. x222 lub x333. Informacje o moŝliwościach pamięci, z których zbudowany został DIMM, zawarte są w tzw. układzie SPD, czyli niewielkiej kości EEPROM, która ma za zadanie m.in. udostępnić płycie główne komputera wszystkie dane o czasach odświeŝania kości RAM-u. 5
10 Pamięci RamLink Najbardziej radykalne odstępstwo od tradycyjnych pamięci DRAM stanowi pamięć RamLink, opracowana przez grupę roboczą IEEE jako część przedsięwzięcia nazwanego spójnym interfejsem skalowalnym (Scalable Coherent Interface - SCI). Projektanci pamięci RamLink skoncentrowali się raczej na interfejsie procesor-pamięć niŝ na wewnętrznej architekturze mikroukładów DRAM. RamLink jest interfejsem pamięciowym z połączeniami zorganizowanymi w postaci pierścienia. Ruchem w pierścieniu zarządza sterownik pamięci, który wysyła wiadomości do mikroukładów DRAM działających jako węzły w pierścieniowej sieci. Dane są wymieniane w formie pakietów. 11 Dysk magnetyczny format cz. I Głowica jest względnie małym przyrządem umoŝliwiającym odczytywanie lub zapisywanie z części płyty obracającej się pod nią. To właśnie sprawiło, Ŝe organizacja danych na płycie ma postać koncentrycznego zespołu pierścieni, nazywanych ścieŝkami. KaŜda ścieŝka ma taką samą szerokość, jak głowica. Sąsiednie ścieŝki są oddzielone przerwami. Zapobiega to, a przynajmniej minimalizuje błędy spowodowane przez niewłaściwe ustawienie głowicy lub po prostu interferencję pola magnetycznego. W celu uproszczenia układów elektronicznych na kaŝdej ścieŝce jest przechowywana taka sama liczba bitów. Tak więc gęstość, wyraŝana w bitach na cm 2, wzrasta w miarę przesuwania się od ścieŝki zewnętrznej do wewnętrznej Dane są przenoszone na dysk i z dysku blokami. Zwykle blok jest mniejszy niŝ pojemność ścieŝki. Wobec tego dane są przechowywane w obszarach o rozmiarach odpowiadających blokom, zwanych sektorami (rys. 5.1). Na ścieŝkę przypada zwykle od 10 do 100 sektorów, mogą one przy tym mieć długość ustaloną lub zmienną. 6
12 Dysk magnetyczny format cz. II W celu identyfikacji pozycji sektora wewnątrz ścieŝki istnieje pewien punkt startowy na ścieŝce oraz sposób identyfikowania początku i końca kaŝdego sektora. Realizuje się za pomocą danych kontrolnych zapisanych na dysku. Dysk jest więc formatowany za pomocą dodatkowych danych wykorzystywanych tylko przez napęd dysku i niedostępnych dla uŝytkownika. Na rysunku kaŝda ścieŝka zawiera 30 sektorów o ustalonej długości, po 600 bajtów kaŝdy. KaŜdy sektor mieści 512 bajtów danych oraz informacje kontrolne wykorzystywane przez sterownik dysku. Pole ID jest unikatowym (jednoznacznym) identyfikatorem lub adresem wykorzystywanym do lokalizowania określonego sektora. Bajt SYNCH jest specjalnym wzorem bitowym wyznaczającym początek pola. Numer ścieŝki identyfikuje ścieŝkę na powierzchni. Numer głowicy identyfikuje głowicę, poniewaŝ dysk ma zwykle wiele powierzchni Zarówno pola ID, jak i pola danych zawierają kod słuŝący do wykrywania błędów. 13 Dysk magnetyczny - parametry W celu zapisu lub odczytu głowica musi być ustawiona nad poŝądaną ścieŝką i na początku poŝądanego sektora na tej ścieŝce. Wybór ścieŝki polega na przesunięciu głowicy w przypadku systemu z ruchomą głowicą lub na elektronicznym wyborze jednej głowicy w systemie z nieruchomymi głowicami. W systemie z ruchomą głowicą czas pozycjonowania głowicy nad ścieŝką nosi nazwę czasu przeszukiwania (ang. seek time). W kaŝdym przypadku po dokonaniu wyboru ścieŝki system czeka, aŝ odpowiedni sektor znajdzie się pod głowicą. Czas osiągnięcia głowicy przez sektor jest nazywany opóźnieniem obrotowym (ang. rotational latency). Suma czasu przeszukiwania, jeśli taki występuje, oraz opóźnienia obrotowego nazywa się czasem dostępu - czasem, który jest wymagany do osiągnięcia stanu umoŝliwiającego odczyt lub zapis. 7
14 Struktura RAID cz. I W przypadku uŝywania wielu dysków istnieje wiele sposobów organizowania danych i poprawy niezawodności przez wykorzystanie nadmiarowości (redundancji). Uzgodniono znormalizowany schemat projektowania baz danych dla pamięci wielodyskowych, znany jako redundancyjna tablica niezaleŝnych dysków - RAID (ang. Redundant Array of Independent Disks). Schemat RAID składa się z sześciu poziomów, od zerowego do piątego. Poziomy te nie implikują zaleŝności hierarchicznej, lecz wyznaczają róŝne architektury, które mają trzy cechy wspólne: RAID jest zespołem fizycznie istniejących napędów dyskowych widzianych przez system operacyjny jako pojedynczy napęd logiczny. Dane są rozproszone w tych napędach, tworzących tablicę. Redundancyjna pojemność dysków jest wykorzystywana do przechowywania informacji o parzystości, co gwarantuje odzyskiwanie danych w przypadku uszkodzenia dysku. 15 RAID poziom 0 cz. I RAID O nie powinien być zaliczany do rodziny RAID, poniewaŝ w celu poprawienia wydajności nie przewiduje on redundancji. W przypadku RAID O dane uŝytkownika i dane systemowe są rozproszone na wszystkich dyskach tablicy. Jeśli dwa róŝne Ŝądania wejścia-wyjścia dotyczą dwóch róŝnych bloków danych, istnieje duŝe prawdopodobieństwo, Ŝe potrzebne bloki znajdują się na róŝnych dyskach. Dzięki temu oba zapotrzebowania mogą być przetwarzane równolegle, co skraca oczekiwanie w kolejkach. 8
16 RAID poziom 0 cz. II W RAID 0 dane są układane w postaci pasków (ang. stripes) na dostępnych dyskach. Wszystkie dane uŝytkownika i systemowe mogą być postrzegane jako przechowywane na jednym dysku logicznym. Dysk jest podzielony na paski; paski te mogą być fizycznymi blokami, sektorami lub innymi jednostkami. Paski są odwzorowywane cyklicznie na kolejnych dyskach tablicy. W tablicy n-dyskowej pierwszych n logicznych pasków przechowuje się fizycznie jako pierwszy pasek na kaŝdym z n dysków, następnych n pasków mieści się fizycznie w postaci drugich pasków na kaŝdym dysku itd. Zaletą takiego rozkładu jest to, Ŝe jeśli pojedyncze zapotrzebowanie wejściawyjścia dotyczy wielu logicznie sąsiadujących pasków, to nawet n pasków dotyczących tego zapotrzebowania moŝe być obsługiwanych równolegle, co znacznie redukuje czas transferu wejścia-wyjścia. 17 RAID poziom 1 W przypadku RAID l redundancja jest osiągana po prostu przez duplikowanie wszystkich danych Wykorzystywane jest równieŝ paskowanie danych, podobnie jak w RAID 0. Jednak w tym przypadku kaŝdy pasek logiczny jest odwzorowywany na dwóch oddzielnych dyskach fizycznych, dzięki czemu kaŝdy dysk w tablicy ma swój dysk zwierciadlany zawierający te same dane. śądanie odczytu moŝe być obsługiwane przez ten spośród dwóch dysków zawierających potrzebne dane, który wymaga mniejszego czasu przeszukiwania plus opóźnienie obrotowe. śądanie zapisu wymaga aktualizacji obu odpowiednich pasków, jednak moŝe to być wykonywane równolegle. Wobec tego wydajność zapisu jest dyktowana przez wolniejszy z dwóch zapisów (tzn. ten, który zajmuje dłuŝszy czas przeszukiwania plus opóźnienie obrotowe). W razie awarii rozwiązanie jest proste. Gdy napęd ulega uszkodzeniu, dane mogą być uzyskane z drugiego napędu. 9
18 RAID poziom 2 i 3 RAID 2 i 3 wykorzystują metodę dostępu równoległego. W przypadku tablicy o dostępie równoległym wszystkie dyski uczestniczą w realizacji kaŝdego Ŝądania wejścia-wyjścia. Zwykle poszczególne napędy są synchronizowane tak, Ŝe w dowolnym momencie kaŝda głowica znajduje się w tej samej pozycji nad kaŝdym dyskiem. Podobnie jak w przypadku pozostałych schematów RAID, wykorzystywane jest paskowanie danych. W RAID 2 i 3 paski są bardzo małe, często równe jednemu bajtowi lub słowu. W RAID 2 kod korekcji błędów jest obliczany na podstawie odpowiednich bitów na kaŝdym dysku danych, a bity kodu są przechowywane w odpowiednich pozycjach bitowych zlokalizowanych na wielu dyskach parzystości. Zwykle jest wykorzystywany kod Hamminga, który umoŝliwia korygowanie błędów jednobitowych i wykrywanie dwubitowych. RAID 3 jest zorganizowany podobnie do RAID 2. RóŜnica polega na tym, Ŝe wymaga on tylko jednego dysku redundancyjnego, niezaleŝnie od wielkości matrycy dysków. Zamiast kodu korekcyjnego jest obliczany bit parzystości dla zespołu indywidualnych bitów znajdujących się w tej samej pozycji na wszystkich dyskach danych. 19 RAID 3 - redundancja W przypadku uszkodzenia napędu sięga się do napędu parzystości, po czym następuje rekonstrukcja danych na podstawie danych zawartych na pozostałych urządzeniach. Gdy uszkodzony dysk jest wymieniony, zaginione dane mogą być do niego wprowadzone, a przerwana operacja moŝe być podjęta na nowo. RozwaŜmy tablicę złoŝoną z pięciu napędów, w której dyski XO do X3 zawierają dane, natomiast X4 jest dyskiem parzystości. Rekonstrukcja (znak + oznacza operację EXOR) Parzystość i-tego bitu jest obliczana następująco: X4(i) = X3(i) + X2(i) + X1(i) + X0(i) ZałóŜmy, Ŝe został uszkodzony napęd X1. Jeśli dodamy X4(i) + X1(i) do obu stron powyŝszego równania, to otrzymamy X1(i) = X4(i) + X3(i) + X2(i) + X0(i) Wobec tego zawartość dowolnego paska danych na dowolnym dysku danych w tablicy moŝe być zregenerowana na podstawie zawartości odpowiednich pasków na pozostałych dyskach tablicy. Zasada ta jest prawdziwa dla poziomów RAID 3,4 i 5. 10
20 RAID poziom 4 W RAID 4 i 5 wykorzystuje się metodę dostępu niezaleŝnego. W tablicy o dostępie niezaleŝnym kaŝdy dysk działa niezaleŝnie, dzięki czemu oddzielne Ŝądania wejścia-wyjścia mogą być obsługiwane równolegle. Podobnie jak w przypadku pozostałych poziomów RAID, w RAID 4 wykorzystuje się paskowanie danych. Paski są tu stosunkowo duŝe. Pasek parzystości tworzony bit po bicie jest obliczany na podstawie odpowiednich pasków na kaŝ-dym dysku danych, a bity parzystości są przechowywane w odpowiednim pasku na dysku parzystości. W schemacie RAID 4 występuje pogorszenie wydajności zapisu, jeśli realizowane jest Ŝądanie zapisu małej ilości danych. Za kaŝdym razem, gdy następuje zapis, oprogramowanie zarządzania tablicą musi zaktualizować nie tylko dane uŝytkownika, ale równieŝ odpowiednie bity parzystości. 21 RAID 4 - redundancja RozwaŜmy tablicę złoŝoną z pięciu napędów, w której dyski XO do X3 zawierają dane, natomiast X4 jest dyskiem parzystości. ZałóŜmy, Ŝe dokonywany jest zapis obejmujący tylko pasek na dysku X1. Początkowo dla kaŝdego i-tego bitu zachodzi następująca zaleŝność: X4(i) = X3(i) + X2(i) + X1(i) + X0(i) Jeśli potencjalnie zmienione bity oznaczymy primem, to po aktualizacji zachodzi: X4'(i) = X3(i) + X2(i) + Xl (i) + X0(i) = = X3(i) + X2(i) + Xl (i) + X0(i) + X1(i) + X1(i) = = X4(i) + X1(i) + X1 (i) W celu obliczenia nowego bitu parzystości oprogramowanie zarządzania tablicą musi odczytać stary pasek uŝytkownika i stary pasek parzystości. Następnie musi ono zaktualizować te oba paski za pomocą nowych danych oraz na nowo obliczonej parzystości. Tak więc kaŝdy zapis paska powoduje dwa odczyty i dwa zapisy. 11
22 RAID poziom 5 i 6 RAID 5 jest zorganizowany podobnie jak RAID 4. RóŜnica polega na tym, Ŝe w przypadku RAID 5 paski parzystości są rozproszone na wszystkich dyskach. Typowo wykorzystuje się schemat cykliczny (ang. round-robin). W przypadku tablicy n-dyskowej pasek parzystości jest umieszczany na róŝnych dyskach w odniesieniu do pierwszych n pasków danych, po czym schemat ten jest powtarzany. Rozproszenie pasków parzystości na wszystkich napędach zapobiega ewentualnemu występowaniu wąskich gardeł obliczania parzystości, które występują wraid 4. RAID 6 jest zorganizowany podobnie jak RAID 5. RóŜnica polega na tym, Ŝe w przypadku RAID 6 zapisywane są po 2 paski parzystości i są one rozproszone na wszystkich dyskach. UmoŜliwia to odtworzenie danych w przypadku awarii dwóch dysków 12