PL B1. INSTYTUT TECHNOLOGII ELEKTRONOWEJ, Warszawa, PL BUP 26/06

Transkrypt

1 PL B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) (13) B1 (21) Numer zgłoszenia: (51) Int.Cl. H01L 27/00 ( ) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia: (54) Sposób integracji mikrosystemów wielostrukturowych (43) Zgłoszenie ogłoszono: BUP 26/06 (73) Uprawniony z patentu: INSTYTUT TECHNOLOGII ELEKTRONOWEJ, Warszawa, PL (45) O udzieleniu patentu ogłoszono: WUP 07/12 (72) Twórca(y) wynalazku: PIOTR GRABIEC, Osowiec, PL PAWEŁ JANUS, Warszawa, PL KRZYSZTOF DOMAŃSKI, Piaseczno, PL WALDEMAR MILCZAREK, Warszawa, PL

2 2 PL B1 Opis wynalazku Przedmiotem wynalazku jest sposób integracji mikrosystemów wielostrukturowych polegający na elektrycznym i mechanicznym łączeniu na jednolitym podłożu mikrostruktur (chipów) różnych przyrządów. Sposób ten przeznaczony jest do stosowania w technologii wytwarzania mikrosystemów MEMS/MOEMS. Cechą współczesnej technologii mikroelektronicznej jest konstruowanie i wytwarzanie coraz bardziej złożonych systemów. Szczególnie dotyczy to różnego typu mikro-układów integrujących w ramach jednego systemu przyrządy o różnych funkcjach, np. różnego typu czujniki i aktuatory oraz analogowe lub cyfrowe mikroelektroniczne bloki sterująco-przetwarzające. Dlatego też proces integracji jest istotny zarówno z punktu widzenia mikrosystemów MEMS jak i złożonych układów hybrydowych integrujących elementy optoelektroniczne czy mikrofalowe. Coraz ważniejsze staje się łączenie przyrządów wytwarzanych przy użyciu różnych materiałów i różnych technologii, określane mianem technologii i mikrosystemów heterogenicznych. Obecnie integracja układów mikroelektronicznych realizowana jest w trzech wariantach. Pierwszy wariant to wariant hybrydowy, w którym integracja poszczególnych przyrządów odbywa się na poziomie mikrostruktur (chipów). Drugi wariant, znany na przykład ze zgłoszenia patentowego AU Mems control chip integration, to wariant, w którym integracja odbywa się na poziomie płytek podłożowych. Wariant trzeci to integracja na poziomie procesu wytwarzania, integracja taka opisana jest na przykład w zgłoszeniach patentowych WO2003EP Micro-electromechanical systems, US Monolithic integration of a MOSFET with a MEMS devics oraz w zgłoszeniu TW CMOS compatible microswitches. W wariancie hybrydowym struktury przyrządów (układów scalonych, czujników bądź mikrosystemów) umieszcza się (przykleja) na płytce podłożowej, najczęściej ceramicznej, zawierającej elementy elektroniczne oraz odpowiednio rozmieszczone pola kontaktowe. W następnym kroku wykonuje się połączenia drutowe pomiędzy polami kontaktowymi przyrządu i płytki podłożowej. Rozwiązanie takie, pomimo zastosowania automatycznego montażu jest procesem czasochłonnym a gęstość połączeń, decydująca o możliwym do osiągnięcia stopniu złożoności systemu jest niezbyt duża. Ponadto wytrzymałość mechaniczna tak wykonanych połączeń nie jest wysoka. Rozwiązaniem lepszym jest zastosowanie tzw. techniki bump-bonding, w której na krawędziach chipu wytwarza się kulki metalu topliwego, służące do łączenia chipu z polami montażowymi wytworzonymi na podłożu ceramicznym. Rozwiązanie to pozwala na automatyzację procesu integracji oraz na uzyskanie lepszej niezawodności elektrycznej i mechanicznej połączeń. Gęstość połączeń jest tu jednak nadal ograniczona. Pewną odmianą wariantu hybrydowego jest technika integracji, w której dwie płytki (najczęściej krzemowe), na których wytworzone są przyrządy różnego rodzaju (np. układy scalone i detektory lub czujniki) łączone są bezpośrednio ze sobą przy użyciu techniki bondingu. Dla wytwarzania połączeń elektrycznych wykorzystywane są różne rozwiązania w tym również bump- -bonding. Podobnie jak w przypadku integracji hybrydowej i tu gęstość połączeń nie jest duża natomiast poziom niezawodności mikrosystemu jest wysoki, a koszt wytworzenia jest niższy niż w przypadku rozwiązania hybrydowego. Wariant integracji na poziomie procesu wytwarzania umożliwia maksymalne zwiększenie gęstości połączeń, a zatem i zwiększenie stopnia integracji. Technika tego rodzaju jest szczególnie korzystna dla integracji struktur MEMS ze układami mikroelektronicznymi wykonanymi w technologii CMOS. W ramach takiego procesu integracji wyróżnić można trzy techniki: Technika tzw. pre-procesing - w technice tej w pierwszej kolejności w płytce podłożowej wykonywane są układy typu MEMS. Następnie po zabezpieczeniu struktur odpowiednią warstwą wykonuje się układy CMOS. Podstawową wadą takiej metody jest znaczne utrudnienie procesu wytwarzania struktur CMOS. Sekwencja wytwarzania układów CMOS musi być tak zoptymalizowana aby nie powodowała pogorszenia parametrów lub wręcz zniszczenia wytworzonych wcześniej mikrosystemów. Jest to o tyle trudne, że wytwarzanie układów CMOS wymaga procesów wysokotemperaturowych. W technice post-processing w pierwszej kolejności wytwarza się układy CMOS. Następnie zabezpieczona płytka podłożowa ze strukturami CMOS poddawana jest dalszym procesom technologicznym wykonywania struktur MEMS. Podstawową wadą takiej metody jest ograniczenie budżetu termicznego dla procesów MEMS do ok. 500 C. Zaletą jest możliwość zastosowania standardowych technik CMOS do wytworzenia

3 PL B1 3 struktur układów scalonych. W technice tej dla wytworzenia części mikromechanicznej stosowana jest prawie wyłącznie mikro-obróbka powierzchniowa (ang. surface micromachining). Natomiast w technice mieszanej część procesów wytwarzania jest wspólna dla struktur CMOS oraz struktur mikromechanicznych (MEMS). Istotną w wielu przypadkach wadą integracji na poziomie procesu post-procesing jest ograniczenie możliwości korzystania z usług tzw. foundry oferujących wytwarzanie samych tylko chipów układów scalonych, według projektu klienta. Celem wynalazku jest zaproponowanie sposobu integracji elektrycznej i mechanicznej mikro-strukfur (chipów) w celu wytworzenia modułów wielostrukturowych i/lub mikrosystemów MEMS/MOEMS. Sposób integracji mikrosystemów wielostrukturowych według wynalazku polega na elektrycznym i mechanicznym łączeniu mikrostruktur. W sposobie tym najpierw na płytce podłożowej pokrytej warstwą dielektryczną wykonuje się obszary kontaktów i połączeń elektrycznych. Następnie w obszarze płytki podłożowej wyznaczonym przez obszary kontaktów mocuje się mikrostrukturę z polami kontaktowymi i całą powierzchnię pokrywa się warstwą dielektryczną o właściwościach planaryzujących, korzystnie o grubości nieco większej niż grubość mikrostruktury. W kolejnym kroku, na powierzchni warstwy dielektrycznej definiuje się wzór i odsłania się obszary okien do kontaktów elektrycznych w podłożu oraz do obszarów kontaktów w integrowanej mikrostrukturze. Po odsłonięciu obszarów kontaktów na powierzchnię podłoża i integrowanej mikrostruktury nanosi się warstwę przewodzącą i w warstwie tej definiuje się kształt doprowadzeń elektrycznych łączących kontakty elektryczne w podłożu oraz pola kontaktowe w mikrostrukturze oraz usuwa się zbędne obszary warstwy przewodzącej. W odmianie sposobu według wynalazku integrowaną mikrostrukturę mocuje się, korzystnie poprzez klejenie w zagłębieniu wykonanym uprzednio w płytce podłożowej. W sposobie tym możliwe jest wykonanie wzorów kontaktów i/lub połączeń elektrycznych za pomocą techniki litografii, korzystnie przy użyciu wiązki laserowej (DWL) lub elektronowej (e-beam). Możliwe jest także definiowanie obszarów okien do kontaktów elektrycznych w warstwie dielektrycznej oraz definiowanie wzorów doprowadzeń elektrycznych na powierzchni warstwy przewodzącej poprzez bezpośrednie rysowanie wiązką laserową w tych warstwach. Płytkę podłożową może stanowić krzem, ceramika HTCC (ang. high temperature cofired ceramic), ceramika LTCC (ang. low temperature cofired ceramic) lub warstwa materiału polimerowego. Wynalazek zostanie bliżej objaśniony na przykładzie wykonania pokazanym na rysunku, który przedstawia kolejne etapy integracji (wbudowywania) chipu mikroelektronicznego układu wzmacniacza do krzemowej płytki podłożowej, w której uprzednio wykonano element mikro-elektro-mechaniczny w postaci mikrosondy. Fig. 1 przedstawia przekrój fragmentu podłoża, stanowiącego element mikrosondy z zagłębieniem dla integrowanej mikrostruktury. Fig. 2 pokazuje widok z góry tego fragmentu z wzorem ścieżek elektrycznych, pól montażowych oraz znaków orientujących wraz z miejscem przeznaczonym dla zlokalizowania integrowanego chipu, Fig. 3 pokazuje przekrój a Fig. 4 widok z góry integrowanej mikrostruktury (chipu) z polami montażowymi, Fig. 5 przedstawia mikrostrukturę wzmacniacza umieszczoną w zagłębieniu podłoża, Fig. 6 pokazuje integrowane struktury pokryte warstwą planaryzującą, Fig. 7 przedstawia strukturę po operacji otwierania okien w warstwie planaryzującej w obszarach pól montażowych a Fig. 8 integrowane struktury po operacji nanoszenia warstwy metalizacyjnej. Natomiast Fig. 9 pokazuje integrowane struktury w trakcie procesu litografii definiującego ścieżki połączeń elektrycznych a Fig. 10 przekrój struktur po zakończonym procesie integracji, Fig. 11 widok z góry mikrosondy z wbudowaną strukturą (chipem) wzmacniacza po zakończonym procesie integracji. W przykładowym sposobie, integracji poddano sondę AFM wyposażoną w czujnik wychylenia oraz układ scalony wzmacniacza. Ponieważ sygnał uzyskiwany z mikrosondy wymaga wzmocnienia, to ze względu na wymogi, co do wymiarów całej struktury oraz konieczność zwiększenia odporności na zakłócenia wskazane jest, aby układ wzmacniający znajdował się jak najbliżej elementu pomiarowego mikrosondy. W sposobie tym, jako płytkę podłożową użyto płytkę krzemową 1 o orientacji [100]. W płytce tej, jeszcze przed etapem dzielenia na pojedyncze struktury wytworzone zostały mikrosondy w ilości 120. Następnie w określonych miejscach poszczególnych mikrosond, za pomocą mokrego trawienia w roztworze KOH wytrawiono zagłębienia 2 o wymiarach 800 x 1000 μm i głębokości 100 μm, dostosowane do rozmiarów mikrostruktur wzmacniacza, które będą w nich umieszczone. Ilość i rozmieszczenie zagłębień na płytce dobrano tak, aby w jednym procesie, w każdej ze 120 struktur mikrosond

4 4 PL B1 znajdujących się na płytce znalazło się jedno zgłębienie. Po wykonaniu zagłębień, płytkę poddano procesowi osadzania warstwy dielektrycznej dwutlenku krzemu (SlO 2 ), w wyniku którego powierzchnia płytki podłożowej oraz powierzchnia wytworzonego zagłębienia 2 została pokryta tlenkową warstwą dielektryczną 3. W dalszej części procesu, stosując operację nanoszenie metalu, przy użyciu rozpylania magnetronowego oraz procesu fotolitografii, w obszarze bezpośrednio sąsiadującym z zagłębieniem 2 wykonano pola kontaktów elektrycznych 4. Korzystnie jest, jeżeli wraz z polami kontaktów 4 wytwarzane są znaki orientujące 5. Następnie przystąpiono do umieszczenia w zagłębieniach 2 mikrostruktury wzmacniacza 6. Jako mikrostrukturę 6 zastosowano kompletną strukturę układu scalonego wzmacniacza, zawierającą usytuowane na krawędzi pola montażowe 7. Mikrostruktury wzmacniacza poddano procesowi pocieniania za pomocą trawienia chemicznego (alternatywnie stosowane może być również trawienie plazmowe, szlifowanie bądź kombinacja tych metod). W efekcie pocieniania przygotowane mikrostruktury miały wysokość μm, a więc zbliżoną do głębokości zagłębienia 2. Takie mikrostruktury wstępnie wypozycjonowano względem krawędzi zagłębienia 2, a następnie wklejono je w zagłębienia za pomocą fotorezystu. Sekwencje operacji umieszczania chipu mikroelektronicznego na płytce, powtórzono dla wszystkich sond, znajdujących się na płytce podłożowej. Po zamocowaniu mikrostruktur, na całą powierzchnię naniesiono warstwę światłoczułego polimeru planaryzującego 8 - fotorezystu SU-8, o grubości ok μm. Warstwa ta pokryła powstałe przy brzegach integrowanego chipu zagłębienia i utworzyła na całej powierzchni ciągłą warstwę planaryzującą. W kolejnym etapie integracji na powierzchnię warstwy 8 poddano procesowi fotolitografii, połączonemu z rozpoznawaniem obrazu w skali mikro. W pierwszym kroku tego procesu, przy użyciu kamery oraz oprogramowania do analizy obrazu, rozpoznawane jest rozmieszczenie znaków orientacyjnych 5 na płytce podłożowej 1 i pól montażowych 7 na poszczególnych mikrostrukturach 6 (chipach) wzmacniacza. W następnym kroku, na podstawie sporządzonej analizy obrazu, opracowano algorytm bezpośredniego rysowania na płytce wzoru odsłaniającego dostęp do obszarów kontaktów elektrycznych 4 w płytce podłożowej 1 i 7 w mikrostrukturze 6. W kolejnym kroku, wzór ten narysowano w procesie litografii w warstwie 8 za pomocą wiązki elektronowej (e-beam). Można w tym celu również użyć wiązki laserowej (ang. Direct Laser Writing). Po zdefiniowaniu wzoru, płytkę poddano procesowi trawienia w celu wykonania otworów kontaktów elektrycznych 9. Następnie na tak przygotowaną powierzchnię przy użyciu techniki rozpylania magnetronowego osadzono warstwę metaliczną - aluminium 10 o grubości 2 μm, która łączyć będzie elektrycznie integrowane elementy, wzmacniając również ich połączenie mechaniczne. W kolejnym etapie płytkę poddano ponownie procesowi litografii z wykorzystaniem bezpośredniego rysowania na płytce. W czasie tej operacji, bazując na zarejestrowanych wcześniej znakach orientacyjnych 5 na powierzchni warstwy metalizacyjnej 10 płytki narysowany został kształt doprowadzeń elektrycznych 12 łączących pola kontaktowe 9. Następnie w wyniku standardowego mokrego trawienia (lub trawienia plazmowego) warstwy metalicznej usunięto zbędne obszary warstwy przewodzącej 11, a pozostawiono na płytce tylko ścieżki metaliczne 12 łączące pola kontaktowe płytki krzemowej 4 i pola 7 integrowanej struktury 6 wzmacniacza. Po usunięciu pozostałości emulsji fotolitograficznej z powierzchni, płytka ze zintegrowanymi chipami mikroelektronicznymi jest poddana dalszym procesom technologicznym, których nie obejmuje niniejszy wynalazek, jak dzielenie na poszczególne struktury i ich montaż. Zastrzeżenia patentowe 1. Sposób integracji mikrosystemów wielostrukturowych, polegający na elektrycznym i mechanicznym łączeniu mikrostruktur, znamienny tym, że na płytce podłożowej (1) pokrytej warstwą dielektryczną (3) wykonuje się obszary kontaktów i połączeń elektrycznych (4), następnie w obszarze płytki podłożowej wyznaczonym przez obszary kontaktów mocuje się mikrostrukturę (6) z polami kontaktowymi (7) i całą powierzchnię pokrywa się warstwą dielektryczną o właściwościach planaryzujących (8), korzystnie o grubości nieco większej niż grubość mikrostruktury (6), a w kolejnym kroku na powierzchni warstwy (8) definiuje się wzór i odsłania się obszary okien (9) do kontaktów elektrycznych (4) w podłożu (1) oraz obszary (7) w integrowanej mikrostrukturze (6), po czym na tak przygotowaną powierzchnię nanosi się warstwę przewodzącą (10) i w warstwie tej definiuje się kształt doprowadzeń elektrycznych (12) łączących pola kontaktowe (4) i (7) i usuwa się zbędne obszary warstwy przewodzącej (11).

5 PL B Sposób według zastrz. 1, znamienny tym, że integrowaną mikrostrukturę (6) umieszcza się w uprzednio wykonanym zagłębieniu (2) płytki podłożowej (1) i mocuje, korzystnie poprzez klejenie. 3. Sposób według zastrzeżenia 1 lub 2, znamienny tym, że wzory kontaktów i/lub połączeń elektrycznych wykonuje się za pomocą techniki litografii, korzystnie przy użyciu wiązki laserowej (DWL) lub elektronowej (e-beam). 4. Sposób według zastrz. 1 lub 2, znamienny tym, że definiowanie obszarów okien (9) do kontaktów elektrycznych w warstwie dielektrycznej (8) prowadzi się poprzez bezpośrednie rysowanie wiązką laserową w warstwie dielektrycznej. 5. Sposób według zastrz. 1 lub 2, znamienny tym, że wzór doprowadzeń elektrycznych na powierzchni warstwy przewodzącej (10) definiuje się bezpośrednio w warstwie przewodzącej, korzystnie przy użyciu wiązki laserowej. 6. Sposób według zastrz. 1 lub 2, znamienny tym, że płytkę podłożową (1) stanowi krzem. 7. Sposób według zastrz. 1 lub 2, znamienny tym, że płytkę podłożową (1) stanowi ceramika HTCC (ang. high temperature cofired ceramic). 8. Sposób według zastrz. 1 lub 2, znamienny tym, że płytkę podłożową (1) stanowi ceramika LTCC (ang. low temperature cofired ceramic). 9. Sposób według zastrz. 1 lub 2, znamienny tym, że podłoże stanowi warstwa materiału polimerowego.

6 6 PL B1 Rysunki

7 PL B1 7

8 8 PL B1 Departament Wydawnictw UP RP Cena 2,46 zł (w tym 23% VAT)