Pamięci FRAM w zastosowaniach praktycznych, część 1
|
|
- Grzegorz Andrzejewski
- 8 lat temu
- Przeglądów:
Transkrypt
1 Pamięci FRAM w zastosowaniach praktycznych, część 1 P O D Z E S P O Ł Y Współcześnie pamięci dzielone są na dwie podstawowe kategorie: nieulotne i ulotne. Obydwie są nieustannie rozwijane, co zaowocowało kilka lat temu wprowadzeniem do sprzedaży nieulotnych pamięci FRAM o dość niezwykłych możliwościach. Przedstawiamy je w artykule wraz z praktycznymi przykładami stosowania pamięci. Pamięci nieulotne są od wielu lat używane są w aplikacjach w celu zapamiętania pewnych stałych lub rzadko zmienianych informacji. Może to być program realizowany przez mikroprocesor czy też - dla przykładu - wzorce znaków wyświetlanych na ekranie wyświetlacza LCD. Podstawową cechą tego rodzaju pamięci jest stałość przechowywanych informacji również, gdy brak jest napięcia zasilania. Zazwyczaj zapis pamięci stałej (często zwany jej programowaniem), nawet mimo użycia technologii EEPROM czy też Flash EEPROM, jest dosyć trudny i zajmuje dużo czasu, jeśli odnieść to do czasu odczytu tejże pamięci. Druga grupa to pamięci ulotne, czyli różne wersje RAM. Są one łatwe do zapisu i pracują bardzo szybko, więc ten rodzaj pamięci przechowuje dane, które często ulegają zmianie. Przeciwnie do pamięci ROM, dane przechowywane w pamięci RAM giną po odłączeniu napięcia zasilającego i jeśli konieczne jest z jakiś względów zachowanie niezmiennego stanu RAM, wymagane jest stosowania pomocniczych źródeł zasilania. Jest 43
2 to swego rodzaju wyzwanie dla konstruktora układu. Wad wyżej opisanych układów nie posiada nowy rodzaj pamięci, której technologia wytwarzania przed kilkunastu laty opuściła laboratoria naukowe. Jest to pamięć FRAM. Skrót nazwy tłumaczy się jako Ferroelectric Random Access Memory. Oznacza on technologię wytwarzania (uwaga!) nieulotnej pamięci RAM, czyli pamięci łączącej w sobie szybkość pracy RAM i trwałość ROM. Pamięci wytwarzane w technologii FRAM dostępne były już przed kilku laty (praktycznie od 1993 roku), ale zarówno cena jak i dostępny asortyment nie zachęcały do ich stosowania. Jednak w ostatnim czasie technologia ta przeżywa prawdziwą eksplozję rozwoju. Firmy oferują liczne układy peryferyjne wyposażone w pamięci FRAM a cena układów gwałtownie spada. Moim zdaniem w przyszłości technologia ta może zastąpić popularną technologię Flash EEPROM chyba, że zostanie opracowany jakiś zupełnie nowy rodzaj pamięci. na tworzyć i zapamiętać dwa stabilne stany. Stany te umownie mogą odpowiadać wartościom logicznym bitów, to jest zeru i jedynce. Prosta zasada działania, niemalże identyczna z tą stosowaną w pamięciach RAM, umożliwia konstrukcję prostych obwodów zapisu i odczytu komórek pamięci. Jak wspomniano wcześniej, materiał ferroelektryczny zachowuje polaryzację ładunków pomimo zaniku pola elektrycznego i w związku tym, nie tak jak w pamięciach RAM, dane mogą być przechowywane w sposób nieulotny. Zbudowana z jego wykorzystaniem komórka pamięci nie wymaga również okresowego odświeżania. Działanie pamięci FRAM Na rys. 1 przedstawiony jest poglądowy model kryształu ferroelektrycznego o strukturze perowskitu. Kryształ posiada ruchomy atom w środku swojej struktury (oznaczony kolorem żółtym). Przyłożenie pola elektrycznego powoduje, że mobilny atom przesuwa się w kierunku działania sił pola. Odwrócenie polaryzacji pola powoduje przemieszczanie się atomu w kierunku Rys. 1. Czym są pamięci FRAM? FRAM jest rodzajem pamięci RAM, w której wykorzystano efekt ferroelektryczny do zapamiętywania bitów słowa danych. Efekt ten, być może znany niektórym studentom politechnik z ćwiczeń w laboratorium fizyki, występuje w niektórych materiałach krystalicznych i jest zdolnością materiału do przechowywania polaryzacji elektrycznej również w przypadku nieobecności pola elektrycznego, które tę polaryzację wywołało. Komórka pamięci tworzona jest poprzez nałożenie materiału ferroelektrycznego w postaci krystalicznej pomiędzy dwa doprowadzenia płaskich elektrod w taki sposób, aby został utworzony kondensator z materiałem ferroelektrycznym jako dielektrykiem. Konstrukcja tego kondensatora zbliżona jest do typowej konstrukcji komórki pamięci DRAM z tym, że zamiast przechowywać informację w postaci naładowanego kondensatora (tak, jak w typowo robi to komórka pamięci DRAM), bit przechowywany jest w postaci polaryzacji ładunków w obrębie struktury krystalicznej. W ten sposób poprzez zmianę polaryzacji ładunków przy pomocy pola elektrycznego wewnątrz kondensatora, możprzeciwnym. Pozycje atomy na górze i dole struktury krystalicznej są stabilne. Atom pozostaje w jednej z nich w przypadku braku pola elektrycznego. Jako komórka pamięci cyfrowej, taka struktura jest wręcz idealna: posiada dwa stany stabilne, potrzebuje bardzo małej mocy do zmiany stanu i zachowuje ten stan nawet mimo działania różnych czynników zewnętrznych. Odczyt Mimo, iż podstawowym elementem komórki pamięci jest kondensator, to jednak bity nie są zapamiętywane jako ładunek liniowy. Odczyt takiej komórki pamięci wymaga detekcji położenia atomu wewnątrz struktury krystalicznej. Niestety nie może ono być rozpoznane bezpośrednio i musi tu być używany pewien zabieg. Do kondensatora przykładane jest napięcie. Na skutek tego pomiędzy jego okładzinami pojawia się pole elektryczne. Ruchomy atom przesuwa się zgodnie z kierunkiem działania pola, lub pozostaje w spoczynku, jeśli jego położenie jest z nim zgodne. W środku struktury kryształu występuje stan 44
3 równowagi, który utrzymuje pozostałe atomy w ściśle określonych położeniach sieci krystalicznej a wypadowe pole elektryczne jest równe 0. Jeśli ruchomy atom przemieszcza się, to powoduje zaburzenie, co skutkuje impulsem energetycznym. Impuls ten dodaje się do ładunku zgromadzonego przez kondensator (pamiętajmy, że opisywane są struktury o rozmiarach kilkunastu atomów!). Na skutek tego jedne kondensatory naładowane będą do wartości ładunku wymuszonej przez pole elektryczne a inne będą posiadać ładunek będący kombinacją oddziaływania pola elektrycznego i ruchu atomu. Mimo, iż odczyt pamięci wymaga przemieszczenia atomu, to jednak należy pamiętać o tym, że atom przebywa bardzo krótką drogę. Jego położenie zmienia się w czasie 1 nanosekundy (10-9 sekundy) a cała operacja odczytu zajmuje około 70 nanosekund. Łatwo na podstawie powyższego opisu wywnioskować, jak będzie wyglądać obwód określający stan bitu: będzie to rodzaj komparatora porównującego ładunek odebrany z komórki pamięci z pewnym poziomem odniesienia. Dobrze, a co ze zmianą polaryzacji ładunku? Przecież pisałem, że podczas odczytu atom przemieszcza się wewnątrz struktury. W związku z przyjętą metodą odczytu, każdemu cyklowi dostępu do pamięci towarzyszy rodzaj operacji odświeżania. A co w związku z tym z czasem dostępu do pamięci? Czy nie jest przez to odświeżanie wydłużany? Niestety tak. Wpływ odświeżania na czas odczytu pamięci FRAM jest znaczny, ponieważ zajmuje ono aż 50 nanosekund. Zapis Operacja zapisu jest bardzo podobna do opisywanego wcześniej odczytu. Inaczej niż inne rodzaje pamięci stałych programowane elektrycznie, nie wymaga przyłożenia wysokiego napięcia czy też długiego czasu zapisu. Wewnętrzny obwód przykłada napięcie do okładzin kondensatora ferroelektrycznego. Powoduje to odpowiednie przemieszczenie ruchomego atomu i polaryzację kryształów. Jeśli jest to potrzebne, nowe dane po prostu zmieniają stan polaryzacji kryształu ferroelektrycznego. Tak, jak w przypadku odczytu, zmiana stanu kryształu zajmuje ok. 1 nanosekundy podczas, gdy cała operacja zapisu około 70 nanosekund (7 x 10-8 s!). Nieporównywalnie krótki czas, jeśli odnieść go np. do pamięci Flash. 45
4 Tab. 1. Układy peryferyjne do systemów mikroprocesorowych Nazwa produktu V DD Rodzaj interfejsu Wielkość pamięci RTC RTC z funkcją Alarmu Monitor zasilania Watch Dog Sygnalizacja zaniku napięcia Numer seryjny Przełącznik zasilania Sygnalizacja zdarzenia Rodzaj obudowy Układy z rodziny 31: pamięć, RTC, układ kontroli, peryferia FM ,7...5,5V Szer. 2-Wire 256kb Tak Nie Tak Tak Tak Tak Tak Licznik SOIC14 FM3164 2,7...5,5V Szer. 2-Wire 64kb Tak Nie Tak Tak Tak Tak Tak Licznik SOIC14 FM3116 2,7...5,5V Szer. 2-Wire 16kb Tak Nie Tak Tak Tak Tak Tak Licznik SOIC14 FM3104 2,7...5,5V Szer. 2-Wire 4kb Tak Nie Tak Tak Tak Tak Tak Licznik SOIC14 FM4005 2,7...5,5V Szer. 2-Wire NA Tak Nie Tak Tak Tak Tak Tak Licznik SOIC14 Układy z serii 32: kompatybilne z serią 31 ale bez RTC FM ,7...5,5V Szer. 2-Wire 256kb Nie Nie Tak Tak Tak Tak Tak Licznik SOIC14 FM3264 2,7...5,5V Szer. 2-Wire 64kb Nie Nie Tak Tak Tak Tak Tak Licznik SOIC14 FM3216 2,7...5,5V Szer. 2-Wire 16kb Nie Nie Tak Tak Tak Tak Tak Licznik SOIC14 FM3204 2,7...5,5V Szer. 2-Wire 4kb Nie Nie Tak Tak Tak Tak Tak Licznik SOIC14 Pamięć, układ kontrolny, peryferia. FM30C256 5V Szer. 2-Wire 256kb Tak Nie Tak Nie Nie Nie Tak - SOIC20 FM3808DK 5V Równoległy 32kb x 8 Nie Nie No Nie Nie Nie Nie - - FM3808 5V Równoległy 32kb x 8 Tak Tak Tak Tak Nie Nie Tak Nie TSOP32 Tab. 2. Zestawienie najważniejszych parametrów pamięci FRAM Nazwa produktu Pojemność Rodzaj obudowy Maksymalna częstotliwość taktowania Z interfejsem szeregowym 2-Wire FM24C kb 8SE 1MHz 5V 1,2mA FM24C64 64kb 8S 1MHz 5V 1,2mA FM24CL64 64kb 8S 1MHz 2,7...3,6V 400mA FM24C16A 16kb 8S 1MHz 5V 1,0mA FM24CL16 16kb 1MHz 2,7...3,6V 400uA FM24C04A 4kb 8S 1MHz 5V 1,0mA FM24CL04 4kb 8S 1MHz 2,7...3,6V 300mA Z interfejsem szeregowym SPI FM25L kb 25MHz 2,7...3,6V 6mA FM25W kb 8S 25MHz 2,7...5,5V 7mA FM kb 8S 5MHz 5V 3,0mA FM25CL64 64kb 20MHz 2,7...3,6V 10mA FM25L16 16kb 20MHz 2,7...3,6V 10mA FM25C160 16kb 8S 5MHz 5V 3mA FM25CL04 4kb 8S 20MHz 2,7...3,6V 3,0mA FM kb 8S 1,8MHz 5V 2,5mA Z interfejsem równoległym FM18L08 32kb x 8 28S, 28P 70ns 3,0...3,6V 15mA FM kb x 8 28S, 28P 70ns 5V 25mA FM1608 8kb x 8 28S, 28P 120ns 5V 15mA V DD I DD Aplikacje Oczywiście, w praktyce, wszystkie opisywane wyżej zjawiska nie będą obchodzić potencjalnego użytkownika układu. Producenci wyposażając układ peryferyjny w interfejs SPI zwalniają konstruktora od pamiętania o fizycznych cechach pamięci. Nieco inaczej jest w przypadku pamięci równoległych poruszę ten temat w dalszej części artykułu. Kiedy po raz pierwszy przeczytałem o upowszechnieniu się technologii pamięci FRAM, przed oczyma od razu miałem szerokie spektrum aplikacji. Po pierwsze, ze względu na bardzo dużą szybkość oraz ogromną liczbę cykli zapisu, bardzo zasadne jest użycie tego rodzaju pamięci jako pamięci masowej w komputerach PC, telefonach komórkowych, aparatach fotograficznych i innych urządzeniach elektronicznych. Produkty firmy Ramtron Firmą wiodącą na rynku produktów FRAM i praktycznie założoną tylko w celu ich rozwoju oraz rozpowszechniania jest Ramtron International Corporation z siedzibą w Colorado Springs (USA). Firma założona została w 1984 roku i po blisko 10 latach prac badawczych, w 1993 roku wprowadziła na rynek pierwszy produkt komercyjny. Była to pamięć o pojemności 4 kb (kilobit). Współcześnie firma jest liderem w dziedzinie technologii wytwarzania pamięci FRAM, właścicielem wielu patentów z tej dziedziny i oferuje szereg różnych układów 46
5 peryferyjnych. Między innymi układy zawierające np. zegar czasu rzeczywistego oraz 256 kb pamięci FRAM. Krótkie zestawienie jej produktów zawierają tab. 1 i 2. Pamięć szeregowa FM24C64 (64 kb) Wykonana w technologii FRAM pamięć FM24C64 wyposażona jest w szybki interfejs 2-Wire. Jest ona funkcjonalnym odpowiednikiem popularnej pamięci EEPROM produkowanej przez wiele firm pod oznaczeniem 24C64 (np. przez firmę Atmel Corp. AT24C64). Jako, że ten rodzaj pamięci jest dobrze znany elektronikom, tu w skrócie zostaną wymienione cechy pamięci po to, aby zająć się praktyczną realizacją interfejsu programowego umożliwiającego zapis i odczyt danych: Bardzo niski pobór prądu: 150 µa przy zasilaniu 5 V, 10 µa w trybie standby. Organizacja: 8192 x 8 bit. Możliwość wykonania aż cykli zapisu/odczytu! Gwarancja na podtrzymanie zawartości przez 10 lat. Brak czasu oczekiwania na zapis/odczyt bajtu (czas dostępu znacznie krótszy od okresu zegara transmisji interfejsu). Częstotliwość sygnału zegarowego interfejsu do 1 MHz. Kompatybilna z pamięciami EEPROM typu 24C64. I n t e r f e j s z b l i ż o n y funkcjonalnie do I 2 C (oba tryby: standardowy 100 khz i szybki 400 khz). Jak wspomniano przy okazji krótkiej charakterystyki cech pamięci, jest ona kompatybilna z popularną pamięcią EEPROM 24C64. Podobnie jest z programem obsługi: nie wymaga on żadnych specjalnych zabiegów. Najważniejsza jest różnica funkcjonalna: pamięć FRAM w porównaniu z EEPROM wyróżnia się ogromną wręcz szybkością zapisu. W związ- 47
6 List. 1. ;zapis na stronie pamięci zawartości bufora BUFFER ;wywołanie: ;adres 1-go bajtu w ADDR_HI: ADDR_LO, dane do zapisu w BUFFER, ;liczba bajtów w COUNT, zmienna część adresu układu w A jest zajęta lub pamięć nie odpowiada ;modyfikuje: A, COUNT, INDEX write_block: polecenie I2C START jc wb_x8 ;przerwa, jeśli magistrala jest zajęta o,#fixedaddr ;dodanie ;zerowanie bitu numer 0: zapis danych ;wysłanie starszego bajtu adresu słowa w pamięci mov A,addr_lo ;wysłanie młodszego bajtu adresu słowa w pamięci mov index,#buffer ;załadowanie do zmiennej INDEX adresu bufora w RAM wb_x6: mov A,@index ;pobierz bajt ;wyślij do pamięci 24C64 inc index ;następna pozycja w buforze djnz count,wb_x6 ;następny adres w 24C64 ;zerowanie flagi C - sygnalizacji błędu wb_x7: polecenie I2C STOP wb_x8: ;odczyt jednego bajtu do jednej strony bajtów z pamięci 24C64 ;wysyła polecenie Random Read a następnie Sequential Read ;wywołanie: adres 1-go bajtu w ADDR_HI:ADDR_LO, dane zwracane w BUFFER, ;liczba bajtów w COUNT, zmienna część adresu układu w A jest zajęta lub pamięć nie odpowiada ;modyfikuje: A, COUNT, INDEX read_block: ;tryb zapisu w celu ustawienia licznika adresów 24C64 polecenia I2C START jc rb_x5 ;przerwa, jeśli magistrala jest zajęta o,#fixedaddr ;dodanie mov index,a ;zapamiętanie kopii adresu urządzenia ;wybór operacji zapisu ;wysłanie starszej części adresu słowa mov A,addr_lo ;wysłanie młodszej części adresu słowa ;zmiana trybu na odczyt i odczyt bajtów call start ;powtórne wysłanie polecenia I2C START mov A,index ;odtworzenie List. 1. cd setb ACC.0 ;kasowanie bitu 0 adresu - odczyt ;wysłanie adresu na magistralę I2C mov index,#buffer ;do zmiennej INDEX wskazanie do bufora rb_x1: call shin ;odbiór bajtu od pamięci ;zapamiętanie ich w RAM mikrokontrolera cjne count,#1,rb_x2 ;skok, jeśli to nie ostatni bajt call NAK ;nie wysyłaj potwierdzenia, ostatni bajt jmp rb_x3 ;wyjście rb_x2: call ACK ;wyślij potwierdzenie inc index ;następna pozycja w buforze djnz count,rb_x1 ;następny bajt w pamięci 24C64 rb_x3: ; clear error flag rb_x4: rb_x5: ;zapis bajtu do pamięci 24C64; wywołanie: adres 1-go bajtu w ;ADDR_HI:ADDR_LO, dane do zapisu w ZDATA, zmienna część adresu ;układu pamięci w A, zwraca CY=1, jeśli magistrala jest zajęta lub ;pamięć nie odpowiada, modyfikuje A write_byte: rozkazu I2C START jc wb_y9 o,#fixedaddr ;dodanie ;operacja zapisu (b0=0) ;wysłanie starszego bajtu adresu słowa mov A,addr_lo ;wysłanie młodszego bajtu adresu słowa mov A,zdata ;pobranie danych z ZDATA do ACC ;wysłanie danych do pamięci 24C64 ;kasowanie znacznika błędu wb_y8: wb_y9: ;odczyt bajtu spod bie ącego adresu w pamięci 24C64 ;wywoływana ze zmienną częścią adresu w A, zwraca bajt w A jest zajęta lub pamięć nie ;odpowiada, modyfikuje A read_current: rozkazu I2C START jc rc_x5 o,#fixedaddr ;dodanie setb ACC.0 ;operacja odczytu (b0=1) ;wysłanie jc rc_x4 call shin ;odbiór bajtu danych call NAK ;nie wysyłaj potwierdzenia, koniec operacji ;kasowanie flagi sygnalizacji błędu rc_x4: List. 1. cd rc_x5: ;wywołanie funkcji Read Random (odczyt swobodny) ;wywoływana ze zmienną częścią adresu w A, adresem bajtu w ;ADDR_HI:ADDR_LO; bajt zwracany w akumulatorze jest zajęta lub pamięć nie ;odpowiada read_random: push B ;zapamiętanie stanu rejestru B na stosie mov B,A ;zapamiętanie kopii zmiennej części adresu ;tryb zapisu w celu ustawienia licznika adresów 24C64 rozkazu I2C START jc rr_x7 o,#fixedaddr ;dodanie ;operacja zapisu (b0=0) ;wysłanie jc rr_x6 starszego bajtu adresu słowa jc rr_x6 mov a,addr_lo ;wysłanie młodszego bajtu adresu słowa jc rr_x6 ;wywołanie funkcji Call Current Address Read mov A,B ;odtwórz zmienną część adresu call read_current jmp rr_x7 ;wyjście rr_x6: rr_x7: pop B ;odtworzenie stanu rejestru B ku z tym, że interfejs I 2 C jest znany z szeregu aplikacji, opis pamięci ograniczę do krótkiej charakterystyki funkcjonalnej. Podobnie jak I 2 C, kompatybilny z nim interfejs 2-Wire wymaga rezystorów zasilających (pull-up) o wartości minimalnej około 1,8 kv. Wartość rezystorów zależy od pojemności połączeń. Przy bardzo krótkich połączeniach wystarczające mogą być rezystory wbudowane w strukturę np. mikrokontrolera, ale nie polecam rozwiązania tego typu. Linie interfejsu są dwukierunkowe, transmisja zawsze nadzorowana jest przez układ zarządzający (master), podczas gdy pamięć jest zawsze układem nadzorowanym (slave). Podobnie jak w I 2 C linie noszą nazwę SDA (danych) i SCL (zegarowa). Od I 2 C przejęto również sygnalizację stanów (potwierdzenie odbioru danych czy komendy - ACK) oraz polecenia START, STOP. Po otrzymaniu polecenia START interfejs pamięci oczekuje na 7-bitowy adres oraz bit kierunku transmisji (zapis/odczyt). W 8-bitowym słowie adresu, bity 7 do 4 identyfikują rodzaj układu i są predefiniowane przez producenta. Bity 3 do 1 mogą być ustawiane przez użytkownika poprzez zwieranie odpowiednich wyprowadzeń do potencjałów 1 lub 0. Najmłodszy bit 0 określa kierunek transmisji (0 zapis, 1 odczyt). Na list. 1 umieszczono najważniejsze funkcje programu do zapisu i odczytu danych, który ze względu na dużą objętość nie zmieścił się w ramach artykułu. Cały program można znaleźć na płycie CD dołączonej do tego wydania EP. Program w asemblerze 8051 napisany został na podstawie noty aplikacyjnej firmy Atmel przeznaczonej dla pamięci AT24C64 (dla EEPROM). Jak wspomniałem wcześniej, oprócz bardzo dużej szybkości działania, pamięć FRAM nie różni się niczym w obsłudze od swojego odpowiednika EEPROM. Przykładowy program zapisuje dane do pamięci FRAM, odczytuje i weryfikuje odczytaną zawartość. W przypadku niezgodności linia ERROROUT (w przykładzie jest to P1.4) przyjmuje stan wysoki. Program źródłowy zawiera dużo komentarzy i nie jest zbyt trudny do analizy. Wymagana jest jedynie elementarna znajomość asemblera mikrokontrolera Jacek Bogusz, EP jacek.bogusz@ep.com.pl Dodatkowe informacje CIT International PL Sp. z o.o Wrocław, al. Karkonoska 8 tel. (71) info@citworld.com, 48
Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja. do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1.
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1 PAMIĘCI SZEREGOWE EEPROM Ćwiczenie 3 Opracował: dr inŝ.
Pamięci magnetorezystywne MRAM czy nowa technologia podbije rynek pamięci RAM?
1 Pamięci magnetorezystywne MRAM czy nowa technologia podbije Pamięci magnetorezystywne MRAM czy nowa technologia podbije rynek pamięci RAM? Na rynku pamięci RAM od dawna dominują układy zawierające pamięci
2. Architektura mikrokontrolerów PIC16F8x... 13
Spis treści 3 Spis treœci 1. Informacje wstępne... 9 2. Architektura mikrokontrolerów PIC16F8x... 13 2.1. Budowa wewnętrzna mikrokontrolerów PIC16F8x... 14 2.2. Napięcie zasilania... 17 2.3. Generator
Pamięci EEPROM w systemach mikroprocesorowych, część 2
Pamięci EEPROM w systemach mikroprocesorowych, część 2 Tym artyku³em koòczymy prezentacjí sposobûw programowania szeregowych pamiíci EEPROM. Poniewaø najwiíksz¹ popularnoúci¹ ciesz¹ sií wúrûd uøytkownikûw
Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami
Rok akademicki 2015/2016, Wykład nr 6 2/21 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2015/2016
Wyświetlacz alfanumeryczny LCD zbudowany na sterowniku HD44780
Dane techniczne : Wyświetlacz alfanumeryczny LCD zbudowany na sterowniku HD44780 a) wielkość bufora znaków (DD RAM): 80 znaków (80 bajtów) b) możliwość sterowania (czyli podawania kodów znaków) za pomocą
Wstęp...9. 1. Architektura... 13
Spis treści 3 Wstęp...9 1. Architektura... 13 1.1. Schemat blokowy...14 1.2. Pamięć programu...15 1.3. Cykl maszynowy...16 1.4. Licznik rozkazów...17 1.5. Stos...18 1.6. Modyfikowanie i odtwarzanie zawartości
Architektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy
Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,
Mikrokontrolery AVR techniczne aspekty programowania
Andrzej Pawluczuk Mikrokontrolery AVR techniczne aspekty programowania Białystok, 2004 Mikrokontrolery rodziny AVR integrują w swojej strukturze między innymi nieulotną pamięć przeznaczoną na program (pamięć
Magistrala systemowa (System Bus)
Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki systemowa (System Bus) Pamięć operacyjna ROM, RAM Jednostka centralna Układy we/wy In/Out Wstęp do Informatyki
43 Pamięci półprzewodnikowe w technice mikroprocesorowej - rodzaje, charakterystyka, zastosowania
43 Pamięci półprzewodnikowe w technice mikroprocesorowej - rodzaje, charakterystyka, zastosowania Typy pamięci Ulotność, dynamiczna RAM, statyczna ROM, Miejsce w konstrukcji komputera, pamięć robocza RAM,
Artykuł zawiera opis i dane techniczne
Pamięci EEPROM i FLASH stosowane w sprzęcie powszechnego użytku Jakub Wojciechowski Artykuł zawiera opis i dane techniczne popularnych pamięci stosowanych w sprzęcie powszechnego użytku. Klasyfikacja pamięci
Laboratorium mikroinformatyki. Szeregowe magistrale synchroniczne.
Laboratorium mikroinformatyki. Szeregowe magistrale synchroniczne. Transmisja szeregowa charakteryzująca się niewielką ilością linii transmisyjnych może okazać się użyteczna nawet w wypadku zastosowania
3.2. Zegar/kalendarz z pamięcią statyczną RAM 256 x 8
3.2. Zegar/kalendarz z pamięcią statyczną RAM 256 x 8 Układ PCF 8583 jest pobierającą małą moc, 2048 bitową statyczną pamięcią CMOS RAM o organizacji 256 x 8 bitów. Adresy i dane są przesyłane szeregowo
Spis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne
Spis treści 5 Spis treœci Co to jest mikrokontroler? Wprowadzenie... 11 Budowa systemu komputerowego... 12 Wejścia systemu komputerowego... 12 Wyjścia systemu komputerowego... 13 Jednostka centralna (CPU)...
Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek
Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,
Projekt MARM. Dokumentacja projektu. Łukasz Wolniak. Stacja pogodowa
Projekt MARM Dokumentacja projektu Łukasz Wolniak Stacja pogodowa 1. Cel projektu Celem projektu było opracowanie urządzenia do pomiaru temperatury, ciśnienia oraz wilgotności w oparciu o mikrokontroler
Mikroprocesory i Mikrosterowniki Magistrala szeregowa I2C / TWI Inter-Integrated Circuit Two Wire Interface
Mikroprocesory i Mikrosterowniki Magistrala szeregowa I2C / TWI Inter-Integrated Circuit Two Wire Interface Wydział Elektroniki Mikrosystemów i Fotoniki dr inż. Piotr Markowski Na prawach rękopisu. Na
Programowanie Mikrokontrolerów
Programowanie Mikrokontrolerów Wyświetlacz alfanumeryczny oparty na sterowniku Hitachi HD44780. mgr inż. Paweł Poryzała Zakład Elektroniki Medycznej Alfanumeryczny wyświetlacz LCD Wyświetlacz LCD zagadnienia:
Architektura systemu komputerowego
Zakres przedmiotu 1. Wstęp do systemów mikroprocesorowych. 2. Współpraca procesora z pamięcią. Pamięci półprzewodnikowe. 3. Architektura systemów mikroprocesorowych. 4. Współpraca procesora z urządzeniami
Technika mikroprocesorowa. W. Daca, Politechnika Szczecińska, Wydział Elektryczny, 2007/08
Mikrokontrolery 8-bitowe Mikrokontrolery 8-bitowe stanowią wciąż najliczniejszą grupę mikrokontrolerów. Istniejące w chwili obecnej na rynku rodziny mikrokontrolerów opracowane zostały w latach 80-tych.
Technika mikroprocesorowa. W. Daca, Politechnika Szczecińska, Wydział Elektryczny, 2007/08
Pamięci Układy pamięci kontaktują się z otoczeniem poprzez szynę danych, szynę owa i szynę sterującą. Szerokość szyny danych określa liczbę bitów zapamiętywanych do pamięci lub czytanych z pamięci w trakcie
Organizacja typowego mikroprocesora
Organizacja typowego mikroprocesora 1 Architektura procesora 8086 2 Architektura współczesnego procesora 3 Schemat blokowy procesora AVR Mega o architekturze harwardzkiej Wszystkie mikroprocesory zawierają
Elektronika i techniki mikroprocesorowe
Elektronika i techniki mikroprocesorowe Technika Mikroprocesorowa Układy peryferyjne, komunikacja z uŝytkownikiem Katedra Energoelektroniki, Napędu Elektrycznego i Robotyki Wydział Elektryczny, ul. Krzywoustego
Temat: Pamięci. Programowalne struktury logiczne.
Temat: Pamięci. Programowalne struktury logiczne. 1. Pamięci są układami służącymi do przechowywania informacji w postaci ciągu słów bitowych. Wykonuje się jako układy o bardzo dużym stopniu scalenia w
MIKROKONTROLERY I MIKROPROCESORY
PLAN... work in progress 1. Mikrokontrolery i mikroprocesory - architektura systemów mikroprocesorów ( 8051, AVR, ARM) - pamięci - rejestry - tryby adresowania - repertuar instrukcji - urządzenia we/wy
Programowanie mikrokontrolerów. 8 listopada 2007
Programowanie mikrokontrolerów Marcin Engel Marcin Peczarski 8 listopada 2007 Alfanumeryczny wyświetlacz LCD umożliwia wyświetlanie znaków ze zbioru będącego rozszerzeniem ASCII posiada zintegrowany sterownik
Architektura komputerów
Architektura komputerów Tydzień 9 Pamięć operacyjna Właściwości pamięci Położenie Pojemność Jednostka transferu Sposób dostępu Wydajność Rodzaj fizyczny Własności fizyczne Organizacja Położenie pamięci
Opracował: Grzegorz Cygan 2012 r. CEZ Stalowa Wola. Pamięci półprzewodnikowe
Opracował: Grzegorz Cygan 2012 r. CEZ Stalowa Wola Pamięci półprzewodnikowe Pamięć Stosowane układy (urządzenia) DANYCH PROGRAMU OPERACYJNA (program + dane) MASOWA KONFIGURACYJNA RAM ROM (EPROM) (EEPROM)
Zaliczenie Termin zaliczenia: Sala IE 415 Termin poprawkowy: > (informacja na stronie:
Zaliczenie Termin zaliczenia: 14.06.2007 Sala IE 415 Termin poprawkowy: >18.06.2007 (informacja na stronie: http://neo.dmcs.p.lodz.pl/tm/index.html) 1 Współpraca procesora z urządzeniami peryferyjnymi
Lista rozkazów mikrokontrolera 8051
Lista rozkazów mikrokontrolera 8051 Spis treści: Architektura mikrokontrolera Rozkazy Architektura mikrokontrolera Mikrokontroler 8051 posiada trzy typy pamięci: układ zawiera pamięć wewnętrzną (On-Chip
Wbudowane układy komunikacyjne cz. 1 Wykład 10
Wbudowane układy komunikacyjne cz. 1 Wykład 10 Wbudowane układy komunikacyjne UWAGA Nazwy rejestrów i bitów, ich lokalizacja itd. odnoszą się do mikrokontrolera ATmega32 i mogą być inne w innych modelach!
Charakterystyka mikrokontrolerów. Przygotowali: Łukasz Glapiński, Mateusz Kocur, Adam Kokot,
Charakterystyka mikrokontrolerów Przygotowali: Łukasz Glapiński, 171021 Mateusz Kocur, 171044 Adam Kokot, 171075 Plan prezentacji Co to jest mikrokontroler? Historia Budowa mikrokontrolera Wykorzystywane
Pamięć operacyjna komputera
Pamięć operacyjna komputera Zasada działania pamięci RAM Pamięć operacyjna (robocza) komputera zwana pamięcią RAM (ang. Random Access Memory pamięć o swobodnym dostępie) służy do przechowywania danych
Programowanie w językach asemblera i C
Programowanie w językach asemblera i C Mariusz NOWAK Programowanie w językach asemblera i C (1) 1 Dodawanie dwóch liczb - program Napisać program, który zsumuje dwie liczby. Wynik dodawania należy wysłać
Popularne pamięci FLASH firmy GigaDevice
1 Popularne pamięci FLASH firmy GigaDevice Popularne pamięci FLASH firmy GigaDevice Pamięci FLASH znajdują się w większości urządzeń zawierającym mikrokontroler bądź mikroprocesor. Ich stosowanie wymuszone
Liczniki, rejestry lab. 08 Mikrokontrolery WSTĘP
Liczniki, rejestry lab. 08 PODSTAWY TECHNIKI CYFROWEJ I MIKROPROCESOROWEJ EIP KATEDRA ENERGOELEKTRONIKI I AUTOMATYKI SYSTEMÓW PRZETWARZANIA ENERGII WWW.KEIASPE.AGH.EDU.PL AKADEMIA GÓRNICZO-HUTNICZA WWW.AGH.EDU.PL
(13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1 G06F 12/16 G06F 1/30 H04M 1/64. (57)1. Układ podtrzymywania danych przy
RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 175315 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 307287 (22) Data zgłoszenia: 15.02.1995 (51) IntCl6: H04M 1/64 G06F
Magistrala I 2 C. Podstawy systemów mikroprocesorowych. Wykład nr 5 Interfejsy szeregowe c.d.
Magistrala I 2 C Podstawy systemów mikroprocesorowych Wykład nr 5 Interfejsy szeregowe c.d. dr Piotr Fronczak http://www.if.pw.edu.pl/~agatka/psm.html Inter-integrated circuit bus TWI Two-wire Serial Interface
Instytut Teleinformatyki
Instytut Teleinformatyki Wydział Fizyki, Matematyki i Informatyki Politechnika Krakowska Mikroprocesory i mikrokontrolery Przerwania laboratorium: 04 autor: mgr inż. Michał Lankosz dr hab. Zbisław Tabor,
Komunikacja w mikrokontrolerach Laboratorium
Laboratorium Ćwiczenie 4 Magistrala SPI Program ćwiczenia: konfiguracja transmisji danych między mikrokontrolerem a cyfrowym czujnikiem oraz sterownikiem wyświetlaczy 7-segmentowych przy użyciu magistrali
WPROWADZENIE Mikrosterownik mikrokontrolery
WPROWADZENIE Mikrosterownik (cyfrowy) jest to moduł elektroniczny zawierający wszystkie środki niezbędne do realizacji wymaganych procedur sterowania przy pomocy metod komputerowych. Platformy budowy mikrosterowników:
UW-DAL-MAN v2 Dotyczy urządzeń z wersją firmware UW-DAL v5 lub nowszą.
Dokumentacja techniczna -MAN v2 Dotyczy urządzeń z wersją firmware v5 lub nowszą. Spis treści: 1 Wprowadzenie... 3 2 Dane techniczne... 3 3 Wyprowadzenia... 3 4 Interfejsy... 4 4.1 1-WIRE... 4 4.2 RS232
1.2 Schemat blokowy oraz opis sygnałów wejściowych i wyjściowych
Dodatek A Wyświetlacz LCD. Przeznaczenie i ogólna charakterystyka Wyświetlacz ciekłokrystaliczny HY-62F4 zastosowany w ćwiczeniu jest wyświetlaczem matrycowym zawierającym moduł kontrolera i układ wykonawczy
Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe
Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe System mikroprocesorowy 1. Przedstaw schemat blokowy systemu mikroprocesorowego.
Ćwiczenie 7 Matryca RGB
IMiO PW, LPTM, Ćwiczenie 7, Matryca RGB -1- Ćwiczenie 7 Matryca RGB IMiO PW, LPTM, Ćwiczenie 7, Matryca RGB -2-1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z inną oprócz RS - 232 formą szeregowej
Komunikacja w mikrokontrolerach. Magistrala szeregowa I2C / TWI Inter-Integrated Circuit Two Wire Interface
Komunikacja w mikrokontrolerach Magistrala szeregowa I2C / TWI Inter-Integrated Circuit Two Wire Interface Wydział Elektroniki Mikrosystemów i Fotoniki dr inż. Piotr Markowski Na prawach rękopisu. Na podstawie
Ćwiczenie 5 Zegar czasu rzeczywistego na mikrokontrolerze AT90S8515
Laboratorium Techniki Mikroprocesorowej Informatyka studia dzienne Ćwiczenie 5 Zegar czasu rzeczywistego na mikrokontrolerze AT90S8515 Cel ćwiczenia Celem ćwiczenia jest poznanie możliwości nowoczesnych
Architektura komputerów
Architektura komputerów Tydzień 11 Wejście - wyjście Urządzenia zewnętrzne Wyjściowe monitor drukarka Wejściowe klawiatura, mysz dyski, skanery Komunikacyjne karta sieciowa, modem Urządzenie zewnętrzne
Wykład 2. Przegląd mikrokontrolerów 8-bit: -AVR -PIC
Wykład 2 Przegląd mikrokontrolerów 8-bit: -AVR -PIC Mikrokontrolery AVR Mikrokontrolery AVR ATTiny Główne cechy Procesory RISC mało instrukcji, duża częstotliwość zegara Procesory 8-bitowe o uproszczonej
CYKL ROZKAZOWY = 1 lub 2(4) cykle maszynowe
MIKROKONTROLER RODZINY MCS 5 Cykl rozkazowy mikrokontrolera rodziny MCS 5 Mikroprocesory rodziny MCS 5 zawierają wewnętrzny generator sygnałów zegarowych ustalający czas trwania cyklu zegarowego Częstotliwość
Hardware mikrokontrolera X51
Hardware mikrokontrolera X51 Ryszard J. Barczyński, 2016 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Hardware mikrokontrolera X51 (zegar)
Technika Mikroprocesorowa
Technika Mikroprocesorowa Dariusz Makowski Katedra Mikroelektroniki i Technik Informatycznych tel. 631 2648 dmakow@dmcs.pl http://neo.dmcs.p.lodz.pl/tm 1 System mikroprocesorowy? (1) Magistrala adresowa
Płyta uruchomieniowa EBX51
Dariusz Kozak ZESTAW URUCHOMIENIOWY MIKROKOMPUTERÓW JEDNOUKŁADOWYCH MCS-51 ZUX51 Płyta uruchomieniowa EBX51 INSTRUKCJA OBSŁUGI Wszystkie prawa zastrzeżone Kopiowanie, powielanie i rozpowszechnianie w jakiejkolwiek
Opis czytnika TRD-FLAT CLASSIC ver. 1.1. Naścienny czytnik transponderów UNIQUE w płaskiej obudowie
TRD-FLAT CLASSIC Naścienny czytnik transponderów UNIQUE w płaskiej obudowie Podstawowe cechy : zasilanie od 3V do 6V 4 formaty danych wyjściowych POWER LED w kolorze żółtym czerwono-zielony READY LED sterowany
Opis procedur asemblera AVR
Piotr Kalus PWSZ Racibórz 10.05.2008 r. Opis procedur asemblera AVR init_lcd Plik: lcd4pro.hvr Procedura inicjuje pracę alfanumerycznego wyświetlacza LCD za sterownikiem HD44780. Wyświetlacz działa w trybie
Podzespoły Systemu Komputerowego:
Podzespoły Systemu Komputerowego: 1) Płyta główna- jest jednym z najważniejszych elementów komputera. To na niej znajduje się gniazdo procesora, układy sterujące, sloty i porty. Bezpośrednio na płycie
Podstawy Informatyki JA-L i Pamięci
Podstawy Informatyki alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi Plan wykładu 1 Operator elementarny Proste układy z akumulatorem Realizacja dodawania Realizacja JAL dla pojedynczego bitu 2 Parametry
dr hab. Joanna Jędrzejowicz Podstawy informatyki i komputeryzacji Gdańska Wyższa Szkoła Humanistyczna
dr hab. Joanna Jędrzejowicz Podstawy informatyki i komputeryzacji Gdańska Wyższa Szkoła Humanistyczna Literatura B. Siemieniecki, W. Lewandowski Internet w szkole, Wyd. A. Marszałek 2001, B. Siemieniecki
PAMIĘCI SYNCHRONICZNE
PAMIĘCI SYNCHRONICZNE SDRAM SDRAM Synchroniczna, dynamiczna pamięć RAM Pamięci SDRAM to moduły 168-pinowe z 64-bitową magistralą (lub 72-bitową z kontrolą parzystości). Jest ich kilka rodzajów, ale te
STM32Butterfly2. Zestaw uruchomieniowy dla mikrokontrolerów STM32F107
Zestaw uruchomieniowy dla mikrokontrolerów STM32F107 STM32Butterfly2 Zestaw STM32Butterfly2 jest platformą sprzętową pozwalającą poznać i przetestować możliwości mikrokontrolerów z rodziny STM32 Connectivity
PROJECT OF FM TUNER WITH GESTURE CONTROL PROJEKT TUNERA FM STEROWANEGO GESTAMI
Bartosz Wawrzynek I rok Koło Naukowe Techniki Cyfrowej dr inż. Wojciech Mysiński opiekun naukowy PROJECT OF FM TUNER WITH GESTURE CONTROL PROJEKT TUNERA FM STEROWANEGO GESTAMI Keywords: gesture control,
Opis funkcjonalny i architektura. Modu³ sterownika mikroprocesorowego KM535
Opis funkcjonalny i architektura Modu³ sterownika mikroprocesorowego KM535 Modu³ KM535 jest uniwersalnym systemem mikroprocesorowym do pracy we wszelkiego rodzaju systemach steruj¹cych. Zastosowanie modu³u
TRD-MINI COMBO. Uniwersalny moduł czytnika transponderów UNIQUE - wersja OEM. Podstawowe cechy :
TRD-MINI COMBO Uniwersalny moduł czytnika transponderów UNIQUE - wersja OEM Podstawowe cechy : niewielkie rozmiary - 19 x 26 x 12 mm zasilanie od 3V do 6V 12 formatów danych wyjściowych tryb IDLE wyjście
Zewnętrzne układy peryferyjne cz. 2 Wykład 13
Zewnętrzne układy peryferyjne cz. 2 Wykład 13 EEPROM I2C Standardowa pamięć EEPROM I2C 2 Pamięć EEPROM I2C Pamięci EEPROM I2C są popularną rodziną prosty układów z pamięcią nieulotną EEPROM, kasowaną elektrycznie,
Standard transmisji równoległej LPT Centronics
Standard transmisji równoległej LPT Centronics Rodzaje transmisji szeregowa równoległa Opis LPT łącze LPT jest interfejsem równoległym w komputerach PC. Standard IEEE 1284 został opracowany w 1994 roku
Układy pamięci firmy Microchip w ofercie TME
Układy pamięci firmy Microchip w ofercie TME JuŜ przy konstruowaniu pierwszych systemów mikroprocesorowych pojawił się problem długotrwałego przechowywania danych. Układy RAM świetnie sprawdzające się
Logiczny model komputera i działanie procesora. Część 1.
Logiczny model komputera i działanie procesora. Część 1. Klasyczny komputer o architekturze podanej przez von Neumana składa się z trzech podstawowych bloków: procesora pamięci operacyjnej urządzeń wejścia/wyjścia.
Architektura komputerów
Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń
Ćwiczenie 2. Siedmiosegmentowy wyświetlacz LED
Ćwiczenie 2 Siedmiosegmentowy wyświetlacz LED 2-1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się studentów ze sposobem obsługi wielopozycyjnego 7-segmentowego wyświetlacza LED multipleksowanego programowo
STM32 Butterfly. Zestaw uruchomieniowy dla mikrokontrolerów STM32F107
Zestaw uruchomieniowy dla mikrokontrolerów STM32F107 STM32 Butterfly Zestaw STM32 Butterfly jest platformą sprzętową pozwalającą poznać i przetestować możliwości mikrokontrolerów z rodziny STM32 Connectivity
Wykład II. Pamięci półprzewodnikowe. Studia Podyplomowe INFORMATYKA Architektura komputerów
Studia Podyplomowe INFORMATYKA Architektura komputerów Wykład II Pamięci półprzewodnikowe 1, Pamięci półprzewodnikowe Pamięciami półprzewodnikowymi nazywamy cyfrowe układy scalone przeznaczone do przechowywania
Przerwania w architekturze mikrokontrolera X51
Przerwania w architekturze mikrokontrolera X51 (przykład przerwanie zegarowe) Ryszard J. Barczyński, 2009 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku
Kod produktu: MP01105T
MODUŁ INTERFEJSU DO POMIARU TEMPERATURY W STANDARDZIE Właściwości: Urządzenie stanowi bardzo łatwy do zastosowania gotowy interfejs do podłączenia max. 50 czujników temperatury typu DS18B20 (np. gotowe
Charakterystyka mikrokontrolerów
Charakterystyka mikrokontrolerów 1. Historia powstania Pierwszym mikrokontrolerem (a nie mikroprocesorem) był wyprodukowany pod koniec roku 1972 przez Texas Instruments procesor TMS1000. Łączył on w sobie
POLSKIEJ AKADEMII NAUK Gdańsk ul. J. Fiszera 14 Tel. (centr.): Fax:
Gdańsk, 13.04.2016r. Szczegółowy Opis Przedmiotu Zamówienia do zapytania nr 6/D/SKO/2016 I. Przedmiot zamówienia: Dostawa multimetru cyfrowego II. Opis przedmiotu zamówienia: Dane ogólne (wymagania minimalne,
Systemy wbudowane Mikrokontrolery
Systemy wbudowane Mikrokontrolery Budowa i cechy mikrokontrolerów Architektura mikrokontrolerów rodziny AVR 1 Czym jest mikrokontroler? Mikrokontroler jest systemem komputerowym implementowanym w pojedynczym
MIKROPROCESORY architektura i programowanie
Struktura portów (CISC) Port to grupa (zwykle 8) linii wejścia/wyjścia mikrokontrolera o podobnych cechach i funkcjach Większość linii we/wy może pełnić dwie lub trzy rozmaite funkcje. Struktura portu
Kurs Elektroniki. Część 5 - Mikrokontrolery. www.knr.meil.pw.edu.pl 1/26
Kurs Elektroniki Część 5 - Mikrokontrolery. www.knr.meil.pw.edu.pl 1/26 Mikrokontroler - autonomiczny i użyteczny system mikroprocesorowy, który do swego działania wymaga minimalnej liczby elementów dodatkowych.
MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW
MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW Projektowanie urządzeń cyfrowych przy użyciu układów TTL polegało na opracowaniu algorytmu i odpowiednim doborze i zestawieniu układów realizujących różnorodne funkcje
PAMIĘCI. Część 1. Przygotował: Ryszard Kijanka
PAMIĘCI Część 1 Przygotował: Ryszard Kijanka WSTĘP Pamięci półprzewodnikowe są jednym z kluczowych elementów systemów cyfrowych. Służą do przechowywania informacji w postaci cyfrowej. Liczba informacji,
BUDOWA KOMPUTERA. Monika Słomian
BUDOWA KOMPUTERA Monika Słomian Kryteria oceniania O znam podstawowe elementy zestawu komputerowego O wiem, jakie elementy znajdują się wewnątrz komputera i jaka jest ich funkcja O potrafię wymienić przykładowe
2010-04-12. Magistrala LIN
Magistrala LIN Protokoły sieciowe stosowane w pojazdach 2010-04-12 Dlaczego LIN? 2010-04-12 Magistrala LIN(Local Interconnect Network) została stworzona w celu zastąpienia magistrali CAN w przypadku, gdy
Podstawy obsługi komputerów. Budowa komputera. Podstawowe pojęcia
Budowa komputera Schemat funkcjonalny i podstawowe parametry Podstawowe pojęcia Pojęcia podstawowe PC personal computer (komputer osobisty) Kompatybilność to cecha systemów komputerowych, która umoŝliwia
Karta katalogowa JAZZ OPLC JZ20-R31
Karta katalogowa JAZZ OPLC JZ20-R31 W tym dokumencie znajduje się specyfikacja Unitronics Jazz Micro-OPLC JZ20-R31. Dodatkowe informacje znajdują się na płycie instalacyjnej CD Unitronics i w bibliotece
Obsługa kart pamięci Flash za pomocą mikrokontrolerów, część 1
Obsługa kart pamięci Flash za pomocą mikrokontrolerów, część 1 Wraz ze wzrostem zapotrzebowania na tanie i pojemne noúniki danych niezawieraj¹cych elementûw ruchomych, kilka firm specjalizuj¹cych sií w
Programator układów HCS
Układy serii HCS. PROGRAMATOR HCS 200 HCS300 HCS 301 HCS 500 UKŁADÓW HCS NIE MOŻNA ODCZYTAĆ! żadnym programatorem, układy są zabezpieczone przed odczytem na etapie programowania. Układy serii HCS to enkodery
o Instalacja środowiska programistycznego (18) o Blink (18) o Zasilanie (21) o Złącza zasilania (22) o Wejścia analogowe (22) o Złącza cyfrowe (22)
O autorze (9) Podziękowania (10) Wstęp (11) Pobieranie przykładów (12) Czego będę potrzebował? (12) Korzystanie z tej książki (12) Rozdział 1. Programowanie Arduino (15) Czym jest Arduino (15) Instalacja
Wykład 4. Przegląd mikrokontrolerów 16-bit: - PIC24 - dspic - MSP430
Wykład 4 Przegląd mikrokontrolerów 16-bit: - PIC24 - dspic - MSP430 Mikrokontrolery PIC Mikrokontrolery PIC24 Mikrokontrolery PIC24 Rodzina 16-bitowych kontrolerów RISC Podział na dwie podrodziny: PIC24F
Opis czytnika TRD-55 CLASSIC ver Moduł czytnika transponderów UNIQUE z zewnętrzną anteną
TRD-55 CLASSIC Moduł czytnika transponderów UNIQUE z zewnętrzną anteną Podstawowe cechy : zasilanie od 3V do 6V 4 formaty danych wyjściowych wyjście BEEP wyjście PRESENT możliwość dołączenia różnych anten
Komunikacja w mikrokontrolerach Laboratorium
Laboratorium Ćwiczenie 3 Magistrala I 2 C Program ćwiczenia: konfiguracja transmisji danych między mikrokontrolerem a cyfrowym czujnikiem przy użyciu magistrali I 2 C. Zagadnienia do przygotowania: podstawy
System mikroprocesorowy i peryferia. Dariusz Chaberski
System mikroprocesorowy i peryferia Dariusz Chaberski System mikroprocesorowy mikroprocesor pamięć kontroler przerwań układy wejścia wyjścia kontroler DMA 2 Pamięć rodzaje (podział ze względu na sposób
Vinculum scalony host USB
Vinculum scalony host USB Układy USB firmy FTDI zdobyły w ciągu ostatnich kilku lat dużą popularność głównie dzięki łatwości ich stosowania i dostępności sterowników. Firma ta może pochwalić się kolejnym
2. PORTY WEJŚCIA/WYJŚCIA (I/O)
2. PORTY WEJŚCIA/WYJŚCIA (I/O) 2.1 WPROWADZENIE Porty I/O mogą pracować w kilku trybach: - przesyłanie cyfrowych danych wejściowych i wyjściowych a także dla wybrane wyprowadzenia: - generacja przerwania
Podział układów cyfrowych. rkijanka
Podział układów cyfrowych rkijanka W zależności od przyjętego kryterium możemy wyróżnić kilka sposobów podziału układów cyfrowych. Poniżej podam dwa z nich związane ze sposobem funkcjonowania układów cyfrowych
Karta katalogowa JAZZ OPLC. Modele JZ20-T10/JZ20-J-T10 i JZ20-T18/JZ20-J-T18
Karta katalogowa JAZZ OPLC Modele JZ20-T10/JZ20-J-T10 i JZ20-T18/JZ20-J-T18 W dokumencie znajduje się specyfikacja Unitronics Jazz Micro-OPLC JZ20-T10/JZ20-J-T10 oraz JZ20-T18/JZ20-J-T18. Dodatkowe informacje
Technika mikroprocesorowa I Wykład 2
Technika mikroprocesorowa I Wykład 2 Literatura: www.zilog.com Z80 Family, CPU User Manual Cykle magistrali w mikroprocesorze Z80 -odczyt kodu rozkazu, -odczyt-zapis pamięci, -odczyt-zapis urządzenia we-wy,
Mikroprocesory i Mikrosterowniki
Mikroprocesory i Mikrosterowniki Wykład 1 Wydział Elektroniki Mikrosystemów i Fotoniki dr inż. Piotr Markowski Na prawach rękopisu. Na podstawie dokumentacji ATmega8535, www.atmel.com. Konsultacje Pn,
Kod produktu: MP01105
MODUŁ INTERFEJSU KONTROLNO-POMIAROWEGO DLA MODUŁÓW Urządzenie stanowi bardzo łatwy do zastosowania gotowy interfejs kontrolno-pomiarowy do podłączenia modułów takich jak czujniki temperatury, moduły przekaźnikowe,