TECHNOLOGIA RADIA PROGRAMOWALNEGO W ZASTOSOWANIACH WOJSKOWYCH
|
|
- Bartosz Henryk Owczarek
- 9 lat temu
- Przeglądów:
Transkrypt
1 ZESZYTY NAUKOWE AKADEMII MARYNARKI WOJENNEJ ROK LIII NR 3 (190) 2012 Andrzej Marczak Politechnika Gdań ska TECHNOLOGIA RADIA PROGRAMOWALNEGO W ZASTOSOWANIACH WOJSKOWYCH STRESZCZENIE Technologia radia programowalnego (Software Defined Radio) jest nowoczesnym rozwiązaniem umożliwiającym realizację urządzeń pracujących w różnego rodzaju systemach łączności radiowej, zarówno cywilnych, jak i wojskowych. W artykule zaprezentowano zagadnienia dotyczące koncepcji realizacji radia programowalnego. Opisano w sposób funkcjonalny platformę sprzętową i programową takiego rozwiązania. Zaprezentowano budowę przykładowej platformy sprzętowej do realizacji radia programowalnego. Przedstawiono również architekturę oprogramowania używaną w systemie dla zastosowań wojskowych o nazwie Joint Tactical Radio System (JTRS). Słowa kluczowe: radio programowalne, SDR, JTRS. WSTĘP Wraz z rozwojem systemów cyfrowej radiokomunikacji ruchomej istnieje potrzeba nieustannego opracowywania nowych rozwiązań terminali ruchomych, które mogłyby sprostać zapotrzebowaniu użytkowników na nowe usługi transmisji danych o dużych przepływnościach. Ponadto różnorodność standardów systemów cywilnych i wojskowych przy dużej mobilności ich użytkowników powoduje, że pożądane jest opracowanie wielosystemowego terminala ruchomego, zdolnego do współpracy z systemami radiokomunikacyjnymi działającymi w różnych standardach i zapewniającego bezpieczeństwo kryptograficzne transmisji. Stało się to powodem podjęcia prac nad koncepcją realizacji radia programowalnego (SDR Software Defined Radio), której celem jest zastąpienie członów nadawczo-odbiorczych, realizowanych sprzętowo, w jednym standardzie, przez możliwie uniwersalny hardware, 75
2 Andrzej Marczak w którym występują człony wielkiej częstotliwości nadajnika i odbiornika, szerokopasmowe przetworniki C/A i A/C i procesor sygnałowy oraz inne układy programowalne [9, 10]. Wówczas funkcje nadawczo-odbiorcze mogą być głównie realizowane programowo przez procesor sygnałowy [1, 8]. ARCHITEKTURA PROGRAMOWALNEGO TERMINALA RUCHOMEGO Architekturę programowalnego terminala ruchomego można ogólnie przedstawić jak na rysunku 1., przy czym symbol komputera reprezentuje źródło i/lub obiekt przeznaczenia dowolnych sygnałów cyfrowych z pominięciem sygnałów mowy [8]. Mikrofon Filtr dolno - przepustowy A/C C/A Wyjściowy wzmacniacz mocy (w.cz.) oraz wyjściowy filtr pasmowoprzepustowy Blok cyfrowego przetwarzania sygnałów Duplekser Antena Filtr dolno - przepustowy C/A A/C Niskoszumny wzmacniacz wejściowy (w.cz.) oraz wejściowy filtr pasmowoprzepustowy Głośnik Rys. 1. Ogólna architektura programowalnego terminala ruchomego Źródło: J. Stefański, S. Gajewski, A. Marczak, Radio rekonfigurowalne programowo w systemie UMCS, Elektronik, 2001, nr 11. Jak widać na rysunku, analogowy wzmacniacz mocy i filtr pasmowo- -przepustowy w nadajniku poprzedza przetwornik C/A, do którego są dostarczane sygnały cyfrowe z bloku cyfrowego przetwarzania sygnałów, w którym są realizowane między innymi funkcje kodowania i modulacji, a niskoszumny wzmacniacz wejściowy i filtr pasmowo-przepustowy w odbiorniku przekazują analogowe sygnały odebrane poprzez przetwornik A/C do tego samego bloku cyfrowego przetwarzania sygnałów, między innymi w celu detekcji i dekodowania. Taka realizacja terminala programowalnego przy współczesnym poziomie rozwoju technologicznego jest na razie niewykonalna [9, 10]. Ograniczenia te wynikają przede wszystkim z braku przetworników A/C i C/A o wymaganej szybkości i dynamice przetwarzania oraz ograniczonej szybkości przetwarzania dostępnych procesorów sygnałowych. W tej sytuacji obiecująca wydaje się architektura, w której przetwarzanie A/C i C/A odbywa się w paśmie pośredniej częstotliwości, co zostało przedstawione na rysunku 2. [2]. 76 Zeszyty Naukowe AMW
3 Technologia radia programowalnego w zastosowaniach wojskowych Interfejs użytkownika Człony pośredniej i niskiej częstotliwości Człony wysokiej częstotliwości Mikrofon Filtr dolnoprzepustowy A/C C/A Mieszacz Wyjściowy wzmacniacz mocy oraz wyjściowy filtr pasmowoprzepustowy Antena Blok cyfrowego przetwarzania sygnałów Układ syntezy częstotliwości nośnej Duplekser Głośnik Filtr dolnoprzepustowy C/A A/C Mieszacz Niskoszumny wzmacniacz wejściowy oraz wejściowy filtr pasmowoprzepustowy Rys. 2. Architektura terminala programowalnego z przetwarzaniem A/C i C/A w członie pośredniej częstotliwości Źródło: A. Marczak, R. J. Katulski, J. Stefański, Technika radia programowalnego, Przegląd Telekomunikacyjny, 2004, nr 10. Blok cyfrowego przetwarzania sygnałów w terminalu programowalnym powinien realizować następujące funkcje toru nadawczo-odbiorczego [9]: obsługi interfejsu użytkownika; kodowanie i dekodowanie źródłowe; kodowanie i dekodowanie kanałowe; szyfrację i deszyfrację; przeplot i rozplot bitowo-blokowy; cyfrową filtrację sygnału; modulację i demodulację; synchronizację. W przypadku zastosowania w interfejsie radiowym bezpośredniego rozpraszania widma blok cyfrowego przetwarzania sygnałów powinien dodatkowo realizować następujące funkcje: ortogonalizację i deortogonalizację sygnałów; rozpraszanie i skupianie widma sygnałów; dynamiczne sterowanie mocą sygnałów wyjściowych; odbiór wielodrogowy i wspólny sygnałów wielu użytkowników (multi-user detection). 3 (190)
4 Andrzej Marczak ARCHITEKTURA OPROGRAMOWANIA Na tle ogólnej architektury programowalnego terminala ruchomego wydaje się celowe wydzielenie bardziej szczegółowej architektury oprogramowania takiego terminala. Niestety do tej pory nie jest znana żadna architektura tego rodzaju oprogramowania dla zastosowań cywilnych. Istnieje natomiast architektura oprogramowania terminala ruchomego dla zastosowań wojskowych. Nazywa się ona programową architekturą komunikacyjną SCA (Software Communication Architecture) [6] i została przygotowana oraz opublikowana przez biuro JPO (Joint Program Office) armii Stanów Zjednoczonych w ramach prac nad wspólnym taktycznym systemem radiowym JTRS (Joint Tactical Radio System). Biuro JPO zostało bowiem powołane w celu koordynowania prac nad rozwojem przyszłych wojskowych systemów telekomunikacyjnych, z uwagi na postęp technologiczny, który miał miejsce w ostatnich latach. Rozwój tych systemów ma na celu poprawę współpracy różnych nowoczesnych systemów łączności oraz redukcję kosztów ich modernizacji i rozwoju. Do podstawowych celów programu JTRS należy zwiększenie elastyczności i poprawy współdziałania systemów projektowanych przez różnych producentów oraz redukcja późniejszych kosztów utrzymania posiadanych rozwiązań. Architektura SCA ma zapewniać przenośność aplikacji pomiędzy implementacjami SCA różnych producentów oraz umożliwiać redukcję kosztów i czasu projektowania systemów poprzez możliwości wielokrotnego wykorzystania zaprojektowanych wcześniej modułów oprogramowania, a także ułatwiać późniejsze, ewolucyjne zmiany struktury oprogramowania [4, 6]. Architektura SCA jest z założenia opracowana w celu zaspokojenia wymagań spodziewanych w odniesieniu do aplikacji wojskowych, jednak oczekuje się, że zostanie ona także uznana za standard komercyjny i będzie również wykorzystywana w cywilnych systemach radia programowalnego. Powodem tego jest fakt, że liczne, wiodące w świecie firmy zostały zaproszone do wspólnego opracowania standardu architektury SCA, który nie jest specyfikacją systemu, ale zbiorem zasad i reguł wytyczających projektowanie systemu w celu osiągnięcia podanych wyżej celów. Dokumentacja SCA zawiera więc podstawową specyfikację architektury oprogramowania, suplement dotyczący bezpieczeństwa, zasady tworzenia interfejsów aplikacji API (Application Program Interface) oraz dokumenty uzasadniające [6]. Struktura oprogramowania SCA definiuje środowisko programowe i specyfikuje usługi oraz interfejsy, których używają aplikacje. Środowisko programowe składa się przy tym z systemu operacyjnego czasu rzeczywistego, struktury rdzeniowej 78 Zeszyty Naukowe AMW
5 Technologia radia programowalnego w zastosowaniach wojskowych (Core Framework) i oprogramowania pośredniczącego CORBA (Common Object Request Broker Architecture) [3, 6], służąc do komunikacji obiektów rozproszonych. Podstawowym celem oprogramowania CORBA jest umożliwienie komunikacji między odległymi i niekompatybilnymi systemami pracującymi na różnych platformach sprzętowych i programowych. Architektura oprogramowania CORBA pozwala uprościć proces tworzenia aplikacji rozproszonych w Internecie oraz w sieciach korzystających z wielu różnych protokołów [5]. CORBA wykonuje funkcje realizujące połączenia między obiektami dostarczającymi usługi a obiektami korzystającymi z nich. Elastyczność tej technologii umożliwia stosowanie dowolnych protokołów komunikacyjnych, korzystanie z dowolnej platformy systemowej oraz posługiwanie się praktycznie każdym językiem programowania [6]. Środowisko programowe narzuca ograniczenia projektowe na aplikacje dla zapewnienia większej przenośności z platform programowych zgodnych z architekturą SCA do innych platform. Polegają one na wykorzystaniu specyficznych interfejsów pomiędzy strukturą szkieletową i aplikacjami oraz ograniczeniu wykorzystania systemu operacyjnego. Architektura SCA określa ponadto moduły funkcjonalne zdefiniowane w suplemencie API. Definiują one interfejsy programowe pomiędzy różnymi zbiorami funkcji określającymi aplikacje. Takie moduły ułatwiają wielokrotne wykorzystywanie tych zbiorów funkcji i sprzyjają elastyczności projektowania [6]. Struktura szkieletowa architektury jest koncepcją wyznaczającą rdzeń złożony z otwartych programowych interfejsów i profili, które realizują operacje rozmieszczenia, zarządzania i komunikacji pomiędzy zbiorami funkcji wyznaczających aplikacje w systemie łączności opartym na przetwarzaniu rozproszonym. Ponadto część interfejsów może być wykorzystana przez aplikacje nienależące do struktury szkieletowej oraz przez producentów sprzętu. Struktura szkieletowa tworzy więc bazę danych na podstawie zbioru profili znanych jako domena profili (Domain Profile) i dostarcza ją do użytkowania w systemie [6]. Nowością w tym rozwiązaniu jest użycie koncepcji zorientowanej obiektowo, również w opisie struktury sprzętowej. Koncepcja ta, wykorzystywana dotychczas w projektowaniu oprogramowania, została zastosowana do zdefiniowania bloków sprzętowych realizowanego systemu. Pierwotnym celem takiego podejścia do struktury sprzętowej była potrzeba wszechstronnego określenia i opisania interfejsów oraz atrybutów poszczególnych sprzętowych elementów systemu. Zgodnie z tymi opisami producenci sprzętu mogą dostarczać dodatkowe moduły, a projektanci oprogramowania identyfikować moduły sprzętowe o konkretnych właściwościach dla określonych aplikacji [6]. 3 (190)
6 Andrzej Marczak Architektura SCA definiuje część programową i sprzętową na różnych poziomach hierarchii i precyzuje szerokie możliwości wielokrotnego wykorzystania i przenośności oprogramowania. Część programowa opiera się na modelowaniu obiektowym głównie w strukturze szkieletowej jako integralnej części środowiska operacyjnego. Ograniczenia projektanta oprogramowania nakładane przez architekturę wynikają z użycia interfejsów i struktury oprogramowania, a nie ze sposobu implementacji realizowanych funkcji. Dzięki temu innowacyjny projekt, lub jego część, może być wielokrotnie wykorzystany w różnych implementacjach. Taka architektura wyznacza zasady funkcjonowania systemu otwartego. Specyficzne wymagania implementacyjne mogą rozszerzać ten zbiór zasad, zwiększając możliwości wielokrotnego wykorzystania pewnych części oprogramowania wewnątrz i pomiędzy domenami. Interfejsy i zasady, które definiują zgodność z architekturą SCA, są integralną częścią specyfikacji. Wybrano je w celu zwiększenia możliwości przenoszenia, współpracy i konfiguracji oprogramowania oraz sprzętu, pozwalając nabywcy na elastyczne adresowanie wymagań i ograniczeń domeny [6]. Do graficznej reprezentacji interfejsów, układów, użytych przypadków i diagramów współpracy architektury SCA jest wykorzystywany zunifikowany język modelowania UML (Unified Modelling Language), określony przez zespół OMG (Object Management Group). Do definiowania interfejsów SCA jest używany język definicji interfejsu IDL (Interface Definition Language), również określony przez OMG. Jest to niezależny język programowania i może być kompilowany na przykład w językach C++ i Java. Oprócz tego wykorzystuje się język XML (Extensible Markup Language). Zastosowano go w profilu domen do identyfikacji właściwości oraz lokalizacji urządzeń i komponentów oprogramowania. Architekturę oprogramowania terminala ruchomego przedstawia rysunek 3. [6]. Do głównych korzyści tej architektury należy wykorzystanie komercyjnych protokołów, oddzielenie aplikacji szkieletowych od innych aplikacji poprzez wiele warstw otwartej, komercyjnej infrastruktury programowej oraz wykorzystanie architektury CORBA w celu zapewnienia możliwości wielokrotnego wykorzystania, skalowalności i przenoszenia aplikacji. Jak widać na rysunku 3., architektura oprogramowania ma strukturę warstwową [2, 6], najniższą jest warstwa magistrali. Architektura programowa jest zdolna funkcjonować w oparciu o różne komercyjne architektury magistrali, środowisko operacyjne obsługuje bowiem mechanizm transportowy, który może zawierać mechanizmy detekcji i korekcji błędów na poziomie obsługi magistrali. Przykładowymi magistralami możliwymi do zastosowania są magistrale: PCI, CompactPCI, Firewire i Ethernet. Środowisko operacyjne nie wyklucza wykorzystania innych magistrali [6]. 80 Zeszyty Naukowe AMW
7 Technologia radia programowalnego w zastosowaniach wojskowych modemowe niezgodne z oprogramowaniem CORBA Oprogamowanie bezpieczeństwa niezgodne z CORBA I/O niezgodne z CORBA Blok w.cz. modemowe Adapter modemowy sieci i łącza logicznego Adapter bezpieczeństwa bezpieczeństwa Adapter bezpieczeństwa sieci i łącza logicznego Adapter I/O I/O MAC API API sieci i łącza logicznego API bezpieczeństwa API sieci i łącza logicznego I/O API Interfejsy struktury szkieletowej (logiczna magistrala programowa) Warstwa usług środowiska CORBA Warstwa usług struktury szkieletowej Warstwa usług środowiska CORBA Warstwa usług struktury szkieletowej Warstwa systemu operacyjnego Warstwa sieci i usług interfejsów szeregowych Warstwa magistrali Warstwa systemu operacyjnego Warstwa sieci i usług interfejsów szeregowych Warstwa magistrali Sprzętowa magistrala części radiowej Sprzętowa magistrala I/O Oznaczenia API - Application Program Interface MAC - Medium Access Control I/O - Input/Output Rys. 3. Architektura oprogramowania terminala ruchomego w technologii SDR Źródło: SCA V3.0, Software Communications Architecture Specification, Joint Tactical Radio System (JTRS) Joint Program Office, August Kolejną warstwą jest warstwa sieci i usług interfejsów szeregowych. Architektura programowa wykorzystuje również komercyjne programy do obsługi wielu interfejsów szeregowych i sieciowych. Możliwymi interfejsami sieciowymi i szeregowymi zastosowanymi w architekturze SCA mogą być: RS 232, RS 422, RS 423, RS 485, Ethernet i IEEE 802.x [6]. Dalej zostaną przedstawione pozostałe warstwy oprogramowania. Warstwa systemu operacyjnego Architektura programowa zawiera wbudowane funkcje systemu operacyjnego czasu rzeczywistego w celu zapewnienia wielowątkowej obsługi aplikacji. Architektura 3 (190)
8 Andrzej Marczak ta wymaga standardowego interfejsu systemu operacyjnego dla usług systemowych w celu ułatwienia przenoszenia aplikacji. Przewiduje wykorzystanie systemu operacyjnego POSIX (Portable Operating System Interface) [2, 6], który jest akceptowanym standardem przemysłowym. System operacyjny POSIX i jego rozszerzenia czasu rzeczywistego są kompatybilne z wymaganiami obsługi architektury CORBA [2, 6]. Warstwa struktury szkieletowej Warstwa struktury szkieletowej składa się z bazowych interfejsów aplikacji, które mogą być wykorzystane przez wszystkie aplikacje. Zawiera też szkieletowe interfejsy sterujące, które zapewniają sterowanie w systemie. Ponadto zawiera interfejsy usług szkieletowych, które obsługują zarówno aplikacje struktury szkieletowej, jak i pozostałe aplikacje. Składnikiem warstwy struktury szkieletowej jest również domena profili opisująca własności urządzeń i oprogramowania w systemie [6]. CORBA CORBA jest strukturą wieloplatformową, która może być wykorzystana do standardowych operacji typu klient/serwer, gdy używamy przetwarzania rozproszonego [6]. Warstwa aplikacji Aplikacje wykonują funkcje komunikacji z użytkownikiem i zawierają przetwarzanie sygnałów na poziomach warstw modemu, łącza oraz sieci. Realizują również międzysieciowy dobór drogi i zewnętrzny dostęp I/O. Aplikacje korzystają z interfejsów i usług struktury szkieletowej. Bezpośredni dostęp aplikacji do systemu operacyjnego jest ograniczony przez usługi opisane w specyfikacji profilu POSIX. Funkcje sieciowe, które mogą być implementowane poniżej warstwy aplikacji, takie jak komercyjna warstwa IP, nie są ograniczone profilem POSIX, jeśli są umieszczone w przestrzeni jądra systemu operacyjnego [6]. Adaptery Adaptery są urządzeniami i zasobami programowymi wykorzystywanymi do obsługi składników struktury oprogramowania niezgodnych z oprogramowaniem CORBA. Adaptery są używane do realizacji translacji informacji pomiędzy zasobami programowymi lub sprzętowymi zgodnymi ze standardem CORBA i zasobami niepracującymi według tego standardu [6]. 82 Zeszyty Naukowe AMW
9 Technologia radia programowalnego w zastosowaniach wojskowych PLATFORMA SPRZĘTOWA DO REALIZACJI RADIA PROGRAMOWALNEGO Przykładem platformy sprzętowej do realizacji radia programowalnego jest Small Form Factor SDR firmy Lyrtech RD [7]. Składa się ona z trzech głównych bloków zrealizowanych na trzech połączonych ze sobą płytkach. Blokami tymi są: moduł radiowy (RF), moduł konwersji danych oraz moduł cyfrowego przetwarzania. Moduł radiowy został wyposażony w dwie anteny, dzięki którym można nadawać i odbierać sygnał radiowy. Widok całego urządzenia przedstawia rysunek 4. Moduł RF Moduł konwersji danych Moduł cyfrowego przetwarzania Rys. 4. Widok przykładowej platformy sprzętowej radia programowalnego [7] Źródło: Small Form Factor SDR Evaluation Module/Development Platform User s Guide, Lyrtech Platforma jest urządzeniem o niewielkich rozmiarach zawierającym wszystkie komponenty sprzętowe niezbędne od realizacji urządzenia nadawczo-odbiorczego w technologii radia programowalnego. Schemat blokowy platformy sprzętowej został przedstawiony na rysunku 5. (Digital processing module). Składa się on z dwóch głównych elementów: matrycy FPGA Virtex-4 firmy Xilinx i procesora TMS320DM6446 SoC firmy Texas Instruments. Procesor zawiera w jednej obudowie układu scalonego procesor sygnałowy DSP (Digital Signal Processor) i procesor ogólnego przeznaczenia GPP (General Purpose Processor). Procesor może korzystać z pamięci SDRAM DDR2 o pojemności 128 MB i pamięci flash o pojemności 1 GB. Moduł cyfrowego przetwarzania zawiera również interfejsy: RS232, USB i Ethernet. Zawiera też kodek stereo, dzięki któremu możliwe jest podłączenie słuchawek, mikrofonu i zewnętrznego źródła dźwięku. Poza tym zawiera przyciski, których funkcje można programować oraz diody LED informujące o stanie pracy elementów modułu. Moduł konwersji 3 (190)
10 Andrzej Marczak danych będący drugim modułem platformy sprzętowej połączony jest z modułem cyfrowego przetwarzania specjalnym złączem (Data conversion module expansion connector). Zawiera matrycę FPGA Virtex-4, dwukanałowy 16-bitowy przetwornik cyfrowo-analogowy DAC5687, dwa 14-bitowe przetworniki analogowo-cyfrowe ADC5500 oraz wzmacniacze o programowanej wartości wzmocnienia. Moduł radiowy w wersji low-band może pracować w paśmie 200 MHz-1 GHz z szerokością kanału 5 MHz lub 20 MHz. Wersja high-band modułu radiowego może pracować z takimi samymi szerokościami kanału w paśmie GHz. Szerokość kanału i częstotliwości zarówno dla kierunku nadawania, jak i odbioru mogą być zmieniane w sposób programowy. Obie wersje modułów radiowych zawierają bloki up-konwerterów przenoszących sygnał z pośredniej częstotliwości (30 MHz) na właściwą częstotliwość radiową, bloki down-konwerterów realizujących operację odwrotną i odpowiednie filtry. Rys. 5. Schemat blokowy przykładowej platformy sprzętowej radia programowalnego Źródło: Small Form Factor SDR Evaluation..., wyd. cyt. 84 Zeszyty Naukowe AMW
11 Technologia radia programowalnego w zastosowaniach wojskowych Przedstawiona platforma sprzętowa umożliwia uruchamianie i testowanie oprogramowania realizującego nadajnik i odbiornik w technologii radia programowalnego. napisane i skompilowane na komputerze klasy PC może być wprowadzone do procesora i matrycy FPGA poprzez interfejs sieci Ethernet i uruchomione na sprzęcie, realizując nadajnik i odbiornik dla danego systemu łączności radiowej. Możliwa jest programowa implementacja całego toru nadawczo- -odbiorczego z operacjami modulacji/demodulacji, kodowania/dekodowania kanałowego i źródłowego, szyfracji/deszyfracji. Dzięki dużej szerokości kanału (5 MHz lub 20 MHz) oraz dużej mocy obliczeniowej możliwa jest realizacja interfejsów radiowych DS-CDMA, FH-CDMA i OFDM stosowanych w nowoczesnych systemach łączności wojskowych i cywilnych. PODSUMOWANIE Technologia radia programowalnego umożliwia szybką zmianę właściwości sprzętu i jego adaptację do aktualnych zastosowań. Szeroki zakres rozwiązań systemowych w zastosowaniach wojskowych i cywilnych powodował konieczność wykorzystania dużej liczby różnorodnego sprzętu umożliwiającego łączność radiową. Technologia SDR umożliwia użycie tego samego sprzętu, z odpowiednim oprogramowaniem, w różnych, często odmiennych zastosowaniach, zarówno wojskowych, jak i cywilnych. Dodatkowo możliwość łatwego, programowego upgrade u właściwości sprzętu pozwala dłużej wykorzystywać urządzenia. Programowa architektura oprogramowania (SCA), opisana w artykule, wykorzystując sprawdzone i uniwersalne rozwiązania, umożliwia łatwą przenośność oprogramowania, które może być instalowane i uruchamiane na sprzęcie zgodnym z tą architekturą, wyprodukowanym przez dowolnego producenta. testowane i uruchomione na platformie SFF SDR w zaprezentowanej wersji laboratoryjnej może być przeniesione i uruchomione na podobnym urządzeniu w wersji wojskowej w postaci radiostacji doręcznej lub przewoźnej do zamontowania w pojeździe. BIBLIOGRAFIA [1] Harada H., Prasad R., Simulation nad Software Radio for Mobile Communication, Artech House, London [2] Marczak A., Katulski R. J., Stefański J., Technika radia programowalnego, Przegląd Telekomunikacyjny, 2004, nr (190)
12 Andrzej Marczak [3] Mitola III J., Software Radio Architecture Evolution: Foundations Technology Tradeoffs, and Architecture Implications, IEICE Trans. Commun., June [4] Mitola III J., Software Radio Architecture, Wiley & Sons, [5] Sawerwain M., CORBA. Programowanie w praktyce, Wydawnictwo MIKOM, [6] SCA V3.0, Software Communications Architecture Specification, Joint Tactical Radio System (JTRS) Joint Program Office, August [7] Small Form Factor SDR Evaluation Module/Development Platform User s Guide, Lyrtech [8] Stefański J., Gajewski S., Marczak A., Radio rekonfigurowalne programowo w systemie UMCS, Elektronik, 2001, nr 11. [9] Wesołowski K., Koncepcja Software Radio i jej znaczenie dla rozwoju radiokomunikacji ruchomej, Krajowa Konferencja Radiodyfuzji i Radiokomunikacji KKRR 98, Poznań [10] Wesołowski K., Krenz R., Software Radio technologia przyszłych systemów radiokomunikacji ruchomej, Krajowa Konferencja Radiokomunikacji, Radiofonii i Telewizji KKRRiT 00, Poznań SOFWARE DEFINED RADIO TECHNOLOGY IN MILITARY APPLICATIONS ABSTRACT Software Defined Radio (SDR) is a modern solution used to develop of devices implemented in various types of radio systems, both civilian and military. The paper presents some issues concerned with the implementation of the concept of the SDR. It describes the software and hardware platform for such a solution. The paper presents the structure of the hardware platform used to develop a programmable radio. It also includes software communication architecture for military applications called the Joint Tactical Radio System (JTRS). Keywords: software defined radio, SDR, JTRS. 86 Zeszyty Naukowe AMW
TECHNOLOGIA RADIA PROGRAMOWALNEGO W ZASTOSOWANIACH TRANSPORTOWYCH
PRACE NAUKOWE POLITECHNIKI WARSZAWSKIEJ z. 95 Transport 2013 Andrzej Marczak Politechnika Gda ska, Katedra Systemów i Sieci Radiokomunikacyjnych TECHNOLOGIA RADIA PROGRAMOWALNEGO W ZASTOSOWANIACH TRANSPORTOWYCH
Programowanie współbieżne i rozproszone
Programowanie współbieżne i rozproszone WYKŁAD 11 dr inż. CORBA CORBA (Common Object Request Broker Architecture) standard programowania rozproszonego zaproponowany przez OMG (Object Management Group)
Programowanie Układów Logicznych kod kursu: ETD6203. Szczegóły realizacji projektu indywidualnego W dr inż.
Programowanie Układów Logicznych kod kursu: ETD6203 Szczegóły realizacji projektu indywidualnego W1 24.02.2016 dr inż. Daniel Kopiec Projekt indywidualny TERMIN 1: Zajęcia wstępne, wprowadzenie TERMIN
Systemy na Chipie. Robert Czerwiński
Systemy na Chipie Robert Czerwiński Cel kursu Celem kursu jest zapoznanie słuchaczy ze współczesnymi metodami projektowania cyfrowych układów specjalizowanych, ze szczególnym uwzględnieniem układów logiki
Większe możliwości dzięki LabVIEW 2009: programowanie równoległe, technologie bezprzewodowe i funkcje matematyczne w systemach czasu rzeczywistego
Większe możliwości dzięki LabVIEW 2009: programowanie równoległe, technologie bezprzewodowe i funkcje matematyczne w systemach czasu rzeczywistego Dziś bardziej niż kiedykolwiek narzędzia używane przez
Cyfrowy system łączności dla bezzałogowych statków powietrznych średniego zasięgu. 20 maja, 2016 R. Krenz 1
Cyfrowy system łączności dla bezzałogowych statków powietrznych średniego zasięgu R. Krenz 1 Wstęp Celem projektu było opracowanie cyfrowego system łączności dla bezzałogowych statków latających średniego
Zagadnienia egzaminacyjne INFORMATYKA. stacjonarne. I-go stopnia. (INT) Inżynieria internetowa STOPIEŃ STUDIÓW TYP STUDIÓW SPECJALNOŚĆ
(INT) Inżynieria internetowa 1.Tryby komunikacji między procesami w standardzie Message Passing Interface. 2. HTML DOM i XHTML cel i charakterystyka. 3. Asynchroniczna komunikacja serwerem HTTP w technologii
Architektura komputerów
Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń
Plan wykładu. 1. Sieć komputerowa 2. Rodzaje sieci 3. Topologie sieci 4. Karta sieciowa 5. Protokoły używane w sieciach LAN 6.
Plan wykładu 1. Sieć komputerowa 2. Rodzaje sieci 3. Topologie sieci 4. Karta sieciowa 5. Protokoły używane w sieciach LAN 6. Modem analogowy Sieć komputerowa Siecią komputerową nazywa się grupę komputerów
Systemy wbudowane. Paweł Pełczyński ppelczynski@swspiz.pl
Systemy wbudowane Paweł Pełczyński ppelczynski@swspiz.pl 1 Program przedmiotu Wprowadzenie definicja, zastosowania, projektowanie systemów wbudowanych Mikrokontrolery AVR Programowanie mikrokontrolerów
Badanie właściwości wysokorozdzielczych przetworników analogowo-cyfrowych w systemie programowalnym FPGA. Autor: Daniel Słowik
Badanie właściwości wysokorozdzielczych przetworników analogowo-cyfrowych w systemie programowalnym FPGA Autor: Daniel Słowik Promotor: Dr inż. Daniel Kopiec Wrocław 016 Plan prezentacji Założenia i cel
STM32Butterfly2. Zestaw uruchomieniowy dla mikrokontrolerów STM32F107
Zestaw uruchomieniowy dla mikrokontrolerów STM32F107 STM32Butterfly2 Zestaw STM32Butterfly2 jest platformą sprzętową pozwalającą poznać i przetestować możliwości mikrokontrolerów z rodziny STM32 Connectivity
MSPO 2018: ŁĄCZNOŚĆ DLA POLSKICH F-16 I ROZPOZNANIE ELEKTRONICZNE ROHDE & SCHWARZ
aut. Maksymilian Dura 17.09.2018 MSPO 2018: ŁĄCZNOŚĆ DLA POLSKICH F-16 I ROZPOZNANIE ELEKTRONICZNE ROHDE & SCHWARZ Firma Rohde & Schwarz zaprezentowała na Międzynarodowym Salonie Przemysłu Obronnego w
Opis przedmiotu zamówienia CZĘŚĆ 1
Opis przedmiotu zamówienia CZĘŚĆ 1 Stanowiska do badań algorytmów sterowania interfejsów energoelektronicznych zasobników energii bazujących na układach programowalnych FPGA. Stanowiska laboratoryjne mają
Zagadnienia egzaminacyjne INFORMATYKA. Stacjonarne. I-go stopnia. (INT) Inżynieria internetowa STOPIEŃ STUDIÓW TYP STUDIÓW SPECJALNOŚĆ
(INT) Inżynieria internetowa 1. Tryby komunikacji między procesami w standardzie Message Passing Interface 2. HTML DOM i XHTML cel i charakterystyka 3. Asynchroniczna komunikacja serwerem HTTP w technologii
SigmaDSP - zestaw uruchomieniowy dla procesora ADAU1701. SigmaDSP - zestaw uruchomieniowy dla procesora ADAU1701.
SigmaDSP - zestaw uruchomieniowy. SigmaDSP jest niedrogim zestawem uruchomieniowym dla procesora DSP ADAU1701 z rodziny SigmaDSP firmy Analog Devices, który wraz z programatorem USBi i darmowym środowiskiem
WPROWADZENIE Mikrosterownik mikrokontrolery
WPROWADZENIE Mikrosterownik (cyfrowy) jest to moduł elektroniczny zawierający wszystkie środki niezbędne do realizacji wymaganych procedur sterowania przy pomocy metod komputerowych. Platformy budowy mikrosterowników:
PL B1. AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE, Kraków, PL BUP 22/09. CEZARY WOREK, Kraków, PL
PL 215148 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 215148 (13) B1 (21) Numer zgłoszenia: 385023 (51) Int.Cl. H04B 1/26 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia:
Zagadnienia egzaminacyjne ELEKTRONIKA I TELEKOMUNIKACJA studia rozpoczynające się przed r.
(EAE) Aparatura elektroniczna 1. Podstawowe statyczne i dynamiczne właściwości czujników. 2. Prawa gazów doskonałych i ich zastosowania w pomiarze ciśnienia. 3. Jakie właściwości mikrokontrolerów rodziny
ZL28ARM. Zestaw uruchomieniowy dla mikrokontrolerów AT91SAM7XC
ZL28ARM Zestaw uruchomieniowy dla mikrokontrolerów AT91SAM7XC Zestaw ZL28ARM jest uniwersalnym zestawem uruchomieniowym dla mikrokontrolerów AT91SAM7XC. Dzięki wyposażeniu w szeroką gamę układów peryferyjnych
Struktury systemów operacyjnych
Struktury systemów operacyjnych Jan Tuziemski Część slajdów to zmodyfiowane slajdy ze strony os-booi.com copyright Silberschatz, Galvin and Gagne, 2013 Cele wykładu 1. Opis usług dostarczanych przez OS
Odbiorniki superheterodynowe
Odbiorniki superheterodynowe Odbiornik superheterodynowy (z przemianą częstotliwości) został wynaleziony w 1918r przez E. H. Armstronga. Jego cechą charakterystyczną jest zastosowanie przemiany częstotliwości
Pracownia Transmisji Danych, Instytut Fizyki UMK, Toruń. Instrukcja do ćwiczenia nr 10. Transmisja szeregowa sieciami energetycznymi
Pracownia Transmisji Danych, Instytut Fizyki UMK, Toruń Instrukcja do ćwiczenia nr 10 Transmisja szeregowa sieciami energetycznymi I. Cel ćwiczenia poznanie praktycznego wykorzystania standardu RS232C
PUKP Programowanie urządzeń kontrolno-pomiarowych. ztc.wel.wat.edu.pl
PUKP Programowanie urządzeń kontrolno-pomiarowych Zbigniew Jachna zbigniew.jachna@wat.edu.pl p. 124/45 ztc.wel.wat.edu.pl PUKP, 2016 1 Plan przedmiotu PUKP semestr forma zajęć, liczba godzin/rygor (x egzamin,
Demodulator FM. o~ ~ I I I I I~ V
Zadaniem demodulatora FM jest wytworzenie sygnału wyjściowego, który będzie proporcjonalny do chwilowej wartości częstotliwości sygnału zmodulowanego częstotliwościowo. Na rysunku 12.13b przedstawiono
Ćwiczenie 4: Próbkowanie sygnałów
Politechnika Warszawska Instytut Radioelektroniki Zakład Radiokomunikacji STUDIA MAGISTERSKIE DZIENNE LABORATORIUM SYGNAŁÓW MODULACJI I SYSTEMÓW Ćwiczenie 4: Próbkowanie sygnałów Opracował dr inż. Andrzej
Programowanie sterowników przemysłowych / Jerzy Kasprzyk. wyd. 2 1 dodr. (PWN). Warszawa, Spis treści
Programowanie sterowników przemysłowych / Jerzy Kasprzyk. wyd. 2 1 dodr. (PWN). Warszawa, 2017 Spis treści Przedmowa 11 ROZDZIAŁ 1 Wstęp 13 1.1. Rys historyczny 14 1.2. Norma IEC 61131 19 1.2.1. Cele i
Sprawdzian test egzaminacyjny GRUPA I
... nazwisko i imię ucznia Sprawdzian test egzaminacyjny GRUPA I 1. Na rys. 1 procesor oznaczony jest numerem A. 2 B. 3 C. 5 D. 8 2. Na rys. 1 karta rozszerzeń oznaczona jest numerem A. 1 B. 4 C. 6 D.
Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 2. Przedmowa... 11. Wstęp... 13
Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 2 Spis treúci Przedmowa... 11 Wstęp... 13 1. Urządzenia peryferyjne i układy wejścia/wyjścia... 15 Wstęp... 15 1.1. Przyczyny
Zagadnienia (1/3) Data-flow diagramy przepływów danych ERD diagramy związków encji Diagramy obiektowe w UML (ang. Unified Modeling Language)
Zagadnienia (1/3) Rola modelu systemu w procesie analizy wymagań (inżynierii wymagań) Prezentacja różnego rodzaju informacji o systemie w zależności od rodzaju modelu. Budowanie pełnego obrazu systemu
XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej. XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej
Zestaw pytań finałowych numer : 1 1. Wzmacniacz prądu stałego: własności, podstawowe rozwiązania układowe 2. Cyfrowy układ sekwencyjny - schemat blokowy, sygnały wejściowe i wyjściowe, zasady syntezy 3.
2013-04-25. Czujniki obiektowe Sterowniki przemysłowe
Ogólne informacje o systemach komputerowych stosowanych w sterowaniu ruchem funkcje, właściwości Sieci komputerowe w sterowaniu informacje ogólne, model TCP/IP, protokoły warstwy internetowej i transportowej
PRZEWODNIK PO PRZEDMIOCIE
Nazwa przedmiotu: Jednostki obliczeniowe w zastosowaniach mechatronicznych Kierunek: Mechatronika Rodzaj przedmiotu: dla specjalności Systemy Sterowania Rodzaj zajęć: Wykład, laboratorium Computational
Mechatronika i inteligentne systemy produkcyjne. Modelowanie systemów mechatronicznych Platformy przetwarzania danych
Mechatronika i inteligentne systemy produkcyjne Modelowanie systemów mechatronicznych Platformy przetwarzania danych 1 Sterowanie procesem oparte na jego modelu u 1 (t) System rzeczywisty x(t) y(t) Tworzenie
Zaawansowane narzędzia programowania rozproszonego
Zaawansowane narzędzia programowania rozproszonego Karol Gołąb karol.golab@tls-technologies.com 28 listopada 2001 1 Streszczenie Omówienie i porównanie popularnych standardów mechanizmów komunikacyjnych:
dokument DOK 02-05-12 wersja 1.0 www.arskam.com
ARS3-RA v.1.0 mikro kod sterownika 8 Linii I/O ze zdalną transmisją kanałem radiowym lub poprzez port UART. Kod przeznaczony dla sprzętu opartego o projekt referencyjny DOK 01-05-12. Opis programowania
Szczegółowy Opis Przedmiotu Zamówienia: Zestaw do badania cyfrowych układów logicznych
ZP/UR/46/203 Zał. nr a do siwz Szczegółowy Opis Przedmiotu Zamówienia: Zestaw do badania cyfrowych układów logicznych Przedmiot zamówienia obejmuje następujące elementy: L.p. Nazwa Ilość. Zestawienie komputera
Opracował: Jan Front
Opracował: Jan Front Sterownik PLC PLC (Programowalny Sterownik Logiczny) (ang. Programmable Logic Controller) mikroprocesorowe urządzenie sterujące układami automatyki. PLC wykonuje w sposób cykliczny
MODEL WARSTWOWY PROTOKOŁY TCP/IP
MODEL WARSTWOWY PROTOKOŁY TCP/IP TCP/IP (ang. Transmission Control Protocol/Internet Protocol) protokół kontroli transmisji. Pakiet najbardziej rozpowszechnionych protokołów komunikacyjnych współczesnych
ActiveXperts SMS Messaging Server
ActiveXperts SMS Messaging Server ActiveXperts SMS Messaging Server to oprogramowanie typu framework dedykowane wysyłaniu, odbieraniu oraz przetwarzaniu wiadomości SMS i e-mail, a także tworzeniu własnych
Opis przedmiotu zamówienia
Opis przedmiotu zamówienia Stanowiska do badań algorytmów sterowania interfejsów energoelektronicznych zasobników energii bazujących na układach programowalnych FPGA. Stanowiska laboratoryjne mają służyć
Procesory Sygnałowe Digital Signal Processors. Elektrotechnika II Stopień Ogólnoakademicki
Załącznik nr 7 do Zarządzenia Rektora nr 10/12 z dnia 21 lutego 2012r. KARTA MODUŁU / KARTA PRZEDMIOTU Kod modułu Nazwa modułu Nazwa modułu w języku angielskim Obowiązuje od roku akademickiego 2012/2013
Magistrala. Magistrala (ang. Bus) służy do przekazywania danych, adresów czy instrukcji sterujących w różne miejsca systemu komputerowego.
Plan wykładu Pojęcie magistrali i jej struktura Architektura pamięciowo-centryczna Architektura szynowa Architektury wieloszynowe Współczesne architektury z połączeniami punkt-punkt Magistrala Magistrala
Systemy i Sieci Telekomunikacyjne laboratorium. Modulacja amplitudy
Systemy i Sieci Telekomunikacyjne laboratorium Modulacja amplitudy 1. Cel ćwiczenia: Celem części podstawowej ćwiczenia jest zbudowanie w środowisku GnuRadio kompletnego, funkcjonalnego odbiornika AM.
2. STRUKTURA RADIOFONICZNYCH SYGNAŁÓW CYFROWYCH
1. WSTĘP Radiofonię cyfrową cechują strumienie danych o dużych przepływnościach danych. Do przesyłania strumienia danych o dużych przepływnościach stosuje się transmisję z wykorzystaniem wielu sygnałów
Projektowanie architektury systemu. Jarosław Kuchta Projektowanie Aplikacji Internetowych
Projektowanie architektury systemu Jarosław Kuchta Zagadnienia Typy architektury systemu Rozproszone przetwarzanie obiektowe Tworzenie modelu sieci Tworzenie specyfikacji sprzętowej i programowej Problemy
Kurs Projektowanie i programowanie z Distributed Safety. Spis treści. Dzień 1. I Bezpieczeństwo funkcjonalne - wprowadzenie (wersja 1212)
Spis treści Dzień 1 I Bezpieczeństwo funkcjonalne - wprowadzenie (wersja 1212) I-3 Cel stosowania bezpieczeństwa funkcjonalnego I-4 Bezpieczeństwo funkcjonalne I-5 Zakres aplikacji I-6 Standardy w zakresie
ZL4PIC. Uniwersalny zestaw uruchomieniowy dla mikrokontrolerów PIC
ZL4PIC uniwersalny zestaw uruchomieniowy dla mikrokontrolerów PIC (v.1.0) ZL4PIC Uniwersalny zestaw uruchomieniowy dla mikrokontrolerów PIC 1 Zestaw jest przeznaczony dla elektroników zajmujących się aplikacjami
Spis treści. Wykaz ważniejszych skrótów Wprowadzenie Rdzeń Cortex-M Rodzina mikrokontrolerów XMC
Wykaz ważniejszych skrótów... 8 1. Wprowadzenie... 9 1.1. Wstęp... 10 1.2. Opis zawartości książki... 12 1.3. Korzyści płynące dla Czytelnika... 13 1.4. Profil Czytelnika... 13 2. Rdzeń Cortex-M0...15
Architektura komputerów. Układy wejścia-wyjścia komputera
Architektura komputerów Układy wejścia-wyjścia komputera Wspópraca komputera z urządzeniami zewnętrznymi Integracja urządzeń w systemach: sprzętowa - interfejs programowa - protokół sterujący Interfejs
WPROWADZENIE DO UML-a
WPROWADZENIE DO UML-a Maciej Patan Instytut Sterowania i Systemów Informatycznych Dlaczego modelujemy... tworzenie metodologii rozwiązywania problemów, eksploracja różnorakich rozwiązań na drodze eksperymentalnej,
IMPLEMENTATION OF THE SPECTRUM ANALYZER ON MICROCONTROLLER WITH ARM7 CORE IMPLEMENTACJA ANALIZATORA WIDMA NA MIKROKONTROLERZE Z RDZENIEM ARM7
Łukasz Deńca V rok Koło Techniki Cyfrowej dr inż. Wojciech Mysiński opiekun naukowy IMPLEMENTATION OF THE SPECTRUM ANALYZER ON MICROCONTROLLER WITH ARM7 CORE IMPLEMENTACJA ANALIZATORA WIDMA NA MIKROKONTROLERZE
Politechnika Warszawska
Politechnika Warszawska Wydział Elektryczny Laboratorium Teletechniki Skrypt do ćwiczenia T.10 Odbiór sygnałów AM odpowiedź częstotliwościowa stopnia 1. Odbiór sygnałów AM odpowiedź częstotliwościowa stopnia
Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska
Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska Pasma częstotliwości ISM (ang. Industrial, Scientific, Transceiver) 2 Ogólne informacje dotyczące protokołu SimpliciTI Opracowanie Texas Instruments
Dwa lub więcej komputerów połączonych ze sobą z określonymi zasadami komunikacji (protokołem komunikacyjnym).
Sieci komputerowe Dwa lub więcej komputerów połączonych ze sobą z określonymi zasadami komunikacji (protokołem komunikacyjnym). Zadania sieci - wspólne korzystanie z plików i programów - współdzielenie
rh-serwer 2.0 LR Sterownik główny (serwer) systemu F&Home RADIO. Wersja LR powiększony zasięg.
KARTA KATALOGOWA rh-serwer.0 LR Sterownik główny (serwer) systemu F&Home RADIO. Wersja LR powiększony zasięg. rh-serwer.0 LR jest centralnym urządzeniem sterującym elementami Systemu F&Home Radio. Zarządza
Modularny system I/O IP67
Modularny system I/O IP67 Tam gdzie kiedyś stosowano oprzewodowanie wielożyłowe, dziś dominują sieci obiektowe, zapewniające komunikację pomiędzy systemem sterowania, urządzeniami i maszynami. Systemy
Budowa karty sieciowej; Sterowniki kart sieciowych; Specyfikacja interfejsu sterownika sieciowego; Open data link interface (ODI); Packet driver
BUDOWA KART SIECIOWYCH I ZASADA DZIAŁANIA Karty sieciowe i sterowniki kart sieciowych Budowa karty sieciowej; Sterowniki kart sieciowych; Specyfikacja interfejsu sterownika sieciowego; Open data link interface
PROJECT OF FM TUNER WITH GESTURE CONTROL PROJEKT TUNERA FM STEROWANEGO GESTAMI
Bartosz Wawrzynek I rok Koło Naukowe Techniki Cyfrowej dr inż. Wojciech Mysiński opiekun naukowy PROJECT OF FM TUNER WITH GESTURE CONTROL PROJEKT TUNERA FM STEROWANEGO GESTAMI Keywords: gesture control,
Moduł CON014. Wersja na szynę 35mm. Przeznaczenie. Użyteczne właściwości modułu
Moduł CON014 Wersja na szynę 35mm RS232 RS485 Pełna separacja galwaniczna 3.5kV. Zabezpiecza komputer przed napięciem 220V podłączonym od strony interfejsu RS485 Kontrolki LED stanu wejść i wyjść na
Katedra Mikroelektroniki i Technik Informatycznych
Katedra Mikroelektroniki i Technik Informatycznych Bloki obieralne na kierunku Mechatronika rok akademicki 2013/2014 ul. Wólczańska 221/223, budynek B18 www.dmcs.p.lodz.pl Nowa siedziba Katedry 2005 2006
Spis treści. Dzień 1. I Wprowadzenie (wersja 0906) II Dostęp do danych bieżących specyfikacja OPC Data Access (wersja 0906) Kurs OPC S7
I Wprowadzenie (wersja 0906) Kurs OPC S7 Spis treści Dzień 1 I-3 O czym będziemy mówić? I-4 Typowe sytuacje I-5 Klasyczne podejście do komunikacji z urządzeniami automatyki I-6 Cechy podejścia dedykowanego
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 10 (3h) Implementacja interfejsu SPI w strukturze programowalnej Instrukcja pomocnicza do laboratorium z przedmiotu
System zarządzający grami programistycznymi Meridius
System zarządzający grami programistycznymi Meridius Instytut Informatyki, Uniwersytet Wrocławski 20 września 2011 Promotor: prof. Krzysztof Loryś Gry komputerowe a programistyczne Gry komputerowe Z punktu
TWÓJ BIZNES. Nasz Obieg Dokumentów
1 Innowacyjny System Elektronicznego Obiegu Dokumentów i Spraw opracowany przez firmę WASKO S.A., na podstawie wieloletnich doświadczeń zdobytych na rynku systemów teleinformatycznych. TWÓJ BIZNES Nasz
ZASTOSOWANIA UKŁADÓW FPGA W ALGORYTMACH WYLICZENIOWYCH APPLICATIONS OF FPGAS IN ENUMERATION ALGORITHMS
inż. Michał HALEŃSKI Wojskowy Instytut Techniczny Uzbrojenia ZASTOSOWANIA UKŁADÓW FPGA W ALGORYTMACH WYLICZENIOWYCH Streszczenie: W artykule przedstawiono budowę oraz zasadę działania układów FPGA oraz
Sprawdzian test egzaminacyjny 2 GRUPA I
... nazwisko i imię ucznia Sprawdzian test egzaminacyjny 2 GRUPA I 1. Na rys. 1 procesor oznaczony jest numerem A. 2 B. 3 C. 5 D. 8 2. Na rys. 1 karta rozszerzeń oznaczona jest numerem A. 1 B. 4 C. 6 D.
Modułowy programowalny przekaźnik czasowy firmy Aniro.
Modułowy programowalny przekaźnik czasowy firmy Aniro. Rynek sterowników programowalnych Sterowniki programowalne PLC od wielu lat są podstawowymi systemami stosowanymi w praktyce przemysłowej i stały
To jeszcze prostsze, MMcc1100!
MMcc1100 jest miniaturowym, kompletnym modułem nadawczo-odbiorczym (transceiverem), słuŝącym do przesyłania danych w postaci cyfrowej, zbudowanym w oparciu o układ CC1100 firmy Texas Instruments. Moduł
ZARZĄDZANIE WYMAGANIAMI ARCHITEKTONICZNYMI
ZARZĄDZANIE WYMAGANIAMI ARCHITEKTONICZNYMI XVIII Forum Teleinformatyki mgr inż. Michał BIJATA, doktorant, Wydział Cybernetyki WAT Michal.Bijata@WAT.edu.pl, Michal@Bijata.com 28 września 2012 AGENDA Architektura
Architektura komputerów
Architektura komputerów Tydzień 11 Wejście - wyjście Urządzenia zewnętrzne Wyjściowe monitor drukarka Wejściowe klawiatura, mysz dyski, skanery Komunikacyjne karta sieciowa, modem Urządzenie zewnętrzne
Uniwersalny Konwerter Protokołów
Uniwersalny Konwerter Protokołów Autor Robert Szolc Promotor dr inż. Tomasz Szczygieł Uniwersalny Konwerter Protokołów Szybki rozwój technologii jaki obserwujemy w ostatnich latach, spowodował że systemy
F&F Filipowski Sp. J Pabianice, ul. Konstantynowska 79/81 tel KARTA KATALOGOWA
KARTA KATALOGOWA rh-serwer DIN Sterownik główny (serwer) systemu F&Home RADIO. Wersja LR powiększony zasięg. rh-serwer DIN jest centralnym urządzeniem sterującym elementami Systemu F&Home Radio. Zarządza
Wykorzystanie standardu JTAG do programowania i debugowania układów logicznych
Politechnika Śląska w Gliwicach Wydział Automatyki Elektroniki i Informatyki Wykorzystanie standardu JTAG do programowania i debugowania układów logicznych Promotor dr inż. Jacek Loska Wojciech Klimeczko
USB DVB-T STICK. Instrucja obsługi. Watch & record Digital TV programs on Your PC! MT4152
USB DVB-T STICK Watch & record Digital TV programs on Your PC! MT4152 Instrucja obsługi PL 2 Opis urządzenia Dziękujemy za wybór tunera cyfrowego MT4152. W tunerze zastosowano najnowszy procesor cyfrowego
4 4-2 wewnętrzny 3 Czujnik dualny. 150 130-50 PIR/mikrofala 4 Czujnik zalania 20 5-5 5 Zewnętrzny sygnalizator świetlnoakustyczny
Zał. Nr 5 do SIWZ/ nr 1 do umowy Postępowanie nr OI/UP/145/2014 SPECYFIKACJA TECHNICZNA SYSTEMU SYGNALIZACJI WŁAMANIA I NAPADU 2014 1. Założenia ogólne Instalacja systemu sygnalizacji włamania i napadu
Komputerowe systemy pomiarowe. Dr Zbigniew Kozioł - wykład Mgr Mariusz Woźny - laboratorium
Komputerowe systemy pomiarowe Dr Zbigniew Kozioł - wykład Mgr Mariusz Woźny - laboratorium 1 - Cel zajęć - Orientacyjny plan wykładu - Zasady zaliczania przedmiotu - Literatura Klasyfikacja systemów pomiarowych
Zaliczenie Termin zaliczenia: Sala IE 415 Termin poprawkowy: > (informacja na stronie:
Zaliczenie Termin zaliczenia: 14.06.2007 Sala IE 415 Termin poprawkowy: >18.06.2007 (informacja na stronie: http://neo.dmcs.p.lodz.pl/tm/index.html) 1 Współpraca procesora z urządzeniami peryferyjnymi
System komputerowy. Sprzęt. System komputerowy. Oprogramowanie
System komputerowy System komputerowy (ang. computer system) to układ współdziałaniadwóch składowych: sprzętu komputerowegooraz oprogramowania, działających coraz częściej również w ramach sieci komputerowej.
SYSTEM ŁĄCZNOŚCI RADIOWEJ DLA MOTOCYKLISTY RADIOEXPO
SYSTEM ŁĄCZNOŚCI RADIOWEJ DLA MOTOCYKLISTY RADIOEXPO 03-04.10.2018 Urządzenia łączności dla Wojska Polskiego oraz dla armii kilkunastu innych państw. Oferta wojskowa obejmuje obecnie radiostacje noszone
Inteligentny czujnik w strukturze sieci rozległej
Inteligentny czujnik w strukturze sieci rozległej Tadeusz Pietraszek Zakopane, 13 czerwca 2002 Plan prezentacji Problematyka pomiarów stężenia gazów w obiektach Koncepcja realizacji rozproszonego systemu
ZL10PLD. Moduł dippld z układem XC3S200
ZL10PLD Moduł dippld z układem XC3S200 Moduły dippld opracowano z myślą o ułatwieniu powszechnego stosowania układów FPGA z rodziny Spartan 3 przez konstruktorów, którzy nie mogą lub nie chcą inwestować
SPECYFIKACJA TECHNICZNA OPROGRAMOWANIA
Synergia Tech Sp. z o.o. ul. Szachowa 1 04-894 Warszawa tel.: +48 (22) 512 83 99 fax: +48 (22) 872 08 26 e-mail: biuro@intelidom.pl http: www.intelidom.pl Szanowny Pan, Janusz Jabłonowski Instytut Informatyki
Filtry cyfrowe i procesory sygnałowe
Filtry cyfrowe i procesory sygnałowe Prezentacja nowego sprzętu do cyfrowego przetwarzania sygnałów w czasie rzeczywistym platformy TMX320C5515 ezdsp USB STICK Porównanie przydatności nowego sprzętu ze
Wykorzystanie standardów serii ISO 19100 oraz OGC dla potrzeb budowy infrastruktury danych przestrzennych
Wykorzystanie standardów serii ISO 19100 oraz OGC dla potrzeb budowy infrastruktury danych przestrzennych dr inż. Adam Iwaniak Infrastruktura Danych Przestrzennych w Polsce i Europie Seminarium, AR Wrocław
WYKŁAD 5. Zestaw DSP60EX. Zestaw DSP60EX
Zestaw DSP60EX Karta DSP60EX współpracuje z sterownikiem DSP60 i stanowi jego rozszerzenie o interfejs we/wy cyfrowy, analogowy oraz użytkownika. Karta z zamontowanym sterownikiem pozwala na wykorzystanie
Instrukcja użytkownika
MMcodec01 Minimoduł z Kodeka Audio układem TLV320AIC23B firmy Texas Instruments. REV 1.0 Instrukcja użytkownika Wersja wstępna. Evalu ation Board s for 51, AVR, ST, PIC microcontrollers Sta- rter Kits
LEKCJA TEMAT: Zasada działania komputera.
LEKCJA TEMAT: Zasada działania komputera. 1. Ogólna budowa komputera Rys. Ogólna budowa komputera. 2. Komputer składa się z czterech głównych składników: procesor (jednostka centralna, CPU) steruje działaniem
Narzędzia uruchomieniowe dla systemów Embedded firmy Total Phase
1 Narzędzia uruchomieniowe dla systemów Embedded firmy Total Phase Narzędzia uruchomieniowe dla systemów Embedded firmy Total Phase Jednym z głównych aspektów procesu programowania systemów wbudowanych
Iteracyjno-rozwojowy proces tworzenia oprogramowania Wykład 3 część 1
Iteracyjno-rozwojowy proces tworzenia oprogramowania Wykład 3 część 1 Zofia Kruczkiewicz 1 Zunifikowany iteracyjno- przyrostowy proces tworzenia oprogramowania kiedy? Przepływ działań Modelowanie przedsiębiorstwa
Architektura Systemu. Architektura systemu umożliwia kontrolowanie iteracyjnego i przyrostowego procesu tworzenia systemu.
Architektura Systemu Architektura systemu umożliwia kontrolowanie iteracyjnego i przyrostowego procesu tworzenia systemu. Architektura jest zbiorem decyzji dotyczących: organizacji systemu komputerowego,
Arkusz: Badanie komponentów komputera.
11.3.7 Arkusz: Badanie komponentów komputera. Wydrukuj i uzupełnij to ćwiczenie. W tym ćwiczeniu, będziesz korzystał z Internetu, gazet oraz lokalnych sklepów, aby zebrać informacje na temat komponentów,
DLA SEKTORA INFORMATYCZNEGO W POLSCE
DLA SEKTORA INFORMATYCZNEGO W POLSCE SRK IT obejmuje kompetencje najważniejsze i specyficzne dla samego IT są: programowanie i zarządzanie systemami informatycznymi. Z rozwiązań IT korzysta się w każdej
Architektura Systemów Komputerowych. Transmisja szeregowa danych Standardy magistral szeregowych
Architektura Systemów Komputerowych Transmisja szeregowa danych Standardy magistral szeregowych 1 Transmisja szeregowa Idea transmisji szeregowej synchronicznej DOUT Rejestr przesuwny DIN CLK DIN Rejestr
Architektura systemów komputerowych. dr Artur Bartoszewski
Architektura systemów komputerowych dr Artur Bartoszewski Układy otoczenia procesora (chipset) Rozwiązania sprzętowe CHIPSET Podstawą budowy płyty współczesnego komputera PC jest Chipset. Zawiera on większość
ZL4PIC uniwersalny zestaw uruchomieniowy dla mikrokontrolerów PIC (v.1.0) Uniwersalny zestaw uruchomieniowy dla mikrokontrolerów PIC
1 ZL4PIC Uniwersalny zestaw uruchomieniowy dla mikrokontrolerów PIC Zestaw jest przeznaczony dla elektroników zajmujących się aplikacjami mikrokontrolerów PIC. Jest on przystosowany do współpracy z mikrokontrolerami
Projektowanie układów scalonych do systemów komunikacji bezprzewodowej
Projektowanie układów scalonych do systemów komunikacji bezprzewodowej Część 1 Dr hab. inż. Grzegorz Blakiewicz Katedra Systemów Mikroelektronicznych Politechnika Gdańska Ogólna charakterystyka Zalety:
FDM - transmisja z podziałem częstotliwości
FDM - transmisja z podziałem częstotliwości Model ten pozwala na demonstrację transmisji jednoczesnej dwóch kanałów po jednym światłowodzie z wykorzystaniem metody podziału częstotliwości FDM (frequency
PL B1. Sposób i układ do modyfikacji widma sygnału ultraszerokopasmowego radia impulsowego. POLITECHNIKA GDAŃSKA, Gdańsk, PL
PL 219313 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 219313 (13) B1 (21) Numer zgłoszenia: 391153 (51) Int.Cl. H04B 7/00 (2006.01) H04B 7/005 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej
Automatyzacja procesów biznesowych Andrzej Sobecki. ESB Enterprise service bus
Automatyzacja procesów biznesowych Andrzej Sobecki ESB Enterprise service bus Plan prezentacji Zdefiniowanie problemu Możliwe rozwiązania Cechy ESB JBI Normalizacja wiadomości w JBI Agile ESB Apache ServiceMix