Procesory sygnałowe (Analog Devices)

Save this PDF as:
 WORD  PNG  TXT  JPG

Wielkość: px
Rozpocząć pokaz od strony:

Download "Procesory sygnałowe (Analog Devices)"

Transkrypt

1 Procesory sygnałowe (Analog Devices) Dariusz Chaberski 24 maja 2014

2 Podział - 2/161

3 Architektura wewnętrzna - 3/161

4 Zewnętrzne peryferia - 4/161

5 Architektura wewnętrzna ADSP /161

6 Interfejs pamięci Interfejs pamięci programu - Pojedynczy bank 6/161

7 Interfejs pamięci Interfejs pamięci danych - Jedna strona 7/161

8 Interfejs pamięci Interfejs pamięci danych - Mechanizm wyboru/odblokowywania stron pamięci 8/161

9 Interfejs pamięci Interfejs wejścia wyjścia - Generowanie sygnału wyboru 9/161

10 Interfejs pamięci Interfejs wejścia wyjścia - Podłączenie prostego układu wejściowego 10/161

11 System wieloprocesorowy Diagram podłączenia - 11/161

12 Interfejs dla układu gospodarza Współdzielenie magistrali - 12/161

13 Interfejs dla układu gospodarza Interfejs szeregowy - 13/161

14 Interfejs dla układu gospodarza Interfejs pamięci dwu-portowej - 14/161

15 ADSP-218x Rdzeń - 15/161

16 ADSP-218x Rdzeń - - Jednostka ALU 16/161

17 ADSP-218x Rdzeń - - Jednostka MAC 17/161

18 ADSP-218x Rdzeń - - Jednostka przesuwająca 18/161

19 ADSP-218x Rdzeń - - Stany wyjściowe SHIFTER ARRAY 19/161

20 ADSP-218x Rdzeń - - Charakterystyka bloku wykrywania wykładnika 20/161

21 ADSP-218x Model programistyczny - - Rejestry 21/161

22 ADSP-218x Model programistyczny - - Filtr FIR 22/161

23 ADSP-218x Model programistyczny - - Filtr FIR 23/161

24 ADSP-218x Model programistyczny - - Filtr FIR 24/161

25 ADSP-218x Model programistyczny - - Filtr FIR 25/161

26 ADSP-218x Model programistyczny - - Filtr FIR 26/161

27 ADSP-218x Model programistyczny - - Proces projektowania 27/161

28 ADSP-218x Przykłady - - Filtr (sekcje bikwadratowe) 28/161

29 ADSP-218x Przykłady - - Filtr (sekcje bikwadratowe) 29/161

30 ADSP-218x Przykłady - - Aproksymacja funkcji sinus 30/161

31 ADSP-218x Przykłady - - Aproksymacja funkcji sinus 31/161

32 ADSP-218x Przykłady - - Aproksymacja funkcji sinus 32/161

33 ADSP-218x Przykłady - - Możenie macierzy 33/161

34 ADSP-218x Przykłady - - Możenie macierzy 34/161

35 Instrukcje ALU - - Add/Add With Carry 35/161

36 Instrukcje ALU - - Add/Add With Carry 36/161

37 Instrukcje ALU - - Subtract X-Y/Subtract X-Y With Borrow 37/161

38 Instrukcje ALU - - Subtract X-Y/Subtract X-Y With Borrow 38/161

39 Instrukcje ALU - - Bitwise Logic: AND, OR, XOR 39/161

40 Instrukcje ALU - - Bit Manipulation: TSTBIT, SETBIT, CLRBIT, TGLBIT 40/161

41 Instrukcje ALU - - Clear: PASS 41/161

42 Instrukcje ALU - - Divide Primitives: DIVS and DIVQ 42/161

43 Instrukcje ALU - - Divide Primitives: DIVS and DIVQ 43/161

44 Instrukcje MAC - - Multiply 44/161

45 Instrukcje MAC - - Multiply With Cumulative Add 45/161

46 Instrukcje MAC - - Multiply With Cumulative Subtract 46/161

47 Instrukcje MAC - - Conditional MR Saturation 47/161

48 Instrukcje Shifter Instructions - - Arithmetic Shift 48/161

49 Instrukcje Shifter Instructions - - Logical Shift 49/161

50 Instrukcje Shifter Instructions - - Normalize 50/161

51 Instrukcje Shifter Instructions - - Derive Exponent 51/161

52 Instrukcje Shifter Instructions - - Derive Exponent 52/161

53 Oprogramowanie The VisualDSP++ IDDE - 53/161

54 Oprogramowanie The VisualDSP++ IDDE - 54/161

55 Oprogramowanie The VisualDSP++ IDDE - 55/161

56 Oprogramowanie The VisualDSP++ IDDE - 56/161

57 Oprogramowanie The VisualDSP++ IDDE - 57/161

58 Oprogramowanie The VisualDSP++ IDDE - 58/161

59 Oprogramowanie The VisualDSP++ IDDE - 59/161

60 ADSP-218x Układy peryferyjne - - Generator adresów 60/161

61 ADSP-218x Układy peryferyjne - - Generator adresów 61/161 Adresowanie proste liniowe pośrednie Adresowanie proste liniowe używające zmiennej adresowej

62 ADSP-218x Układy peryferyjne - - Generator adresów 62/161 Adresowanie modulo adres bazowy 2 n lub wielokrotność 2 n

63 ADSP-218x Układy peryferyjne - - Generator adresów 63/161 Adresowanie modulo przykład 1 Adresowanie modulo przykład 2

64 ADSP-218x Układy peryferyjne - - Układ wymiany pomiędzy magistralami danych 64/161

65 ADSP-218x Układy peryferyjne - - Układ wymiany pomiędzy magistralami danych 65/161 Magistrala PMD AX0 = PM(I4,M4); PX jest ładowany automatycznie kiedykolwiek dane (nie instrukcje) są odczytywane z pamięci programu PM(I4,M4) = AX0; PX jest odczytywany automatycznie (8 młodszych bitów) przy zapisie danych do pamięci programu Magistrala DMD PX = AX0; 8 starszych bitów jest traconych AX0 = PX; 8 starszych bitów jest zastępowanych zerami

66 ADSP-218x Układy peryferyjne - - Porty DMA 66/161

67 ADSP-218x Układy peryferyjne - - Porty DMA 67/161

68 ADSP-218x Układy peryferyjne - - Porty DMA 68/161

69 ADSP-218x Układy peryferyjne - - Porty DMA 69/161

70 ADSP-218x Układy peryferyjne - - Porty DMA 70/161

71 ADSP-218x Układy peryferyjne - - Port szeregowy 71/161

72 ADSP-218x Układy peryferyjne - - Port szeregowy 72/161

73 ADSP-218x Układy peryferyjne - - Port szeregowy 73/161 Rejestr kontrolny systemowy

74 ADSP-218x Układy peryferyjne - - Port szeregowy 74/161 Rejestr kontrolny - wybór źródła synchronizacji

75 ADSP-218x Układy peryferyjne - - Port szeregowy 75/161 Rejestr kontrolny - wybór zakresu synchronizacji

76 ADSP-218x Układy peryferyjne - - Port szeregowy 76/161 Rejestr kontrolny - wybór rodzaju ramki

77 ADSP-218x Układy peryferyjne - - Port szeregowy 77/161 Rejestr kontrolny - wybór stanów aktywnych sygnałów synchronizacji

78 ADSP-218x Układy peryferyjne - - Port szeregowy 78/161 Odbiornik - ramka standardowa

79 ADSP-218x Układy peryferyjne - - Port szeregowy 79/161 Odbiornik - tryb ciągły, ramka standardowa

80 ADSP-218x Układy peryferyjne - - Port szeregowy 80/161 Odbiornik - ramka alternatywna

81 ADSP-218x Układy peryferyjne - - Port szeregowy 81/161 Odbiornik - tryb ciągły, ramka alternatywna

82 ADSP-218x Układy peryferyjne - - Port szeregowy 82/161 Odbiornik - tryb bez ramki

83 ADSP-218x Układy peryferyjne - - Licznik 83/161

84 ADSP-218x Układy peryferyjne - - Licznik 84/161

85 ADSP-218x Układy peryferyjne - - Licznik 85/161

86 ADSP-218x Układy peryferyjne - - Licznik 86/161

87 Procesory sygnałowe (Analog Devices) - Blackfin Podział - 87/161

88 Procesory sygnałowe (Analog Devices) - Blackfin Podział - 88/161

89 Procesory sygnałowe (Analog Devices) - Blackfin Podział - 89/161

90 Procesory sygnałowe (Analog Devices) - Blackfin Podział - 90/161

91 Procesory sygnałowe (Analog Devices) - Blackfin Model programistyczny Schemat blokowy - 91/161

92 Procesory sygnałowe (Analog Devices) - Blackfin Model programistyczny Plik rejestrów - 92/161

93 Procesory sygnałowe (Analog Devices) - Blackfin Model programistyczny Plik rejestrów - 93/161

94 Procesory sygnałowe (Analog Devices) - Blackfin Model programistyczny Tryby pracy MAC - 94/161

95 Procesory sygnałowe (Analog Devices) - Blackfin Model programistyczny Tryby pracy oraz stany procesora - 95/161

96 Procesory sygnałowe (Analog Devices) - Blackfin Model programistyczny Wybrane instrukcje - - Add with Shift 96/161

97 Procesory sygnałowe (Analog Devices) - Blackfin Model programistyczny Wybrane instrukcje - - Shift with Add 97/161

98 Procesory sygnałowe (Analog Devices) - Blackfin Model programistyczny Wybrane instrukcje - - Add Subtract Prescale Down 98/161

99 Procesory sygnałowe (Analog Devices) - Blackfin Model programistyczny Wybrane instrukcje - - Add Subtract Prescale Up 99/161

100 Procesory sygnałowe (Analog Devices) - Blackfin Model programistyczny Wybrane instrukcje - - FREFETCH 100/161

101 Procesory sygnałowe (Analog Devices) - Blackfin Model programistyczny Wybrane instrukcje - - FLUSH 101/161

102 Procesory sygnałowe (Analog Devices) - Blackfin Model programistyczny Wybrane instrukcje - - FLUSHINV 102/161

103 Procesory sygnałowe (Analog Devices) - Blackfin Model programistyczny Wybrane instrukcje - - IFLUSH 103/161

104 Procesory sygnałowe (Analog Devices) - Blackfin Model programistyczny Wybrane instrukcje - - Add on Sign (Vector) 104/161

105 Procesory sygnałowe (Analog Devices) - Blackfin Model programistyczny Wybrane instrukcje - - Add on Sign (Vector) 105/161

106 Procesory sygnałowe (Analog Devices) - Blackfin Model programistyczny Wybrane instrukcje - - Add on Sign (Vector) 106/161

107 Procesory sygnałowe (Analog Devices) - Blackfin Model programistyczny Wybrane instrukcje - - VIT MAX (Compare-Select) (Vector) 107/161

108 Procesory sygnałowe (Analog Devices) - Blackfin Model programistyczny Wybrane instrukcje - - ABS (Vector) 108/161

109 Procesory sygnałowe (Analog Devices) - Blackfin Model programistyczny Wybrane instrukcje - - PACK (Vector) 109/161

110 Procesory sygnałowe (Analog Devices) - Blackfin Model programistyczny Wskaźnik ramki (stos) - 110/161

111 Procesory sygnałowe (Analog Devices) - Blackfin Model programistyczny Wskaźnik ramki (stos) - 111/161

112 Procesory sygnałowe (Analog Devices) - Blackfin ADSP-BF54x Diagram blokowy - 112/161

113 Procesory sygnałowe (Analog Devices) - Blackfin ADSP-BF54x Dostępne konfiguracje pamięci - 113/161

114 Procesory sygnałowe (Analog Devices) - Blackfin ADSP-BF54x Interfejs magistrali zewnętrznej - 114/161

115 Procesory sygnałowe (Analog Devices) - Blackfin ADSP-BF54x Podłączenie 16-to bitowej pamięci DDR - 115/161

116 Procesory sygnałowe (Analog Devices) - Blackfin ADSP-BF54x System przerwań - 116/161

117 Procesory sygnałowe (Analog Devices) - Blackfin ADSP-BF54x System przerwań - 117/161

118 Procesory sygnałowe (Analog Devices) - Blackfin ADSP-BF54x System przerwań - 118/161

119 Procesory sygnałowe (Analog Devices) - Blackfin ADSP-BF54x Kontroler bezpośredniego dostępu do pamięci DMAC0-119/161

120 Procesory sygnałowe (Analog Devices) - Blackfin ADSP-BF54x Port dostępu w trybie DMA dla hosta - 120/161

121 Procesory sygnałowe (Analog Devices) - Blackfin ADSP-BF54x Port ogólnego zastosowania - 121/161

122 Procesory sygnałowe (Analog Devices) - Blackfin ADSP-BF54x Czasomierze - 122/161

123 Procesory sygnałowe (Analog Devices) - Blackfin ADSP-BF54x Czasomierze - 123/161

124 Procesory sygnałowe (Analog Devices) - Blackfin ADSP-BF54x Watchdog - 124/161

125 Procesory sygnałowe (Analog Devices) - Blackfin ADSP-BF54x Licznik obrotów - 125/161

126 Procesory sygnałowe (Analog Devices) - Blackfin ADSP-BF54x Zegar czasu rzeczywistego - 126/161

127 Procesory sygnałowe (Analog Devices) - Blackfin ADSP-BF54x Rozszerzony równoległy interfejs zewnętrzny - 127/161

128 Procesory sygnałowe (Analog Devices) - Blackfin ADSP-BF54x Kompozytor elementów obrazowych - 128/161

129 Procesory sygnałowe (Analog Devices) - Blackfin ADSP-BF54x Interfejs prostej klawiatury - 129/161

130 Procesory sygnałowe (Analog Devices) - SHARC Podział - 130/161

131 Procesory sygnałowe (Analog Devices) - SHARC Podział - 131/161

132 Procesory sygnałowe (Analog Devices) - SHARC Model programistyczny - 132/161

133 Procesory sygnałowe (Analog Devices) - SHARC Generator adresów - 133/161

134 Procesory sygnałowe (Analog Devices) - SHARC ADSP-214xx Kontroler przerwań o programowalnych priorytetach - 134/161 Digital Audio Interface (DAI) Digital Peripheral Interface (DPI)

135 Procesory sygnałowe (Analog Devices) - SHARC ADSP-214xx Kontroler przerwań o programowalnych priorytetach - 135/161

136 Procesory sygnałowe (Analog Devices) - SHARC ADSP-214xx Kontroler przerwań o programowalnych priorytetach - 136/161 IMASK RE/FE - rising and/or falling edge IMASK PRI - high or low interrupt priority.

137 Procesory sygnałowe (Analog Devices) - SHARC ADSP-214xx Blok FFT - 137/161

138 Procesory sygnałowe (Analog Devices) - SHARC ADSP-214xx Blok FIR - 138/161

139 Procesory sygnałowe (Analog Devices) - SHARC ADSP-214xx Blok IIR - 139/161

140 Procesory sygnałowe (Analog Devices) - SHARC ADSP-214xx Blok PWM - 140/161

141 Procesory sygnałowe (Analog Devices) - TigerSHARC Podział - 141/161

142 Procesory sygnałowe (Analog Devices) - TigerSHARC ADSP-TS201 - model programistyczny - 142/161

143 Procesory sygnałowe (Analog Devices) - TigerSHARC Konfiguracja wieloprocesorowa - 143/161

144 Procesory sygnałowe (Analog Devices) - TigerSHARC ALU Add/Subtract - 144/161

145 Procesory sygnałowe (Analog Devices) - TigerSHARC ALU Add/Subtract - - YBR9 = R2 + R8 (S); 145/161

146 Procesory sygnałowe (Analog Devices) - TigerSHARC ALU Add/Subtract - - YSR2 = R1 - R0 (SU); 146/161

147 Procesory sygnałowe (Analog Devices) - TigerSHARC ALU Maximum/Minimum - 147/161

148 Procesory sygnałowe (Analog Devices) - TigerSHARC ALU Maximum/Minimum - - SR9:8= MAX (R3:2, R1:0); 148/161

149 Procesory sygnałowe (Analog Devices) - TigerSHARC ALU Maximum/Minimum - - SR9:8 = MAX (R3:2, R1:0) (Z); 149/161

150 Procesory sygnałowe (Analog Devices) - TigerSHARC ALU Sideways Sum - - XR4 = SUM SR3:2; 150/161

151 Procesory sygnałowe (Analog Devices) - TigerSHARC ALU Sideways Sum - - XR4 = SUM SR3:2 (U); 151/161

152 Procesory sygnałowe (Analog Devices) - TigerSHARC ALU Absolute Value With Parallel Accumulate - - XPR0 += ABS (SR3:2 - SR1:0); 152/161

153 Procesory sygnałowe (Analog Devices) - TigerSHARC ALU Expand - - {X Y XY}Rsd = EXPAND SRm;{X Y XY}Rsq = EXPAND SRmd; 153/161

154 Procesory sygnałowe (Analog Devices) - TigerSHARC CLU The communications logic unit TRm = XCORRS(Rmq, THRd); - 154/161

155 Procesory sygnałowe (Analog Devices) - TigerSHARC Multiplier Multiply-Accumulate (Normal Word) - 155/161

156 Procesory sygnałowe (Analog Devices) - TigerSHARC Multiplier Multiply (Quad-Short Word) - 156/161

157 Procesory sygnałowe (Analog Devices) - TigerSHARC Multiplier Complex Multiply-Accumulate (Short Word) - 157/161

158 Procesory sygnałowe (Analog Devices) - TigerSHARC Shifter Field Extract - 158/161

159 Procesory sygnałowe (Analog Devices) - TigerSHARC Shifter Field/Bit Mask - 159/161

160 Procesory sygnałowe (Analog Devices) - TigerSHARC Shifter Get Bits - 160/161

161 Procesory sygnałowe (Analog Devices) - TigerSHARC Shifter Put Bits - 161/161

System mikroprocesorowy i peryferia. Dariusz Chaberski

System mikroprocesorowy i peryferia. Dariusz Chaberski System mikroprocesorowy i peryferia Dariusz Chaberski System mikroprocesorowy mikroprocesor pamięć kontroler przerwań układy wejścia wyjścia kontroler DMA 2 Pamięć rodzaje (podział ze względu na sposób

Bardziej szczegółowo

Przykładowe pytania DSP 1

Przykładowe pytania DSP 1 Przykładowe pytania SP Przykładowe pytania Systemy liczbowe. Przedstawić liczby; -, - w kodzie binarnym i hexadecymalnym uzupełnionym do dwóch (liczba 6 bitowa).. odać dwie liczby binarne w kodzie U +..

Bardziej szczegółowo

Procesory Blackfin. Część 1

Procesory Blackfin. Część 1 Procesory Blackfin. Część 1 Wykład 7 Projektowanie cyfrowych układów elektronicznych Mgr inż. Łukasz Kirchner lukasz.kirchner@cs.put.poznan.pl http://www.cs.put.poznan.pl/lkirchner Charakterystyka rodziny

Bardziej szczegółowo

Struktura i działanie jednostki centralnej

Struktura i działanie jednostki centralnej Struktura i działanie jednostki centralnej ALU Jednostka sterująca Rejestry Zadania procesora: Pobieranie rozkazów; Interpretowanie rozkazów; Pobieranie danych Przetwarzanie danych Zapisywanie danych magistrala

Bardziej szczegółowo

Systemy wbudowane. Uniwersytet Łódzki Wydział Fizyki i Informatyki Stosowanej. Witold Kozłowski

Systemy wbudowane. Uniwersytet Łódzki Wydział Fizyki i Informatyki Stosowanej. Witold Kozłowski Uniwersytet Łódzki Wydział Fizyki i Informatyki Stosowanej Systemy wbudowane Witold Kozłowski Zakład Fizyki i Technologii Struktur Nanometrowych 90-236 Łódź, Pomorska 149/153 https://std2.phys.uni.lodz.pl/mikroprocesory/

Bardziej szczegółowo

1. Wprowadzenie Programowanie mikrokontrolerów Sprzęt i oprogramowanie... 33

1. Wprowadzenie Programowanie mikrokontrolerów Sprzęt i oprogramowanie... 33 Spis treści 3 1. Wprowadzenie...11 1.1. Wstęp...12 1.2. Mikrokontrolery rodziny ARM...13 1.3. Architektura rdzenia ARM Cortex-M3...15 1.3.1. Najważniejsze cechy architektury Cortex-M3... 15 1.3.2. Rejestry

Bardziej szczegółowo

mgr inż. Adam Korzeniewski p Katedra Systemów Multimedialnych

mgr inż. Adam Korzeniewski p Katedra Systemów Multimedialnych mgr inż. Adam Korzeniewski adamkorz@sound.eti.pg.gda.pl p. 732 - Katedra Systemów Multimedialnych Rynek procesorów sygnałowych Zestawy ewaluacyjne Miary wydajności DSP Współczesne rozwiązania Próbkowanie

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń

Bardziej szczegółowo

Zaliczenie Termin zaliczenia: Sala IE 415 Termin poprawkowy: > (informacja na stronie:

Zaliczenie Termin zaliczenia: Sala IE 415 Termin poprawkowy: > (informacja na stronie: Zaliczenie Termin zaliczenia: 14.06.2007 Sala IE 415 Termin poprawkowy: >18.06.2007 (informacja na stronie: http://neo.dmcs.p.lodz.pl/tm/index.html) 1 Współpraca procesora z urządzeniami peryferyjnymi

Bardziej szczegółowo

Systemy wbudowane Mikrokontrolery

Systemy wbudowane Mikrokontrolery Systemy wbudowane Mikrokontrolery Budowa i cechy mikrokontrolerów Architektura mikrokontrolerów rodziny AVR 1 Czym jest mikrokontroler? Mikrokontroler jest systemem komputerowym implementowanym w pojedynczym

Bardziej szczegółowo

Programowanie Układów Logicznych kod kursu: ETD6203. Szczegóły realizacji projektu indywidualnego W dr inż.

Programowanie Układów Logicznych kod kursu: ETD6203. Szczegóły realizacji projektu indywidualnego W dr inż. Programowanie Układów Logicznych kod kursu: ETD6203 Szczegóły realizacji projektu indywidualnego W1 24.02.2016 dr inż. Daniel Kopiec Projekt indywidualny TERMIN 1: Zajęcia wstępne, wprowadzenie TERMIN

Bardziej szczegółowo

Architektura komputera

Architektura komputera Architektura komputera Architektura systemu komputerowego O tym w jaki sposób komputer wykonuje program i uzyskuje dostęp do pamięci i danych, decyduje architektura systemu komputerowego. Określa ona sposób

Bardziej szczegółowo

Architektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy

Architektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,

Bardziej szczegółowo

Komputery klasy PC. Dariusz Chaberski

Komputery klasy PC. Dariusz Chaberski Komputery klasy PC Dariusz Chaberski Start systemu adres 0xFFFF:0x0000 POST (ang. Power On Self Test) sprawdzenie zmiennej BIOSu 0x0040:0x0072-0x1234 - zimny start (RESET, włączenie zasilania), gorący

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 11 Wejście - wyjście Urządzenia zewnętrzne Wyjściowe monitor drukarka Wejściowe klawiatura, mysz dyski, skanery Komunikacyjne karta sieciowa, modem Urządzenie zewnętrzne

Bardziej szczegółowo

Architektura Systemów Komputerowych. Bezpośredni dostęp do pamięci Realizacja zależności czasowych

Architektura Systemów Komputerowych. Bezpośredni dostęp do pamięci Realizacja zależności czasowych Architektura Systemów Komputerowych Bezpośredni dostęp do pamięci Realizacja zależności czasowych 1 Bezpośredni dostęp do pamięci Bezpośredni dostęp do pamięci (ang: direct memory access - DMA) to transfer

Bardziej szczegółowo

Metody obsługi zdarzeń

Metody obsługi zdarzeń SWB - Przerwania, polling, timery - wykład 10 asz 1 Metody obsługi zdarzeń Przerwanie (ang. Interrupt) - zmiana sterowania, niezależnie od aktualnie wykonywanego programu, spowodowana pojawieniem się sygnału

Bardziej szczegółowo

Wstęp...9. 1. Architektura... 13

Wstęp...9. 1. Architektura... 13 Spis treści 3 Wstęp...9 1. Architektura... 13 1.1. Schemat blokowy...14 1.2. Pamięć programu...15 1.3. Cykl maszynowy...16 1.4. Licznik rozkazów...17 1.5. Stos...18 1.6. Modyfikowanie i odtwarzanie zawartości

Bardziej szczegółowo

Procesory rodziny x86. Dariusz Chaberski

Procesory rodziny x86. Dariusz Chaberski Procesory rodziny x86 Dariusz Chaberski 8086 produkowany od 1978 magistrala adresowa - 20 bitów (1 MB) magistrala danych - 16 bitów wielkość instrukcji - od 1 do 6 bajtów częstotliwośc pracy od 5 MHz (IBM

Bardziej szczegółowo

Przerwania, polling, timery - wykład 9

Przerwania, polling, timery - wykład 9 SWB - Przerwania, polling, timery - wykład 9 asz 1 Przerwania, polling, timery - wykład 9 Adam Szmigielski aszmigie@pjwstk.edu.pl SWB - Przerwania, polling, timery - wykład 9 asz 2 Metody obsługi zdarzeń

Bardziej szczegółowo

LEKCJA TEMAT: Zasada działania komputera.

LEKCJA TEMAT: Zasada działania komputera. LEKCJA TEMAT: Zasada działania komputera. 1. Ogólna budowa komputera Rys. Ogólna budowa komputera. 2. Komputer składa się z czterech głównych składników: procesor (jednostka centralna, CPU) steruje działaniem

Bardziej szczegółowo

Charakterystyka mikrokontrolerów. Przygotowali: Łukasz Glapiński, Mateusz Kocur, Adam Kokot,

Charakterystyka mikrokontrolerów. Przygotowali: Łukasz Glapiński, Mateusz Kocur, Adam Kokot, Charakterystyka mikrokontrolerów Przygotowali: Łukasz Glapiński, 171021 Mateusz Kocur, 171044 Adam Kokot, 171075 Plan prezentacji Co to jest mikrokontroler? Historia Budowa mikrokontrolera Wykorzystywane

Bardziej szczegółowo

Wykład 2. Przegląd mikrokontrolerów 8-bit: -AVR -PIC

Wykład 2. Przegląd mikrokontrolerów 8-bit: -AVR -PIC Wykład 2 Przegląd mikrokontrolerów 8-bit: -AVR -PIC Mikrokontrolery AVR Mikrokontrolery AVR ATTiny Główne cechy Procesory RISC mało instrukcji, duża częstotliwość zegara Procesory 8-bitowe o uproszczonej

Bardziej szczegółowo

2. Budowa układów procesorowych rodziny TMS320C

2. Budowa układów procesorowych rodziny TMS320C 3 Wstęp...8 1. Procesory sygnałowe DSC (Digital Signal Controllers)...11 1.1. Przegląd układów procesorowych czasu rzeczywistego...13 1.2. Procesory rodziny TMS320C2000 firmy Texas Instruments...15 2.

Bardziej szczegółowo

Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek

Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,

Bardziej szczegółowo

Kierunek Inżynieria Akustyczna, V rok Programowalne Układy Cyfrowe. Platforma sprzętowa. Rajda & Kasperek 2014 Katedra Elektroniki AGH 1

Kierunek Inżynieria Akustyczna, V rok Programowalne Układy Cyfrowe. Platforma sprzętowa. Rajda & Kasperek 2014 Katedra Elektroniki AGH 1 Kierunek Inżynieria Akustyczna, V rok Programowalne Układy Cyfrowe Platforma sprzętowa Rajda & Kasperek 2014 Katedra Elektroniki AGH 1 Program wykładu Architektura układów FPGA Rodzina Xilinx Spartan-6

Bardziej szczegółowo

Układ sterowania, magistrale i organizacja pamięci. Dariusz Chaberski

Układ sterowania, magistrale i organizacja pamięci. Dariusz Chaberski Układ sterowania, magistrale i organizacja pamięci Dariusz Chaberski Jednostka centralna szyna sygnałow sterowania sygnały sterujące układ sterowania sygnały stanu wewnętrzna szyna danych układ wykonawczy

Bardziej szczegółowo

Instytut Teleinformatyki

Instytut Teleinformatyki Instytut Teleinformatyki Wydział Fizyki, Matematyki i Informatyki Politechnika Krakowska Mikrokontrolery i Mikroprocesory Timery i przerwania laboratorium: 03 autor: mgr inż. Katarzyna Smelcerz Kraków,

Bardziej szczegółowo

Interfejs urządzeń peryferyjnych

Interfejs urządzeń peryferyjnych Interfejs urządzeń peryferyjnych Terminy - Referaty do 08.05.2010 - Egzamin 09.05.2010 lub 22.05.2010 Typy transmisji informacji Transmisja informacji w komputerach odbywa się przy wykorzystaniu magistrali

Bardziej szczegółowo

Mikrokontroler AVR ATmega32 - wykład 9

Mikrokontroler AVR ATmega32 - wykład 9 SWB - Mikrokontroler AVR ATmega32 - wykład 9 asz 1 Mikrokontroler AVR ATmega32 - wykład 9 Adam Szmigielski aszmigie@pjwstk.edu.pl SWB - Mikrokontroler AVR ATmega32 - wykład 9 asz 2 CechyµC ATmega32 1.

Bardziej szczegółowo

3. Sygnały zegarowe i ich konfiguracja, mechanizmy bezpieczeństwa... 47

3. Sygnały zegarowe i ich konfiguracja, mechanizmy bezpieczeństwa... 47 Spis treści 3 1. Rdzeń Cortex-M3...9 1.1. Firma ARM i jej wyroby...10 1.2. Rodzina rdzeni Cortex...12 1.3. Ogólne spojrzenie na architekturę rdzenia Cortex-M3...13 1.4. Rejestry podstawowe...16 1.5. Przestrzeń

Bardziej szczegółowo

Spis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne

Spis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne Spis treści 5 Spis treœci Co to jest mikrokontroler? Wprowadzenie... 11 Budowa systemu komputerowego... 12 Wejścia systemu komputerowego... 12 Wyjścia systemu komputerowego... 13 Jednostka centralna (CPU)...

Bardziej szczegółowo

Programowalne Układy Logiczne. Wykład I dr inż. Paweł Russek

Programowalne Układy Logiczne. Wykład I dr inż. Paweł Russek Programowalne Układy Logiczne Wykład I dr inż. Paweł Russek Literatura www.actel.com www.altera.com www.xilinx.com www.latticesemi.com Field Programmable Gate Arrays J.V. Oldfield, R.C. Dorf Field Programable

Bardziej szczegółowo

Wstęp: Interfejs portu równoległego 6821 i portu szeregowego 6850 firmy Motorola

Wstęp: Interfejs portu równoległego 6821 i portu szeregowego 6850 firmy Motorola Wstęp: Interfejs portu równoległego 6821 i portu szeregowego 6850 firmy Motorola Struktura systemu 68008 z układami peryferyjnymi 6821, 6050 Na rysunku 1.1 pokazano strukturę stanowiska z interfejsami

Bardziej szczegółowo

Metody optymalizacji soft-procesorów NIOS

Metody optymalizacji soft-procesorów NIOS POLITECHNIKA WARSZAWSKA Wydział Elektroniki i Technik Informacyjnych Instytut Telekomunikacji Zakład Podstaw Telekomunikacji Kamil Krawczyk Metody optymalizacji soft-procesorów NIOS Warszawa, 27.01.2011

Bardziej szczegółowo

Układy czasowo-licznikowe w systemach mikroprocesorowych

Układy czasowo-licznikowe w systemach mikroprocesorowych Układy czasowo-licznikowe w systemach mikroprocesorowych 1 W każdym systemie mikroprocesorowym znajduje zastosowanie układ czasowy lub układ licznikowy Liczba liczników stosowanych w systemie i ich długość

Bardziej szczegółowo

Architektura mikrokontrolera MCS51

Architektura mikrokontrolera MCS51 Architektura mikrokontrolera MCS51 Ryszard J. Barczyński, 2017 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Architektura mikrokontrolera

Bardziej szczegółowo

Technika Mikroprocesorowa

Technika Mikroprocesorowa Technika Mikroprocesorowa Dariusz Makowski Katedra Mikroelektroniki i Technik Informatycznych tel. 631 2648 dmakow@dmcs.pl http://neo.dmcs.p.lodz.pl/tm 1 System mikroprocesorowy? (1) Magistrala adresowa

Bardziej szczegółowo

Współczesne techniki informacyjne

Współczesne techniki informacyjne Współczesne techniki informacyjne są multimedialne, można oczekiwać, że po cywilizacji pisma (i druku) nastąpi etap cywilizacji obrazowej czyli coraz większa jest potrzeba gromadzenia i przysyłania wielkiej

Bardziej szczegółowo

Kurs Elektroniki. Część 5 - Mikrokontrolery. www.knr.meil.pw.edu.pl 1/26

Kurs Elektroniki. Część 5 - Mikrokontrolery. www.knr.meil.pw.edu.pl 1/26 Kurs Elektroniki Część 5 - Mikrokontrolery. www.knr.meil.pw.edu.pl 1/26 Mikrokontroler - autonomiczny i użyteczny system mikroprocesorowy, który do swego działania wymaga minimalnej liczby elementów dodatkowych.

Bardziej szczegółowo

Układ wykonawczy, instrukcje i adresowanie. Dariusz Chaberski

Układ wykonawczy, instrukcje i adresowanie. Dariusz Chaberski Układ wykonawczy, instrukcje i adresowanie Dariusz Chaberski System mikroprocesorowy mikroprocesor C A D A D pamięć programu C BIOS dekoder adresów A C 1 C 2 C 3 A D pamięć danych C pamięć operacyjna karta

Bardziej szczegółowo

organizacja procesora 8086

organizacja procesora 8086 Systemy komputerowe Procesor 8086 - tendencji w organizacji procesora organizacja procesora 8086 " # $ " % strali " & ' ' ' ( )" % *"towego + ", -" danych. Magistrala adresowa jest 20.bitowa, co pozwala

Bardziej szczegółowo

Hardware mikrokontrolera X51

Hardware mikrokontrolera X51 Hardware mikrokontrolera X51 Ryszard J. Barczyński, 2016 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Hardware mikrokontrolera X51 (zegar)

Bardziej szczegółowo

Wybrane bloki i magistrale komputerów osobistych (PC) Opracował: Grzegorz Cygan 2010 r. CEZ Stalowa Wola

Wybrane bloki i magistrale komputerów osobistych (PC) Opracował: Grzegorz Cygan 2010 r. CEZ Stalowa Wola Wybrane bloki i magistrale komputerów osobistych (PC) Opracował: Grzegorz Cygan 2010 r. CEZ Stalowa Wola Ogólny schemat komputera Jak widać wszystkie bloki (CPU, RAM oraz I/O) dołączone są do wspólnych

Bardziej szczegółowo

XMEGA. Warsztaty CHIP Rok akademicki 2014/2015

XMEGA. Warsztaty CHIP Rok akademicki 2014/2015 XMEGA Warsztaty CHIP Rok akademicki 2014/2015 Plan warsztatów: Wprowadzenie do Atmel Studio (20/11/2014) Porty I/O (20/11/2014) Przerwania (27/11/2014) Wykorzystana literatura: [1] Dokumentacja ATMEL(www.atmel.com):

Bardziej szczegółowo

Zastosowania mikrokontrolerów w przemyśle

Zastosowania mikrokontrolerów w przemyśle Zastosowania mikrokontrolerów w przemyśle Cezary MAJ Katedra Mikroelektroniki i Technik Informatycznych Współpraca z pamięciami zewnętrznymi Interfejs równoległy (szyna adresowa i danych) Multipleksowanie

Bardziej szczegółowo

ZASTOSOWANIE PROCESORÓW SYGNAŁOWYCH

ZASTOSOWANIE PROCESORÓW SYGNAŁOWYCH Z A K Ł A D C Y B E R N E T Y K I I E L E K T R O N I K I - W W W. Z C I E. P S. P L ZASTOSOWANIE PROCESORÓW SYGNAŁOWYCH L A B O R A T O R I U M LABORATORIUM SPECJALIZOWANYCH UKŁADÓW SCALONYCH I PROCESORÓW

Bardziej szczegółowo

Podstawy Techniki Mikroprocesorowej

Podstawy Techniki Mikroprocesorowej Podstawy Techniki Mikroprocesorowej Architektury mikroprocesorów Wydział Elektroniki Mikrosystemów i Fotoniki dr inż. Piotr Markowski Na prawach rękopisu. Na podstawie dokumentacji ATmega8535, www.atmel.com.

Bardziej szczegółowo

Architektura Systemów Komputerowych 2

Architektura Systemów Komputerowych 2 Architektura Systemów Komputerowych 2 Pytania egzaminacyjne z części pisemnej mgr inż. Leszek Ciopiński Wykład I 1. Historia i ewolucja architektur komputerowych 1.1. Czy komputer Z3 jest zgodny z maszyną

Bardziej szczegółowo

Porty wejścia/wyjścia w układach mikroprocesorowych i w mikrokontrolerach

Porty wejścia/wyjścia w układach mikroprocesorowych i w mikrokontrolerach 0-- Porty wejścia/wyjścia w układach mikroprocesorowych i w mikrokontrolerach Semestr zimowy 0/0, WIEiK-PK Porty wejścia-wyjścia Input/Output ports Podstawowy układ peryferyjny port wejścia-wyjścia do

Bardziej szczegółowo

MIKROKONTROLERY I MIKROPROCESORY

MIKROKONTROLERY I MIKROPROCESORY PLAN... work in progress 1. Mikrokontrolery i mikroprocesory - architektura systemów mikroprocesorów ( 8051, AVR, ARM) - pamięci - rejestry - tryby adresowania - repertuar instrukcji - urządzenia we/wy

Bardziej szczegółowo

Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe

Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe System mikroprocesorowy 1. Przedstaw schemat blokowy systemu mikroprocesorowego.

Bardziej szczegółowo

2. Architektura mikrokontrolerów PIC16F8x... 13

2. Architektura mikrokontrolerów PIC16F8x... 13 Spis treści 3 Spis treœci 1. Informacje wstępne... 9 2. Architektura mikrokontrolerów PIC16F8x... 13 2.1. Budowa wewnętrzna mikrokontrolerów PIC16F8x... 14 2.2. Napięcie zasilania... 17 2.3. Generator

Bardziej szczegółowo

Dodatek B. Zasady komunikacji z otoczeniem w typowych systemach komputerowych

Dodatek B. Zasady komunikacji z otoczeniem w typowych systemach komputerowych Dodatek B. Zasady komunikacji z otoczeniem w typowych systemach komputerowych B.1. Dostęp do urządzeń komunikacyjnych Sterowniki urządzeń zewnętrznych widziane są przez procesor jako zestawy rejestrów

Bardziej szczegółowo

Podstawy Projektowania Przyrządów Wirtualnych. Wykład 9. Wprowadzenie do standardu magistrali VMEbus. mgr inż. Paweł Kogut

Podstawy Projektowania Przyrządów Wirtualnych. Wykład 9. Wprowadzenie do standardu magistrali VMEbus. mgr inż. Paweł Kogut Podstawy Projektowania Przyrządów Wirtualnych Wykład 9 Wprowadzenie do standardu magistrali VMEbus mgr inż. Paweł Kogut VMEbus VMEbus (Versa Module Eurocard bus) jest to standard magistrali komputerowej

Bardziej szczegółowo

Architektura komputera. Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt

Architektura komputera. Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt Architektura komputera Architektura von Neumanna: Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt Zawartośd tej pamięci jest adresowana przez wskazanie miejsca, bez względu

Bardziej szczegółowo

Technika mikroprocesorowa. Konsola do gier

Technika mikroprocesorowa. Konsola do gier K r a k ó w 1 1. 0 2. 2 0 1 4 Technika mikroprocesorowa Konsola do gier W yk o n a l i : P r o w a d z ą c y: P a w e ł F l u d e r R o b e r t S i t k o D r i n ż. J a c e k O s t r o w s k i Opis projektu

Bardziej szczegółowo

Szkolenia specjalistyczne

Szkolenia specjalistyczne Szkolenia specjalistyczne AGENDA Programowanie mikrokontrolerów w języku C na przykładzie STM32F103ZE z rdzeniem Cortex-M3 GRYFTEC Embedded Systems ul. Niedziałkowskiego 24 71-410 Szczecin info@gryftec.com

Bardziej szczegółowo

2013-04-25. Czujniki obiektowe Sterowniki przemysłowe

2013-04-25. Czujniki obiektowe Sterowniki przemysłowe Ogólne informacje o systemach komputerowych stosowanych w sterowaniu ruchem funkcje, właściwości Sieci komputerowe w sterowaniu informacje ogólne, model TCP/IP, protokoły warstwy internetowej i transportowej

Bardziej szczegółowo

Architektura systemów komputerowych. Poziom układów logicznych. Układy mnoŝące i dzielące

Architektura systemów komputerowych. Poziom układów logicznych. Układy mnoŝące i dzielące Architektura systemów komputerowych Poziom układów logicznych. Układy mnoŝące i dzielące Cezary Bolek Katedra Informatyki Plan wykładu Układy mnoŝące liczby całkowite MnoŜenie liczb bez znaku MnoŜarka

Bardziej szczegółowo

XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej. XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej

XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej. XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej Zestaw pytań finałowych numer : 1 1. Wzmacniacz prądu stałego: własności, podstawowe rozwiązania układowe 2. Cyfrowy układ sekwencyjny - schemat blokowy, sygnały wejściowe i wyjściowe, zasady syntezy 3.

Bardziej szczegółowo

Architektura systemów komputerowych. dr Artur Bartoszewski

Architektura systemów komputerowych. dr Artur Bartoszewski Architektura systemów komputerowych dr Artur Bartoszewski Układy otoczenia procesora (chipset) Rozwiązania sprzętowe CHIPSET Podstawą budowy płyty współczesnego komputera PC jest Chipset. Zawiera on większość

Bardziej szczegółowo

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11 Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1 Spis treúci Przedmowa... 9 Wstęp... 11 1. Komputer PC od zewnątrz... 13 1.1. Elementy zestawu komputerowego... 13 1.2.

Bardziej szczegółowo

Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska

Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska Współpraca z układami peryferyjnymi i urządzeniami zewnętrznymi Testowanie programowe (odpytywanie, przeglądanie) System przerwań Testowanie programowe

Bardziej szczegółowo

Prezentacja systemu RTLinux

Prezentacja systemu RTLinux Prezentacja systemu RTLinux Podstawowe założenia RTLinux jest system o twardych ograniczeniach czasowych (hard real-time). Inspiracją dla twórców RTLinux a była architektura systemu MERT. W zamierzeniach

Bardziej szczegółowo

Wykład 4. Interfejsy USB, FireWire

Wykład 4. Interfejsy USB, FireWire Wykład 4 Interfejsy USB, FireWire Interfejs USB Interfejs USB Interfejs USB Interfejs USB Interfejs USB Interfejs USB Interfejs USB Interfejs USB Interfejs USB Interfejs USB Interfejs USB Interfejs USB

Bardziej szczegółowo

Mikroprocesor Operacje wejścia / wyjścia

Mikroprocesor Operacje wejścia / wyjścia Definicja Mikroprocesor Operacje wejścia / wyjścia Opracował: Andrzej Nowak Bibliografia: Urządzenia techniki komputerowej, K. Wojtuszkiewicz Operacjami wejścia/wyjścia nazywamy całokształt działań potrzebnych

Bardziej szczegółowo

Technika mikroprocesorowa. W. Daca, Politechnika Szczecińska, Wydział Elektryczny, 2007/08

Technika mikroprocesorowa. W. Daca, Politechnika Szczecińska, Wydział Elektryczny, 2007/08 Mikrokontrolery 16-bitowe Oferowane obecnie na rynku mikrokontrolery 16-bitowe opracowane zostały pomiędzy połowa lat 80-tych a początkiem lat 90-tych. Ich powstanie było naturalną konsekwencją ograniczeń

Bardziej szczegółowo

E-TRONIX Sterownik Uniwersalny SU 1.2

E-TRONIX Sterownik Uniwersalny SU 1.2 Obudowa. Obudowa umożliwia montaż sterownika na szynie DIN. Na panelu sterownika znajduje się wyświetlacz LCD 16x2, sygnalizacja LED stanu wejść cyfrowych (LED IN) i wyjść logicznych (LED OUT) oraz klawiatura

Bardziej szczegółowo

Spis treści. Dzień 1. I Konfiguracja sterownika (wersja 1312) II Tryby pracy CPU (wersja 1312) III Bloki funkcyjne (wersja 1312)

Spis treści. Dzień 1. I Konfiguracja sterownika (wersja 1312) II Tryby pracy CPU (wersja 1312) III Bloki funkcyjne (wersja 1312) Spis treści Dzień 1 I Konfiguracja sterownika (wersja 1312) I-3 Zadanie Tworzenie konfiguracji sprzętowej I-4 Tworzenie nowego projektu I-5 Tworzenie stacji poprzez wybór CPU z katalogu I-6 Dodawanie modułów

Bardziej szczegółowo

Magistrala systemowa (System Bus)

Magistrala systemowa (System Bus) Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki systemowa (System Bus) Pamięć operacyjna ROM, RAM Jednostka centralna Układy we/wy In/Out Wstęp do Informatyki

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 8 Magistrale systemowe Magistrala Układy składające się na komputer (procesor, pamięć, układy we/wy) muszą się ze sobą komunikować, czyli być połączone. Układy łączymy ze

Bardziej szczegółowo

Systemy Wbudowane. Założenia i cele przedmiotu: Określenie przedmiotów wprowadzających wraz z wymaganiami wstępnymi: Opis form zajęć

Systemy Wbudowane. Założenia i cele przedmiotu: Określenie przedmiotów wprowadzających wraz z wymaganiami wstępnymi: Opis form zajęć Systemy Wbudowane Kod przedmiotu: SW Rodzaj przedmiotu: kierunkowy ; obowiązkowy Wydział: Informatyki Kierunek: Informatyka Specjalność (specjalizacja): - Poziom studiów: pierwszego stopnia Profil studiów:

Bardziej szczegółowo

Opis funkcjonalny i architektura. Modu³ sterownika mikroprocesorowego KM535

Opis funkcjonalny i architektura. Modu³ sterownika mikroprocesorowego KM535 Opis funkcjonalny i architektura Modu³ sterownika mikroprocesorowego KM535 Modu³ KM535 jest uniwersalnym systemem mikroprocesorowym do pracy we wszelkiego rodzaju systemach steruj¹cych. Zastosowanie modu³u

Bardziej szczegółowo

Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera

Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera Dariusz Wawrzyniak Plan wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działania systemu operacyjnego (2) Definicja systemu operacyjnego (1) Miejsce,

Bardziej szczegółowo

Architektura Systemów Komputerowych. Jednostka ALU Przestrzeń adresowa Tryby adresowania

Architektura Systemów Komputerowych. Jednostka ALU Przestrzeń adresowa Tryby adresowania Architektura Systemów Komputerowych Jednostka ALU Przestrzeń adresowa Tryby adresowania 1 Jednostka arytmetyczno- logiczna ALU ALU ang: Arythmetic Logic Unit Argument A Argument B A B Ci Bit przeniesienia

Bardziej szczegółowo

LABORATORIUM PROCESORY SYGNAŁOWE W AUTOMATYCE PRZEMYSŁOWEJ. Mechanizm przerwań i menadżer zdarzeń procesora sygnałowego F/C240

LABORATORIUM PROCESORY SYGNAŁOWE W AUTOMATYCE PRZEMYSŁOWEJ. Mechanizm przerwań i menadżer zdarzeń procesora sygnałowego F/C240 LABORATORIUM PROCESORY SYGNAŁOWE W AUTOMATYCE PRZEMYSŁOWEJ Mechanizm przerwań i menadżer zdarzeń procesora sygnałowego F/C240 Strona 1 z 12 Opracował mgr inż. Jacek Lis (c) ZNE 2004 1. Mechanizm przerwań

Bardziej szczegółowo

Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera

Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera Dariusz Wawrzyniak Plan wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działania systemu operacyjnego (2) Miejsce, rola i zadania systemu operacyjnego

Bardziej szczegółowo

Sprawozdanie z projektu MARM. Część druga Specyfikacja końcowa. Prowadzący: dr. Mariusz Suchenek. Autor: Dawid Kołcz. Data: r.

Sprawozdanie z projektu MARM. Część druga Specyfikacja końcowa. Prowadzący: dr. Mariusz Suchenek. Autor: Dawid Kołcz. Data: r. Sprawozdanie z projektu MARM Część druga Specyfikacja końcowa Prowadzący: dr. Mariusz Suchenek Autor: Dawid Kołcz Data: 01.02.16r. 1. Temat pracy: Układ diagnozujący układ tworzony jako praca magisterska.

Bardziej szczegółowo

1. Cel ćwiczenia. Celem ćwiczenia jest zestawienie połączenia pomiędzy dwoma sterownikami PLC za pomocą protokołu Modbus RTU.

1. Cel ćwiczenia. Celem ćwiczenia jest zestawienie połączenia pomiędzy dwoma sterownikami PLC za pomocą protokołu Modbus RTU. 1. Cel ćwiczenia Celem ćwiczenia jest zestawienie połączenia pomiędzy dwoma sterownikami PLC za pomocą protokołu Modbus RTU. 2. Porty szeregowe w sterowniku VersaMax Micro Obydwa porty szeregowe sterownika

Bardziej szczegółowo

ZASTOSOWANIA UKŁADÓW FPGA W ALGORYTMACH WYLICZENIOWYCH APPLICATIONS OF FPGAS IN ENUMERATION ALGORITHMS

ZASTOSOWANIA UKŁADÓW FPGA W ALGORYTMACH WYLICZENIOWYCH APPLICATIONS OF FPGAS IN ENUMERATION ALGORITHMS inż. Michał HALEŃSKI Wojskowy Instytut Techniczny Uzbrojenia ZASTOSOWANIA UKŁADÓW FPGA W ALGORYTMACH WYLICZENIOWYCH Streszczenie: W artykule przedstawiono budowę oraz zasadę działania układów FPGA oraz

Bardziej szczegółowo

Kurs SIMATIC S7-300/400 i TIA Portal - Podstawowy. Spis treści. Dzień 1. I System SIEMENS SIMATIC S7 - wprowadzenie (wersja 1503)

Kurs SIMATIC S7-300/400 i TIA Portal - Podstawowy. Spis treści. Dzień 1. I System SIEMENS SIMATIC S7 - wprowadzenie (wersja 1503) Spis treści Dzień 1 I System SIEMENS SIMATIC S7 - wprowadzenie (wersja 1503) I-3 Rodzina sterowników programowalnych SIMATIC S7 firmy SIEMENS I-4 Dostępne moduły i ich funkcje I-5 Jednostki centralne I-6

Bardziej szczegółowo

MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW

MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW Projektowanie urządzeń cyfrowych przy użyciu układów TTL polegało na opracowaniu algorytmu i odpowiednim doborze i zestawieniu układów realizujących różnorodne funkcje

Bardziej szczegółowo

Wykład 3. Przegląd mikrokontrolerów 8-bit: STM8

Wykład 3. Przegląd mikrokontrolerów 8-bit: STM8 Wykład 3 Przegląd mikrokontrolerów 8-bit: - 8051 - STM8 Mikrokontrolery 8051 Rodzina 8051 wzięła się od mikrokontrolera Intel 8051 stworzonego w 1980 roku Mikrokontrolery 8051 były przez długi czas najpopularniejszymi

Bardziej szczegółowo

Podstawy działania układów cyfrowych...2 Systemy liczbowe...2 Kodowanie informacji...3 Informacja cyfrowa...4 Bramki logiczne...

Podstawy działania układów cyfrowych...2 Systemy liczbowe...2 Kodowanie informacji...3 Informacja cyfrowa...4 Bramki logiczne... Podstawy działania układów cyfrowych...2 Systemy liczbowe...2 Kodowanie informacji...3 Informacja cyfrowa...4 Bramki logiczne...4 Podział układów logicznych...6 Cyfrowe układy funkcjonalne...8 Rejestry...8

Bardziej szczegółowo

2.1 Porównanie procesorów

2.1 Porównanie procesorów 1 Wstęp...1 2 Charakterystyka procesorów...1 2.1 Porównanie procesorów...1 2.2 Wejścia analogowe...1 2.3 Termometry cyfrowe...1 2.4 Wyjścia PWM...1 2.5 Odbiornik RC5...1 2.6 Licznik / Miernik...1 2.7 Generator...2

Bardziej szczegółowo

Katedra Metrologii i Systemów Elektronicznych. Interfejs USB

Katedra Metrologii i Systemów Elektronicznych. Interfejs USB Interfejs USB Założenia USB Łatwość dołączenia do PC urządzeń peryferyjnych; Umożliwienie dołączania nowych klas urządzeń, które zwiększają możliwości PC. Niski koszt uzyskania szybkości transmisji do

Bardziej szczegółowo

Wstęp do informatyki. Interfejsy, urządzenia we/wy i komunikacja. Linie magistrali

Wstęp do informatyki. Interfejsy, urządzenia we/wy i komunikacja. Linie magistrali Wstęp doinformatyki Architektura interfejsów Interfejsy, urządzenia we/wy i komunikacja Dr inż. Ignacy Pardyka Akademia Świętokrzyska Kielce, 2001 Slajd 1 Slajd 2 Magistrala Linie magistrali Sterowanie

Bardziej szczegółowo

Ćwiczenie 01 - Strona nr 1 ĆWICZENIE 01

Ćwiczenie 01 - Strona nr 1 ĆWICZENIE 01 ĆWICZENIE 01 Ćwiczenie 01 - Strona nr 1 Polecenie: Bez użycia narzędzi elektronicznych oraz informatycznych, wykonaj konwersje liczb z jednego systemu liczbowego (BIN, OCT, DEC, HEX) do drugiego systemu

Bardziej szczegółowo

Płyty główne rodzaje. 1. Płyta główna w formacie AT

Płyty główne rodzaje. 1. Płyta główna w formacie AT Płyty główne rodzaje 1. Płyta główna w formacie AT Jest formatem płyty głównej typu serwerowego będącej następstwem płyty XT o 8-bitowej architekturze. Została stworzona w celu obsługi 16-bitowej architektury

Bardziej szczegółowo

Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska

Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska Instytut Informatyki Politechnika Poznańska 12 bitowy przetwornik ADC Metoda SAR (ang. successive approximation) Konfigurowalna rozdzielczość: 12b, 10b, 8b,6b Do 19 kanałów analogowych pomiary z 16 źródeł

Bardziej szczegółowo

Współpraca procesora ColdFire z urządzeniami peryferyjnymi

Współpraca procesora ColdFire z urządzeniami peryferyjnymi Współpraca procesora ColdFire z urządzeniami peryferyjnymi 1 Współpraca procesora z urządzeniami peryferyjnymi Interfejsy dostępne w procesorach rodziny ColdFire: Interfejs równoległy, Interfejsy szeregowe:

Bardziej szczegółowo

Wykład Mikroprocesory i kontrolery

Wykład Mikroprocesory i kontrolery Wykład Mikroprocesory i kontrolery Cele wykładu: Poznanie podstaw budowy, zasad działania mikroprocesorów i układów z nimi współpracujących. Podstawowa wiedza potrzebna do dalszego kształcenia się w technice

Bardziej szczegółowo

POLITECHNIKA WARSZAWSKA Wydział Elektroniki i Technik Informacyjnych. Instytut Telekomunikacji Zakład Podstaw Telekomunikacji

POLITECHNIKA WARSZAWSKA Wydział Elektroniki i Technik Informacyjnych. Instytut Telekomunikacji Zakład Podstaw Telekomunikacji POLITECHNIKA WARSZAWSKA Wydział Elektroniki i Technik Informacyjnych Instytut Telekomunikacji Zakład Podstaw Telekomunikacji Kamil Krawczyk Metody optymalizacji soft-procesorów NIOS Opiekun naukowy: dr

Bardziej szczegółowo

Wykład 2. Mikrokontrolery z rdzeniami ARM

Wykład 2. Mikrokontrolery z rdzeniami ARM Wykład 2 Źródło problemu 2 Wstęp Architektura ARM (Advanced RISC Machine, pierwotnie Acorn RISC Machine) jest 32-bitową architekturą (modelem programowym) procesorów typu RISC. Różne wersje procesorów

Bardziej szczegółowo

Mikroprocesory i Mikrosterowniki

Mikroprocesory i Mikrosterowniki Mikroprocesory i Mikrosterowniki Wykład 1 Wydział Elektroniki Mikrosystemów i Fotoniki dr inż. Piotr Markowski Na prawach rękopisu. Na podstawie dokumentacji ATmega8535, www.atmel.com. Konsultacje Pn,

Bardziej szczegółowo

Architektura systemów komputerowych. dr Artur Bartoszewski

Architektura systemów komputerowych. dr Artur Bartoszewski Architektura systemów komputerowych dr Artur Bartoszewski Układy we/wy jak je widzi procesor? Układy wejścia/wyjścia Układy we/wy (I/O) są kładami pośredniczącymi w wymianie informacji pomiędzy procesorem

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 3 Jan Kazimirski 1 Podstawowe elementy komputera. Procesor (CPU) 2 Plan wykładu Podstawowe komponenty komputera Procesor CPU Cykl rozkazowy Typy instrukcji Stos Tryby adresowania

Bardziej szczegółowo

Mikroinformatyka. Koprocesory arytmetyczne 8087, 80187, 80287, i387

Mikroinformatyka. Koprocesory arytmetyczne 8087, 80187, 80287, i387 Mikroinformatyka Koprocesory arytmetyczne 8087, 80187, 80287, i387 Koprocesor arytmetyczny 100 razy szybsze obliczenia numeryczne na liczbach zmiennoprzecinkowych. Obliczenia prowadzone równolegle z procesorem

Bardziej szczegółowo

Zarządzanie pamięcią operacyjną

Zarządzanie pamięcią operacyjną Dariusz Wawrzyniak Plan wykładu Pamięć jako zasób systemu komputerowego hierarchia pamięci przestrzeń owa Wsparcie dla zarządzania pamięcią na poziomie architektury komputera Podział i przydział pamięci

Bardziej szczegółowo