STANOWISKO LABORATORYJNE DO DIAGNOSTYKI UKŁADÓW ELEKTRONICZNYCH ZA POMOCĄ MIESZANEJ SYGNAŁOWO MAGISTRALI TESTUJĄCEJ

Transkrypt

1 Materiały XXXVI Międzyuczelnianej Konferencji Metrologów MKM 04 Politechnika Gdańska Katedra Metrologii i Systemów Elektronicznych STANOWISKO LABORATORYJNE DO DIAGNOSTYKI UKŁADÓW ELEKTRONICZNYCH ZA POMOCĄ MIESZANEJ SYGNAŁOWO MAGISTRALI TESTUJĄJ Przedstawiono stanowisko laboratoryjne do testowania analogowych układów elektronicznych z wykorzystaniem magistrali testującej mieszanej sygnałowo, zgodnej ze standardem IEEE Stanowisko laboratoryjne zrealizowano w oparciu o wyposażone w magistralę IEEE układy scalone STA400, opracowane przez firmę National Semiconductor i Logic Vision. Sterowanie magistralą odbywa się poprzez kontroler wykonany z wykorzystaniem portu równoległego komputera PC. Program sterujący kontrolerem został zrealizowany w środowisku LabWindows/CVI 5.0. Stanowisko umożliwia testowanie układów analogowych metodami opisanymi w normie IEEE , a także badania nowych metod diagnostyki ukierunkowanych na testowanie magistralowe. LABORATORY STAND FOR DIAGNOSIS ELECTRONIC CIRCUITS USING MIXED SIGNAL TEST BUS The laboratory stand for testing analog circuits using mixed signal test bus IEEE is presented. The stand is organized on the base of first general purpose IEEE compliant integrated circuits STA400, manufactured by National Semiconductor and Logic Vision. The main part of stand, IEEE controller, is made using parallel port of computer PC. The controller software has been written in LabWidows/CVI 5.0 environment. A diagnosis of analog circuits based on the methods described in the IEEE standard can be performed with the stand and new diagnostic methods with analog test bus can be evaluated. 1. WSTĘP Standard magistrali testującej mieszanej sygnałowo IEEE [1] został opracowany w 1999 r. Podstawowym zadaniem standardu jest umożliwienie dostępu pomiarowego poprzez magistralę analogową do układów scalonych na pakiecie, co pozwala na uproszczenie lub wyeliminowanie z procesu testowania kosztownych głowic ostrzowych. Standard zapewnia następujące rodzaje testowania: testowanie połączeń - poszukiwanie zwarć i przerw wśród połączeń na pakiecie, testowanie parametryczne - pomiar charakterystyk układów analogowych i testowanie obecności i wartości elementów dyskretnych, testowanie wewnętrzne - testowanie rdzenia elementu mieszanego sygnałowo. Pierwszym komercyjnym układem, w którym zaimplementowano standard jest układ STA400, opracowany przez firmę National Semiconductor i Logic Vision. Na bazie dwóch takich układów zrealizowano stanowisko laboratoryjne.

2 ARCHITEKTURA UKŁADU STA400 Schemat blokowy układu przedstawiony jest na rys. 1. Rdzeń układu, czyli część realizująca jego funkcje użytkowe, składa się z czterech kluczy analogowych o małej rezystancji oraz układu dekodera odpowiadającego za włączenie odpowiedniego klucza. Układ można skonfigurować jako dwa dwuwejściowe analogowe multipleksery lub jeden multiplekser czterowejściowy. 1 3 Dekoder sygnałów sterujących TBIC AB1 AB2 Kontroler TAP Rejestr instrukcji Dekoder instrukcji Rejestr obejściowy dane, sterowanie Rys. 1. Schemat blokowy układu STA400 Fig. 1. Block diagram of STA400 circuit Pomiędzy wyprowadzeniami funkcjonalnymi układu a rdzeniem znajdują się analogowe moduły brzegowe. Analogowe sygnały magistrali doprowadzane są liniami, i poprzez interfejs szyny testowej TBIC łączą się z wewnętrzną magistralą analogową AB1, AB2, która dochodzi do poszczególnych modułów. V CC V CC V CC 3 3 a) b) c) Rys. 2. Przykłady konfiguracji układu STA 400: a) podwójny dwuwejściowy multiplekser, b) pojedynczy czterowejściowy multiplekser, c) 9 sond pomiarowych Fig. 2. Configurations examples of STA 400 circuit: a) dual 2 to 1 multiplexer, b) single 4 to 1 multiplexer, c) nine IEEE probes

3 Stanowisko laboratoryjne do diagnostyki układów elektronicznych Dziewięć modułów może być wykorzystanych w charakterze wirtualnych sond pomiarowych. Sondy te pozwalają obserwować poprzez magistralę na wyprowadzeniach układu analogowe sygnały, lub wymuszać analogowe pobudzenia. Przykłady konfiguracji układu STA 400 pokazane są na rys. 2. Układ STA400 jest wyposażony w trzy podstawowe rejestry: instrukcji, obejściowy i brzegowy. Układ obsługuje wszystkie instrukcje obowiązkowe standardu IEEE oraz dodatkowo kilka instrukcji opcjonalnych. 3. OPIS STANOWISKA LABORATORYJNEGO Schemat blokowy stanowiska pomiarowego jest przedstawiony na rys. 3. Komputer PC IEEE (TAP) Pakiet testowy IEEE Multimetr cyfrowy Regulowane źródło prądowe Rys. 3. Schemat blokowy stanowiska pomiarowego Fig. 3. Block diagram of measurement stand W skład stanowiska wchodzi kontroler magistrali IEEE zrealizowany z wykorzystaniem portu równoległego komputera PC, pakiet testowy, regulowane źródło prądowe oraz multimetr cyfrowy Pakiet testowy Pakiet testowy pokazany jest na rys. 4. Jest on zrealizowany w oparciu o dwa układy U1 i U2 STA400 wyposażone w magistralę IEEE LPT UZAS +8V 12V J8 U3 J1 D1 J4 J11 J12 U3 74HCT U1 STA400 J9 J10 J13 U4 74HCT05 J2 D7 J5 J6 J J3 D4 D3 D5 D6 D2 1 3 RESET U2 STA400 J14 J15 J18 J17 4 S1 J16 PAKIET TESTOWY IEEE Rys. 4. Pakiet testowy Fig. 4. Evaluation board

4 280 Wszystkie wyprowadzenia układów STA400 są dostępne pomiarowo, poprzez dołączenie ich do dwóch złącz J2 i J3. W złączach można bezpośrednio umieszczać płytki z badanymi układami analogowymi zarówno konwencjonalnymi, jak też wyposażonymi w magistralę. System zworek J5 - J7 służy do konfiguracji łańcucha ścieżki brzegowej. Do ustalania konfiguracji i trybu pracy układów STA400 służy pole zworek J9 - J18. Sterowanie portu TAP odbywa się za pośrednictwem kontrolera zrealizowanego z wykorzystaniem portu równoległego komputera PC. Port TAP posiada cztery linie,,, wymagane przez standard IEEE oraz jedną linię opcjonalną. Stan linii portu TAP jest monitorowany za pomocą 5 diod LED. Z powodu dużej rezystancji kluczy magistrali zalecane przez normę IEEE metody diagnostyczne wymagają używania przede wszystkim wymuszeń prądowych. W stanowisku do tych celów wykorzystane jest źródło prądowe DC o regulowanej wartości prądu w zakresie µa. W celu zabezpieczenia przed przekroczeniem dopuszczalnych napięć na wejściach układu STA400 źródło prądowe posiada ograniczenie napięciowe Kontroler magistrali IEEE Kontroler magistrali został zrealizowany programowo z wykorzystaniem portu równoległego komputera. Do sterowania liniami portu TAP badanych układów kontroler wykorzystuje cztery linie wyjściowe portu równoległego i jedną linię wejściową. Program kontrolera został napisany w środowisku LabWindows/CVI 5.0. Kontroler realizuje podstawowe funkcje niezbędne do sterowania magistralą i do analizy odpowiedzi na testy cyfrowe. W szczególności kontroler ma możliwość wysyłania kodów instrukcji do rejestru instrukcji układów STA400 i odczytu słowa statusu z tego rejestru oraz wysyłania danych konfiguracyjnych do rejestru brzegowego i odczytu jego zawartości. Wygląd panelu głównego programu kontrolera pokazany jest na rys. 5. Rys. 5. Panel główny programu kontrolera magistrali Fig. 5. Main panel of bus controller programme

5 Stanowisko laboratoryjne do diagnostyki układów elektronicznych Z lewej strony panelu głównego znajdują się przyciski służące do wysyłania sygnału zerowania oraz przyciski wysyłające instrukcje i dane do odpowiednich rejestrów. Przycisk Wysyłanie Instrukcji pozwala na wysłanie do układów STA400 kodu aktualnej instrukcji i jednoczesne odczytanie statusu z rejestru instrukcji. Wciśnięcie przycisku Wysyłanie Danych powoduje wysłanie do rejestru brzegowego wcześniej ustawionych w odpowiednich polach panelu głównego danych. Jednocześnie jest odczytywana zawartość rejestru brzegowego obrazująca m.in. stan komparatorów w modułach i układzie TBIC. Wybór instrukcji wysyłanej do układu odbywa się przy pomocy menu przedstawionego na rys. 6. Obok nazwy wybranej instrukcji wyświetlany jest jej kod binarny. Rys. 6. Wybór instrukcji Fig. 6. Instruction selection Prawa część panelu głównego zawiera pola, w których wpisuje się wartości bitów, które mają zostać wysłane do rejestru brzegowego układu. Wartości bitów w tych polach określają konfigurację modułów i układu TBIC. W panelu umieszczone są dwa komplety takich pól, co pozwala niezależnie konfigurować obydwa układy na pakiecie. Na samym dole panelu głównego znajduje się panel pokazujący zawartość rejestrów brzegowych lub obejściowych odczytaną w trakcie wysyłania do nich danych. Panel ten jest przedstawiony na rys. 7 dla czterech możliwych konfiguracji ścieżki brzegowej. Rys. 7. Panel z zawartością rejestrów brzegowych i rejestrów obejściowych Fig. 7. Boundary registers and bypass registers panel

6 282 Informacja z tego panelu jest wykorzystywana m.in. w trakcie testowania połączeń, gdzie wybrane bity rejestru brzegowego obrazują stan komparatorów w interfejsie TBIC i modułach. Istnieje możliwość rejestracji dokonywanych operacji przesłań instrukcji i danych do/z pakietu testowego. Wysyłane instrukcje i dane oraz odczytany status i bity odczytane z rejestrów danych są zapisywane w pliku wskazanym przez użytkownika. Poniżej pokazana jest zawartość przykładowego pliku z zarejestrowanymi operacjami wykonywanymi przez użytkownika: KONTROLER IEEE RESET I OUT: I IN: D OUT: D IN: W pierwszej linii pliku zamieszczany jest nagłówek, taki sam we wszystkich plikach. Kolejna linia zawiera słowo RESET oznaczające, że dokonano resetu układu za pomocą przycisku Reset 5x=1. Słowo oznacza również reset układu, ale wykonany sprzętowo przy pomocy linii. Litera I na początku linii oznacza, że bity podane po dwukropku dotyczą rejestru instrukcji, a literka D oznacza rejestr danych. Jeśli po myślniku występuje słowo OUT oznacza to, że wartości bitów podane po dwukropku były wysłane do pakietu z programu, a słowo IN oznacza, iż są to dane odczytane z pakietu. W jednej linii umieszczane są zawartości rejestrów dwóch układów wchodzących w skład pakietu. Najpierw jest podawana zawartość rejestrów układu nr 1 a później układu nr 2. W podanym powyżej przykładzie w linii I-OUT do układu nr 1 wysyłana jest instrukcja EXTEST (kod ), do układu nr 2 instrukcja BYPASS (kod ) a w linii I-IN zawarty jest odczytywany status. Następnie w linii D-OUT do rejestru brzegowego układu nr 1 wysyłane jest 48 bitów danych a do rejestru obejściowego układu nr 2 jednobitowa dana 1. W linii D-IN odczytywana jest poprzednia zawartość rejestru brzegowego, obrazująca stan układu przed wysłaniem danych. 4. PRZYKŁADY POMIARÓW WYKONYWANYCH PRZY POMOCY STANOWISKA LABORATORYJNEGO Zrealizowane stanowisko znalazło zastosowanie w laboratorium studenckim na 5 roku Wydziału Elektroniki, Telekomunikacji i Informatyki Politechniki Gdańskiej. Jest również wykorzystywane do praktycznej weryfikacji metod diagnostyki ukierunkowanych na testowanie układów elektronicznych z wykorzystaniem magistrali mieszanej sygnałowo IEEE

7 Stanowisko laboratoryjne do diagnostyki układów elektronicznych Na rys. 8 zaprezentowano przykład wykorzystania magistrali do pomiaru rezystancji elementu umieszczonego pomiędzy wyprowadzeniami układów STA400 z użyciem wykonanego stanowiska. Bardziej złożone metody testowania i diagnostyki z wykorzystaniem magistrali zostały opisane w pracach [3-6]. Proces pomiarowy składa się z dwóch etapów. W pierwszym etapie (rys. 8a) pobudzenie ze źródła prądowego przez linię i klucz S5 interfejsu TBIC i klucz SB1 modułu dochodzi do węzła pierwszego układu, połączonego z rezystorem R X, a następnie poprzez węzeł układu IC2, klucz SG modułu i węzeł V G do masy. Napięcie w węźle mierzone jest woltomierzem połączonym z linią, po przejściu przez klucze SB2 i S6. W etapie drugim (rys. 8b) pobudzenie prądowe jest dołączone analogicznie jak w poprzednim etapie, natomiast napięcie jest mierzone w węźle drugiego układu za pośrednictwem kluczy SB2 i S6 i linii. I IC2 I IC2 AB1 AB1 AB2 S5 SB1 R X IT U S6 SB2 SG V AB2 a) UG I T S5 SB1 R X b) SB2 Rys. 8. Pomiar rezystancji elementu z wykorzystaniem magistrali IEEE Fig. 8. Measuring a resistance between two pins using test bus IEEE Wartość mierzonej rezystancji wyznaczamy z zależności: U G SG S6 V U U U RX IT =. (1) Jak widać w powyższym przykładzie, użycie magistrali pozwala na dostęp zewnętrznych przyrządów testujących do poszczególnych elementów dołączonych do wyprowadzeń układów wyposażonych w magistralę bez konieczności stosowania głowic ostrzowych W ten sposób jest możliwe przetestowanie zarówno elementów analogowych na pakiecie jak również połączeń między układami scalonymi. Wykorzystanie do tego celu tradycyjnych metod dostępu za pomocą głowic ostrzowych, przy współczesnych technologiach montażu i dużej gęstości upakowania elementów na pakiecie, jest niemożliwe lub znacznie utrudnione. 5. PODSUMOWANIE Wykonane stanowisko laboratoryjne pozwoliło na zapoznanie studentów z najnowszymi trendami w dziedzinie testowania analogowych układów elektronicznych a także na

8 284 przeprowadzenie badań nowych metod pomiarowych ukierunkowanych na testowanie z wykorzystaniem magistrali. Przeprowadzone badania potwierdziły użyteczność układów STA400 wyposażonych w magistralę IEEE do diagnostyki układów analogowych. Układy te z powodzeniem mogą być zastosowane do pomiarów z dokładnością od ułamka do pojedynczych procentów kilkuelementowych struktur rezystancyjnych. Badania wykazały również wady układów STA400, a przede wszystkim dużą rezystancję kluczy magistrali analogowej oraz błędy pomiaru napięć (na poziomie kilku miliwoltów) w module, który jest dołączony kluczem SG do masy. W dalszym etapie badania obejmą pomiary zmiennoprądowe elementów RLC z wykorzystaniem magistrali. LITERATURA 1. IEEE Standard for a Mixed-Signal Test Bus. IEEE Std Filliter K.., Duzevik I.: Mixed Signal Testing Using the IEEE STA400. National Semiconductor Application Note Dezember Toczek W., Bartosiński B.: Strategie testowania układów analogowych z wykorzystaniem magistrali IEEE Materiały konferencyjne V Szkoła-Konferencja Metrologia Wspomagana Komputerowo, MWK 2001, Rynia k/warszawy, maja 2001, t.3, s Bartosiński B.: Diagnostyka układów analogowych z wykorzystaniem magistrali testującej mieszanej sygnałowo IEEE Pomiary Automatyka Kontrola 2002, nr 7/8, s Bartosiński B.: Zastosowanie układów testowych STA 400 z magistralą testującą mieszaną sygnałowo IEE do diagnostyki układów analogowych. Materiały konferencyjne VI Szkoła-Konferencja Metrologia Wspomagana Komputerowo, MWK 2003, Waplewo, maja 2003, t. 2, s Zaranek W.: Diagnostyka układów analogowych z wykorzystaniem magistrali IEEE Praca dyplomowa, Wydział Elektroniki Telekomunikacji i Informatyki Politechniki Gdańskiej, Gdańsk, ABSTRACT The paper presents laboratory stand for testing analog circuits using mixed signal test bus IEEE Chapter 1 introduces IEEE Standard for a Mixed-Signal Test Bus. In chapter 2 the architecture of STA400, the first circuit with IEEE test bus is presented. Chapter 3 presents block diagram of laboratory stand and its elements: controller IEEE , evaluation board and software. In chapter 4 an example of measurements with mixed signal test bus is presented. Chapter 5 includes conclusions on using laboratory stand by students and in testing of analog electronic circuits.