UKŁAD EDMA I MODULACJA AMPLITUDOWA
|
|
- Stefan Orzechowski
- 9 lat temu
- Przeglądów:
Transkrypt
1 1. Pytania na kartkówkę POLITECHNIKA WROCŁAWSKA WYDZIAŁ ELEKTRONIKI MIKROSYSTEMÓW I FOTONIKI\ LABORATORIUM PROCESORÓW SYGNAŁOWYCH UKŁAD EDMA I MODULACJA AMPLITUDOWA zadeklarować odpowiednie zmienne globalne i napisać funkcję obsługi przerwania służącą do generacji efektu echa zadeklarować odpowiednie zmienne globalne i napisać funkcję obsługi przerwania do filtracji SOI zadeklarować odpowiednie zmienne globalne i napisać funkcję obsługi przerwania do filtracji NOI wymienić po kolei instrukcje biblioteki csl, niezbędne do uruchomienia portu szeregowego (podać typ przyjmowanych parametrów i zwracanych wartości) wymienić po kolei instrukcje biblioteki csl niezbędne do konfiguracji układu licznika (podać typ przyjmowanych parametrów i zwracanych wartości) wymienić po kolei instrukcje niezbędne do konfiguracji układu przerwań (podać typ przyjmowanych parametrów i zwracanych wartości) 2. Opis zadania do wykonania Celem laboratorium jest napisanie programu wykonującego modulację amplitudową sygnału mowy pochodzącego z mikrofonu. Modulacja amplitudowa jest jednym z najprostszych sposobów modulacji sygnału. Polega ona na przemnożeniu sygnału modulowanego przez funkcję sinusoidalną o zadanej częstotliwości, nazywanej częstotliwością modulacji. W pierwszym krokiem do osiągnięcia tego celu jest napisanie programu, który wykorzystując bufor kołowy, będzie generował sygnał sinusoidalny, który należy zaobserwować na oscyloskopie. Następnym krokiem będzie modulacja sygnału mowy generowaną funkcją sinusoidalną. Ostatnim elementem będzie oprogramowanie układu licznika, który będzie źródłem sygnału synchronizacji dla zmian częstotliwości modulacji. Program ramowy jest do pobrania na stronie internetowej przedmiotu. W komentarzach są podane instrukcje w jaki sposób modyfikować pobranych kod. Sygnał wyjściowy do portu szeregowego, będzie generowany przez układ bezpośredniego dostępu do pamięci EDMA. W tym celu należy skonfigurować układ EDMA, tak aby pobierał dane z bufora kołowego i kopiował je do rejestru zapisu portu szeregowego. Konieczne jest uruchomienie mechanizmu transferów łączonych (ang. link transfer), aby po zakończeniu transmisji całej zawartości bufora, układ rozpoczął ponowne kopiowanie danych od początku.
2 2. Układ EDMA Układ EDMA jest to układ tzw. bezpośredniego dostępu do pamięci. Bezpośredniość ta polega na tym, że do kopiowania danych z jednego miejsca pamięci do drugiego nie jest w najmniejszym nawet stopniu wykorzystywany rdzeń procesora. Dane przesyłane są po magistrali danych z jednego miejsca pamięci do drugiego. W klasycznym kopiowaniu danych natomiast dana jest pobierana do rejestru mikroprocesora i za pomocą drugiego rozkazu zapisywana z rejestru do pamięci. Przepływ danych zatem odbywa się poprzez mikroprocesor. Przesyłanie danych za pomocą układu DMA jest efektywne wtedy, gdy mikroprocesor w tym samym czasie realizuje inne zadania. Typową sytuacją, w której wykorzystywany jest układ DMA jest akwizycja danych z przetworników analogowo cyfrowych i wysyłanie przetworzonych danych do przetworników cyfrowo analogowych. Zaangażowanie układu DMA do odbierania i nadawania danych jest w takiej sytuacji niezwykle efektywne, ponieważ procesor, pracujący zwykle z częstotliwością wielokrotnie większą niż układy przetworników, nie musi czekać aż przetwornik będzie gotowy do odebrania nadawanej danej. Zamiast tego umieszcza on przetworzoną próbkę w specjalnym buforze obsługiwanym przez układ DMA i zaczyna kolejny cykl przetwarzania, pozostawiając zadanie wysłania próbki układowi DMA. Jeszcze bardziej efektywnym sposobem wykorzystania układu DMA jest zastosowanie podwójnego buforowania albo inaczej buforowania typu ping pong. Metoda ta polega na takim oprogramowaniu układu DMA, aby zapisywał dane naprzemiennie do dwóch buforów bufora ping i bufora pong. Wówczas układ DMA synchronizuje się procesorem po przesłaniu całego jednego bufora. W czasie gdy układ DMA zapisuje lub odczytuje dane z bufora ping, mikroprocesor przetwarza bufor pong, a potem odwrotnie. W tej metodzie układ DMA pracuje najefektywniej, dlatego jest ona wykorzystywana do przetwarzania sygnałów VIDEO. Dla każdego kanału DMA w danym momencie wykorzystywana jest tylko jedna konfiguracja, która jest zapisana w specjalnej tablicy w pamięci parametrów układu DMA(ang. parameters RAM). Jest to obszar pamięci, który dzieli się na dwie części. Pierwsza z nich jest wykorzystywana przez aktualnie wykonywany transfer do zapisu bieżących stanów rejestrów. W drugiej części są zapisywane parametry(konfiguracje) do przeładowania po zakończeniu transferu i tego obszaru układ DMA nie może modyfikować. W momencie gdy Array/Frame count i Element count są równe odpowiednio 0 i 1, następuje zakończenie transferu, załadowanie następnej konfiguracji spod adresu wskazanego w rejestrze Link address oraz wywołanie przerwania. Oczywiście, jeżeli nie jest to potrzebne, linkowanie może nie być wykonane(gdy Link address=0000h) oraz przerwanie nie musi być wykonane.
3 BUFOROWANIE TYPU PING-PONG 0180h, PING 01B0h, PONG KONFIGURACJE TRANSFERÓW Options (LINK=1) Source (SRC) addresss Array/Frame count Destination (DST) address = &Bufor_ping Array/Frame index reload Options (LINK=1) Element index Link address = 01B0h Source (SRC) addresss Array/Frame count Destination (DST) address = &Bufor_pong Array/Frame index reload Element index Link address = 0180h KANAŁY 0 DSPINT 1 TINT0 2 TINT1 3 SD_INT 4 EXT_INT4 5 EXT_INT5 6 EXT_INT6 8 EDMA_TCC8 9 EDMA_TCC9 10 EDMA_TCC10 11 EDMA_TCC11 12 XEVT0 13 REVT0 14 XEVT1 15 REVT1 Rys. 1 Buforowanie typu ping pong W obsłudze przerwania od układu DMA należy sprawdzać, dla którego kanału został zakończony transfer. Aby to sprawdzić, należy użyć funkcji EDMA_intTest(Uint32 tccintnum) która sprawdza, czy dla podanego argumentu został ustawiony odpowiadający mu bit w rejestrze CIPR(Complete Interrupt Pending Register) czyli czy został już zakończony transfer. Po sprawdzeniu, należy koniecznie wyzerować ten bit używając funkcji EDMA_intClear(Uint32 tccintnum). Jest to niezbędne, gdyż zapobiega ponownemu wywołaniu przerwania dla obsłużonego już transferu. Numer bitu odpowiada przetłumaczonemu TCC(Transfer Complete Code) na kod 1 z 16. TCC jest to 4-bitowy kod przydzielany każdemu transferowi i jest on jego identyfikatorem. Na przykład indeksowi 12 (w rejestrze CIPR) odpowiada TCC równe 1100b w systemie binarnym. Aby nastąpiło wywołanie przerwania muszą być ustawione następujące bity: ustawiony bit CIEn w rejestrze CIER ustawiony bit TCINT w rejestrze OPT TCC ustawione na wartość n
4 Przykładowo, jeżeli TCC = 1100b, a bit CIPR[12] jest ustawiony na 1 po zakończeniu transferu, to procesor wykona przerwanie tylko gdy CIER[12] = 1. Tab. 1 Opcje transferu zawatość pola OPT parametrów transferu Bity field symval Wartość Opis PRI 0 7h Priorytety dla zdarzeń DMA. 0 Zarezerwowane dla żądań od pamięci cache L2. HIGH 1h Wysoki priorytet. LOW 2h Niski priorytet. 3h 7h Zarezerwowane ESIZE 0 3h Rozmiar elementu. 32BIT 0 32-bity. 16BIT 1h 16-bitów 8BIT 2h 8-bitów. 3h Zarezerwowane. 26 2DS Bit wymiaru źródła NO 0 1-wymiarowe źrodło. YES 1 2-wymiarowe źródło SUM 0 3h Aktualizacja adresu źródła NONE 0 Tryb stałego adresu. Adres źródła nie jest zmieniany. INC 1h Inkrementacja adresu źródła zależna od bitów 2DS i FS. DEC 2h Dekrementacja adresu źródła zależna od bitów 2DS i FS. IDX 3h Adres źródła modyfikowany przez index/frame index zależny od bitów 2DS i FS. 23 2DD Wymiary NO 0 Przeznaczenie 1-wymiarowe YES 1 Przeznaczenie 2-wymiarowe DUM 0 3h Aktualizacja adresu prze. NONE 0 Tryb stałego adresu. Adres prze nie jest zmieniany. INC 1h Inkrementacja adresu prze zależna od bitów 2DS i FS. DEC 2h Dekrementacja adresu prze zależna od bitów 2DS i FS. IDX 3h Adres prze modyfikowany przez index/frame index zależny od bitów 2DS i FS. 20 TCINT Bit Transfer complete interrupt NO 0 Transfer complete indication jest wyłączone. Bity w rejestrze CIPR nie będą ustawiane po zakończeniu transferu. YES 1 Rejestr CIPR jest ustawiony według kodu TCC TCC OF(value) 0 Fh Kod TCC używany jako identyfikator kanału Reserved 0 Zarezerwowane. Odczyt zawsze da w wyniku 0, natomiast zapis również da 0 niezależnie od argumentu. 1 LINK Łączenie transferów. NO 0 Łączenie transferów wyłączone. YES 1 Łączenie transferów włączone. Po zakończeniu transferu konfiguracja kanału zostaje przeładowana przez konfigurację spod Link w rejestrze RLD. 0 FS Synchronizacja ramki NO 0 Kanał jest zsynchronizowany z elementem/tablicą YES 1 Kanał jest zsynchronizowany z ramką. field i symval są nazwami używanymi przez bibliotekę CSL.
5 Tab. 2 Znaczenie bitów SUM/DUM (ang. source/destination update mode) SUM/DUM Modyfikacja adresów Transfer 1-wymiarowy Transfer 2-wymiarowy 00 brak Wszystkie elementy są pod tym samym adresem 01 inkrementacja Elementy następują po sobie w sposób ciągły, a każdy kolejny element jest pod wyższym adresem 10 dektrementacja Elementy następują po sobie w sposób ciągły, a każdy kolejny element jest pod niższym adresem 11 przesunięcie (offset) Wszystkie elementy w ramce są oddalone od siebie o ELEIDX. Wszystkie ramki są oddalone od siebie o FRMIDX Wszystkie elementy w tablicy są pod tym samym adresem Elementy w ramce następują po sobie w sposób ciągły, a każdy kolejny element jest pod wyższym adresem. Ramki są oddalone od siebie o wartość FRMIDX. Elementy w ramce następują po sobie w sposób ciągły, a każdy kolejny element jest pod niższym adresem. Ramki są oddalone od siebie o wartość FRMIDX. Zarezerwowane a) Parametry początkowe transferu Array/Frame count = 0002h = reload = b) Parametry po przesłaniu jednego elementu Array/Frame count = 0002h = 0003h reload = c) Parametry po przesłaniu całej ramki Array/Frame count = 0001h = reload = d) Parametry końcowe transferu Array/Frame count = 0000h = 0001h reload = Rys. 2 Przykład transferu 1D-1D 3 ramek po 4 elementy (SUM 00, DUM 01, FS 0)
6 Z rys. 2 wynika, że mamy do czynienia z transferem ze źródła o stałym adresie (np. portu szeregowego) do jednowymiarowej tablicy prze. reload wpisywany jest do po zakończeniu każdej ramki i informuje ile przypada na nią elementów, a Element count ile jeszcze zostało do przesłania. Natomiast Array/Frame count mówi, ile tablic/ramek zostało do przesłania. Należy zwrócić uwagę, że dla liczenie zaczyna się od 4 i kończy na 1, a dla Array/Frame count zaczyna się od 2 i kończy na 0. Osiągnięcie końcowych wartości powoduje wywołanie przerwania, pod warunkiem że ustawione są odpowiednie bity (patrz tabelka wyżej). Opis funkcji do konfiguracji układu EDMA hedma_handle EDMA_open(int chanum, Uint32 flags) Aktywowanie miejsca w pamięci do przechowywania parametrów aktualnie wykonywanego transferu. hedma_handle EDMA_allocTable(int tablenum); Alokuje miejsce dla konfiguracji, która będzie przeładowywana po wykonaniu transferu. Aby wybrać pierwsze wolne miejsce, należy wywołać funkcję z argumentem -1. Układ DMA nie może modyfikować zawartości tej tablicy. gedmaconfigxmt.dst = MCBSP_getXmtAddr(hMcbsp1); pobiera adres rejstru nadajnika portu szeregowego i wpisuje go do adresu prze dla DMA. int EDMA_intAlloc(int tcc); Alokuje Transfer Completion Code. Jest to kod zgłaszany po zakończeniu transferu i jest indywidualny dla każdego kanału DMA. Aby wybrać pierwszy wolny kod należy użyć argumentu -1. gedmaconfigxmt.opt = EDMA_FMK(OPT,TCC,gXmtChan); Zapisanie kodu TCC dla kanału nadawczego. EDMA_config(EDMA_Handle hedma, EDMA_Config *config); Wpisanie konfiguracji pod wskazany adres. gedmaconfigxmt.src= EDMA_SRC_OF(gBufferXmtPong); Wskazanie źródła(buforu), z którego kopiowane są dane.
7 EDMA_link(EDMA_Handle parent,edma_handle child); Linkowanie konfiguracji(transferów). Pierwszy argument funkcji to rodzic, a drugi to dziecko. Najpierw należy użyć wskaźnika który był używany z EDMA_open, aby przypisać go do konkretnego urządzenia(czyli McBSP1). Następnie wpisujemy konfiguracje do tablicy parameters RAM. Do konfiguracji Pong linkowana jest struktura Ping, a Ping jest łączone z Pong, czyli wracamy następuje zapętlenie. W późniejszej fazie wzajemne linkowanie następuje tylko dla transferów zainicjowanych funkcją EDMA_allocTable. Należy również zwrócić uwagę na zamianę miejsc pomiędzy parent i child w następnych linkowaniach. EDMA_intEnable(intNum); Aktywuje przerwanie dla wybranego kodu TCC poprzez modyfikację rejestru CIER. EDMA_enableChannel(EDMA_Handle hedma); Musi nastąpić jawne aktywowanie kanału. Przyjmuje tylko uchwyty od EDMA_open.
PROCESORY SYGNAŁOWE - LABORATORIUM. Ćwiczenie nr 05
PROCESORY SYGNAŁOWE - LABORATORIUM Ćwiczenie nr 05 Obsługa układu bezpośredniego dostępu do pamięci i realizacja operacji modulacji z wykorzystaniem buforów ping-pong 1. Układ bezpośredniego dostępu do
PROCESORY SYGNAŁOWE - LABORATORIUM. Ćwiczenie nr 03
PROCESORY SYGNAŁOWE - LABORATORIUM Ćwiczenie nr 03 Obsługa portu szeregowego, układu kodeka audio i pierwsze przetwarzanie sygnałów (cyfrowa regulacja głośności) 1. Konfiguracja układu szeregowego portu
Mikroprocesor Operacje wejścia / wyjścia
Definicja Mikroprocesor Operacje wejścia / wyjścia Opracował: Andrzej Nowak Bibliografia: Urządzenia techniki komputerowej, K. Wojtuszkiewicz Operacjami wejścia/wyjścia nazywamy całokształt działań potrzebnych
organizacja procesora 8086
Systemy komputerowe Procesor 8086 - tendencji w organizacji procesora organizacja procesora 8086 " # $ " % strali " & ' ' ' ( )" % *"towego + ", -" danych. Magistrala adresowa jest 20.bitowa, co pozwala
PROCESORY SYGNAŁOWE - LABORATORIUM. Ćwiczenie nr 04
PROCESORY SYGNAŁOWE - LABORATORIUM Ćwiczenie nr 04 Obsługa buforów kołowych i implementacja filtrów o skończonej i nieskończonej odpowiedzi impulsowej 1. Bufor kołowy w przetwarzaniu sygnałów Struktura
Instytut Teleinformatyki
Instytut Teleinformatyki Wydział Fizyki, Matematyki i Informatyki Politechnika Krakowska Mikrokontrolery i Mikroprocesory DMA (Direct Memory Access) laboratorium: 05 autor: mgr inż. Katarzyna Smelcerz
Logiczny model komputera i działanie procesora. Część 1.
Logiczny model komputera i działanie procesora. Część 1. Klasyczny komputer o architekturze podanej przez von Neumana składa się z trzech podstawowych bloków: procesora pamięci operacyjnej urządzeń wejścia/wyjścia.
Hardware mikrokontrolera X51
Hardware mikrokontrolera X51 Ryszard J. Barczyński, 2016 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Hardware mikrokontrolera X51 (zegar)
Organizacja typowego mikroprocesora
Organizacja typowego mikroprocesora 1 Architektura procesora 8086 2 Architektura współczesnego procesora 3 Schemat blokowy procesora AVR Mega o architekturze harwardzkiej Wszystkie mikroprocesory zawierają
Rejestry procesora. Nazwa ilość bitów. AX 16 (accumulator) rejestr akumulatora. BX 16 (base) rejestr bazowy. CX 16 (count) rejestr licznika
Rejestry procesora Procesor podczas wykonywania instrukcji posługuje się w dużej części pamięcią RAM. Pobiera z niej kolejne instrukcje do wykonania i dane, jeżeli instrukcja operuje na jakiś zmiennych.
Standard transmisji równoległej LPT Centronics
Standard transmisji równoległej LPT Centronics Rodzaje transmisji szeregowa równoległa Opis LPT łącze LPT jest interfejsem równoległym w komputerach PC. Standard IEEE 1284 został opracowany w 1994 roku
Podstawy Informatyki DMA - Układ bezpośredniego dostępu do pamięci
Układ Podstawy Informatyki - Układ bezpośredniego dostępu do pamięci alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi Plan wykładu Układ 1 Układ Wymiana informacji Idea Zasady pracy maszyny W Architektura
LEKCJA TEMAT: Zasada działania komputera.
LEKCJA TEMAT: Zasada działania komputera. 1. Ogólna budowa komputera Rys. Ogólna budowa komputera. 2. Komputer składa się z czterech głównych składników: procesor (jednostka centralna, CPU) steruje działaniem
Architektura komputerów
Architektura komputerów Tydzień 11 Wejście - wyjście Urządzenia zewnętrzne Wyjściowe monitor drukarka Wejściowe klawiatura, mysz dyski, skanery Komunikacyjne karta sieciowa, modem Urządzenie zewnętrzne
2. PORTY WEJŚCIA/WYJŚCIA (I/O)
2. PORTY WEJŚCIA/WYJŚCIA (I/O) 2.1 WPROWADZENIE Porty I/O mogą pracować w kilku trybach: - przesyłanie cyfrowych danych wejściowych i wyjściowych a także dla wybrane wyprowadzenia: - generacja przerwania
Technika Mikroprocesorowa Laboratorium 5 Obsługa klawiatury
Technika Mikroprocesorowa Laboratorium 5 Obsługa klawiatury Cel ćwiczenia: Głównym celem ćwiczenia jest nauczenie się obsługi klawiatury. Klawiatura jest jednym z urządzeń wejściowych i prawie zawsze występuje
Instytut Teleinformatyki
Instytut Teleinformatyki Wydział Fizyki, Matematyki i Informatyki Politechnika Krakowska Mikrokontrolery i Mikroprocesory Przetwornik ADC laboratorium: 04 autor: mgr inż. Katarzyna Smelcerz Kraków, 2016
Architektura komputera. Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt
Architektura komputera Architektura von Neumanna: Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt Zawartośd tej pamięci jest adresowana przez wskazanie miejsca, bez względu
Komunikacja w mikrokontrolerach Laboratorium
Laboratorium Ćwiczenie 4 Magistrala SPI Program ćwiczenia: konfiguracja transmisji danych między mikrokontrolerem a cyfrowym czujnikiem oraz sterownikiem wyświetlaczy 7-segmentowych przy użyciu magistrali
Architektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy
Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,
Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek
Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,
Mikroprocesory i Mikrosterowniki Magistrala szeregowa I2C / TWI Inter-Integrated Circuit Two Wire Interface
Mikroprocesory i Mikrosterowniki Magistrala szeregowa I2C / TWI Inter-Integrated Circuit Two Wire Interface Wydział Elektroniki Mikrosystemów i Fotoniki dr inż. Piotr Markowski Na prawach rękopisu. Na
Urządzenia zewnętrzne
Urządzenia zewnętrzne SZYNA ADRESOWA SZYNA DANYCH SZYNA STEROWANIA ZEGAR PROCESOR PAMIĘC UKŁADY WE/WY Centralna jednostka przetw arzająca (CPU) DANE PROGRAMY WYNIKI... URZ. ZEWN. MO NITORY, DRUKARKI, CZYTNIKI,...
Rozdział ten zawiera informacje na temat zarządzania Modułem Modbus TCP oraz jego konfiguracji.
1 Moduł Modbus TCP Moduł Modbus TCP daje użytkownikowi Systemu Vision możliwość zapisu oraz odczytu rejestrów urządzeń, które obsługują protokół Modbus TCP. Zapewnia on odwzorowanie rejestrów urządzeń
Start Bity Bit Stop 1 Bit 0 1 2 3 4 5 6 7 Par. 1 2. Rys. 1
Temat: Obsługa portu komunikacji szeregowej RS232 w systemie STRC51. Ćwiczenie 2. (sd) 1.Wprowadzenie do komunikacji szeregowej RS232 Systemy bazujące na procesorach C51 mogą komunikować się za pomocą
Wyświetlacz alfanumeryczny LCD zbudowany na sterowniku HD44780
Dane techniczne : Wyświetlacz alfanumeryczny LCD zbudowany na sterowniku HD44780 a) wielkość bufora znaków (DD RAM): 80 znaków (80 bajtów) b) możliwość sterowania (czyli podawania kodów znaków) za pomocą
Parametryzacja przetworników analogowocyfrowych
Parametryzacja przetworników analogowocyfrowych wersja: 05.2015 1. Cel ćwiczenia Celem ćwiczenia jest zaprezentowanie istoty działania przetworników analogowo-cyfrowych (ADC analog-to-digital converter),
LABORATORIUM PROCESORY SYGNAŁOWE W AUTOMATYCE PRZEMYSŁOWEJ. Przetwornik ADC procesora sygnałowego F/C240 i DAC C240 EVM
LABORATORIUM PROCESORY SYGNAŁOWE W AUTOMATYCE PRZEMYSŁOWEJ Przetwornik ADC procesora sygnałowego F/C240 i DAC C240 EVM Strona 1 z 7 Opracował mgr inż. Jacek Lis (c) ZNE 2004 1.Budowa przetwornika ADC procesora
Metody obsługi zdarzeń
SWB - Przerwania, polling, timery - wykład 10 asz 1 Metody obsługi zdarzeń Przerwanie (ang. Interrupt) - zmiana sterowania, niezależnie od aktualnie wykonywanego programu, spowodowana pojawieniem się sygnału
Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami
Rok akademicki 2015/2016, Wykład nr 6 2/21 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2015/2016
Magistrala systemowa (System Bus)
Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki systemowa (System Bus) Pamięć operacyjna ROM, RAM Jednostka centralna Układy we/wy In/Out Wstęp do Informatyki
Bit 11 pierwszego słowa komunikacji acyklicznej ustawny jest na wartość 0 i nie podlega modyfikacji.
1 2 Posługując się komunikacją acykliczną do dyspozycji mamy 4 słowa za pomocą których przesyłamy identyfikację żądania, numer parametru jego indeks oraz wartość. Pierwsze słowo PKE zawiera informację
Mikrokontroler ATmega32. System przerwań Porty wejścia-wyjścia Układy czasowo-licznikowe
Mikrokontroler ATmega32 System przerwań Porty wejścia-wyjścia Układy czasowo-licznikowe 1 Przerwanie Przerwanie jest inicjowane przez urządzenie zewnętrzne względem mikroprocesora, zgłaszające potrzebę
Architektura komputerów
Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń
Komunikacja w mikrokontrolerach. Magistrala szeregowa I2C / TWI Inter-Integrated Circuit Two Wire Interface
Komunikacja w mikrokontrolerach Magistrala szeregowa I2C / TWI Inter-Integrated Circuit Two Wire Interface Wydział Elektroniki Mikrosystemów i Fotoniki dr inż. Piotr Markowski Na prawach rękopisu. Na podstawie
Technika mikroprocesorowa I Wykład 2
Technika mikroprocesorowa I Wykład 2 Literatura: www.zilog.com Z80 Family, CPU User Manual Cykle magistrali w mikroprocesorze Z80 -odczyt kodu rozkazu, -odczyt-zapis pamięci, -odczyt-zapis urządzenia we-wy,
Instrukcja obsługi czytnika MM-R32
Instrukcja obsługi czytnika MM-R32 MM-R32 Copyright 2011 by MicroMade All rights reserved Wszelkie prawa zastrzeżone MicroMade Gałka i Drożdż sp. j. 64-920 PIŁA, ul. Wieniawskiego 16 Tel./fax: (67) 213.24.14
Technika mikroprocesorowa I Studia niestacjonarne rok II Wykład 2
Technika mikroprocesorowa I Studia niestacjonarne rok II Wykład 2 Literatura: www.zilog.com Z80 Family, CPU User Manual Cykle magistrali w mikroprocesorze Z80 -odczyt kodu rozkazu, -odczyt-zapis pamięci,
ad a) Konfiguracja licznika T1 Niech nasz program składa się z dwóch fragmentów kodu: inicjacja licznika T1 pętla główna
Technika Mikroprocesorowa Laboratorium 4 Obsługa liczników i przerwań Cel ćwiczenia: Celem ćwiczenia jest nabycie umiejętności obsługi układów czasowo-licznikowych oraz obsługi przerwań. Nabyte umiejętności
Pomoc dla użytkowników systemu asix 6. www.asix.com.pl. Strategia buforowa
Pomoc dla użytkowników systemu asix 6 www.asix.com.pl Strategia buforowa Dok. Nr PLP6024 Wersja: 29-01-2010 ASKOM i asix to zastrzeżone znaki firmy ASKOM Sp. z o. o., Gliwice. Inne występujące w tekście
Opis procedur asemblera AVR
Piotr Kalus PWSZ Racibórz 10.05.2008 r. Opis procedur asemblera AVR init_lcd Plik: lcd4pro.hvr Procedura inicjuje pracę alfanumerycznego wyświetlacza LCD za sterownikiem HD44780. Wyświetlacz działa w trybie
Architektura Systemów Komputerowych. Bezpośredni dostęp do pamięci Realizacja zależności czasowych
Architektura Systemów Komputerowych Bezpośredni dostęp do pamięci Realizacja zależności czasowych 1 Bezpośredni dostęp do pamięci Bezpośredni dostęp do pamięci (ang: direct memory access - DMA) to transfer
Przerwania, polling, timery - wykład 9
SWB - Przerwania, polling, timery - wykład 9 asz 1 Przerwania, polling, timery - wykład 9 Adam Szmigielski aszmigie@pjwstk.edu.pl SWB - Przerwania, polling, timery - wykład 9 asz 2 Metody obsługi zdarzeń
asix5 Podręcznik użytkownika Strategia buforowa
asix5 Podręcznik użytkownika Podręcznik użytkownika Dok. Nr PLP5024 Wersja: 29-07-2007 Podręcznik użytkownika asix5 ASKOM i asix to zastrzeżone znaki firmy ASKOM Sp. z o. o., Gliwice. Inne występujące
Zastosowania mikrokontrolerów w przemyśle
Zastosowania mikrokontrolerów w przemyśle Cezary MAJ Katedra Mikroelektroniki i Technik Informatycznych Współpraca z pamięciami zewnętrznymi Interfejs równoległy (szyna adresowa i danych) Multipleksowanie
Działanie systemu operacyjnego
Budowa systemu komputerowego Działanie systemu operacyjnego Jednostka centralna dysku Szyna systemowa (magistrala danych) drukarki pamięci operacyjnej I NIC sieci Pamięć operacyjna Przerwania Przerwania
ZAKŁAD SYSTEMÓW ELEKTRONICZNYCH I TELEKOMUNIKACYJNYCH Laboratorium Podstaw Telekomunikacji WPŁYW SZUMÓW NA TRANSMISJĘ CYFROWĄ
Laboratorium Podstaw Telekomunikacji Ćw. 4 WPŁYW SZUMÓW NA TRANSMISJĘ CYFROWĄ 1. Zapoznać się z zestawem do demonstracji wpływu zakłóceń na transmisję sygnałów cyfrowych. 2. Przy użyciu oscyloskopu cyfrowego
Mikrooperacje. Mikrooperacje arytmetyczne
Przygotowanie: Przemysław Sołtan e-mail: kerk@moskit.ie.tu.koszalin.pl Mikrooperacje Mikrooperacja to elementarna operacja wykonywana podczas jednego taktu zegara mikroprocesora na informacji przechowywanej
Instytut Teleinformatyki
Instytut Teleinformatyki Wydział Fizyki, Matematyki i Informatyki Politechnika Krakowska Mikroprocesory i mikrokontrolery Przerwania laboratorium: 04 autor: mgr inż. Michał Lankosz dr hab. Zbisław Tabor,
Układ sterowania, magistrale i organizacja pamięci. Dariusz Chaberski
Układ sterowania, magistrale i organizacja pamięci Dariusz Chaberski Jednostka centralna szyna sygnałow sterowania sygnały sterujące układ sterowania sygnały stanu wewnętrzna szyna danych układ wykonawczy
Programowanie na poziomie sprzętu. Tryb chroniony cz. 1
Tryb chroniony cz. 1 Moduł zarządzania pamięcią w trybie chronionym (z ang. PM - Protected Mode) procesorów IA-32 udostępnia: - segmentację, - stronicowanie. Segmentacja mechanizm umożliwiający odizolowanie
1. Cel ćwiczenia. 2. Podłączenia urządzeń zewnętrznych w sterowniku VersaMax Micro
1. Cel ćwiczenia Celem ćwiczenia jest zaprojektowanie sterowania układem pozycjonowania z wykorzystaniem sterownika VersaMax Micro oraz silnika krokowego. Do algorytmu pozycjonowania wykorzystać licznik
Spis treści. 1 Moduł Modbus TCP 4
Spis treści 1 Moduł Modbus TCP 4 1.1 Konfigurowanie Modułu Modbus TCP................. 4 1.1.1 Lista elementów Modułu Modbus TCP............ 4 1.1.2 Konfiguracja Modułu Modbus TCP.............. 5 1.1.3
Działanie systemu operacyjnego
Działanie systemu operacyjnego Budowa systemu komputerowego Jednostka centralna Sterownik dysku Sterownik drukarki Sterownik sieci Szyna systemowa (magistrala danych) Sterownik pamięci operacyjnej Pamięć
TRX API opis funkcji interfejsu
TRX Krzysztof Kryński Cyfrowe rejestratory rozmów seria KSRC TRX API opis funkcji interfejsu Kwiecień 2013 Copyright TRX TRX ul. Garibaldiego 4 04-078 Warszawa Tel. 22 871 33 33 Fax 22 871 57 30 www.trx.com.pl
Wydział Elektryczny Katedra Telekomunikacji i Aparatury Elektronicznej. Instrukcja do zajęć laboratoryjnych z przedmiotu:
Politechnika Białostocka Wydział Elektryczny Katedra Telekomunikacji i Aparatury Elektronicznej Instrukcja do zajęć laboratoryjnych z przedmiotu: Architektura i Programowanie Procesorów Sygnałowych Numer
Programowanie Niskopoziomowe
Programowanie Niskopoziomowe Wykład 8: Procedury Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Wstęp Linkowanie z bibliotekami zewnętrznymi Operacje na stosie
Instytut Teleinformatyki
Instytut Teleinformatyki Wydział Fizyki, Matematyki i Informatyki Politechnika Krakowska Mikrokontrolery i Mikroprocesory Timery i przerwania laboratorium: 03 autor: mgr inż. Katarzyna Smelcerz Kraków,
Obługa czujników do robota śledzącego linie. Michał Wendland 171628 15 czerwca 2011
Obługa czujników do robota śledzącego linie. Michał Wendland 171628 15 czerwca 2011 1 Spis treści 1 Charakterystyka projektu. 3 2 Schematy układów elektronicznych. 3 2.1 Moduł czujników.................................
Wydział Elektryczny Katedra Telekomunikacji i Aparatury Elektronicznej
Politechnika Białostocka Wydział Elektryczny Katedra Telekomunikacji i Aparatury Elektronicznej Instrukcja do zajęć laboratoryjnych z przedmiotu: Przetwarzanie Sygnałów Kod: TS1C400027 Temat ćwiczenia:
Procesy pojęcia podstawowe. 1.1 Jak kod źródłowy przekształca się w proces
Procesy pojęcia podstawowe 1 1.1 Jak kod źródłowy przekształca się w proces W języku wysokiego poziomu tworzy się tak zwany kod źródłowy który po zapisaniu będzie plikiem z programem źródłowym. Plik źródłowy
1 Moduł Modbus ASCII/RTU
1 Moduł Modbus ASCII/RTU Moduł Modbus ASCII/RTU daje użytkownikowi Systemu Vision możliwość komunikacji z urządzeniami za pomocą protokołu Modbus. Moduł jest konfigurowalny w taki sposób, aby umożliwiał
MARM Odtwarzacz plików MP3 z kardy SD
Warszawa, 01.02.2016 MARM Odtwarzacz plików MP3 z kardy SD Hubert Kasprzyk 1. Założenia projektowe Celem projektu jest zaimplementowanie odpowiednich algorytmów, umożliwiających odtworzenie plików MP3
Instrukcja uruchomienia i obsługi Programu Użytkownika Kas Posnet PUK
Warszawa 10-03-2015 r Instrukcja uruchomienia i obsługi Programu Użytkownika Kas Posnet PUK Posnet Polska S.A. ul. Municypalna 33, 02-281 Warszawa ver 2.02 1 1. Wstęp W Państwa ręce oddajemy Program Użytkownika
ADVANCE ELECTRONIC. Instrukcja obsługi aplikacji. Modbus konfigurator. Modbus konfigurator. wersja 1.1
Instrukcja obsługi aplikacji 1 1./ instalacja aplikacji. Aplikacja służy do zarządzania, konfigurowania i testowania modułów firmy Advance Electronic wyposażonych w RS485 pracujących w trybie half-duplex.
SEGMENT TCP CZ. II. Suma kontrolna (ang. Checksum) liczona dla danych jak i nagłówka, weryfikowana po stronie odbiorczej
SEGMENT TCP CZ. I Numer portu źródłowego (ang. Source port), przeznaczenia (ang. Destination port) identyfikują aplikacje wysyłającą odbierającą dane, te dwie wielkości wraz adresami IP źródła i przeznaczenia
Podstawy techniki cyfrowej Układy wejścia-wyjścia. mgr inż. Bogdan Pietrzak ZSR CKP Świdwin
Podstawy techniki cyfrowej Układy wejścia-wyjścia mgr inż. Bogdan Pietrzak ZSR CKP Świdwin 1 Układem wejścia-wyjścia nazywamy układ elektroniczny pośredniczący w wymianie informacji pomiędzy procesorem
Instytut Teleinformatyki
Instytut Teleinformatyki Wydział Fizyki, Matematyki i Informatyki Politechnika Krakowska Mikroprocesory i mikrokontrolery Obsługa portu szeregowego laboratorium: 05 autor: mgr inż. Michal Lankosz dr hab.
ARCHITEKTURA PROCESORA,
ARCHITEKTURA PROCESORA, poza blokami funkcjonalnymi, to przede wszystkim: a. formaty rozkazów, b. lista rozkazów, c. rejestry dostępne programowo, d. sposoby adresowania pamięci, e. sposoby współpracy
Zadanie Zaobserwuj zachowanie procesora i stosu podczas wykonywania następujących programów
Operacje na stosie Stos jest obszarem pamięci o dostępie LIFO (Last Input First Output). Adresowany jest niejawnie przez rejestr segmentowy SS oraz wskaźnik wierzchołka stosu SP. Używany jest do przechowywania
Przykładowe pytania DSP 1
Przykładowe pytania SP Przykładowe pytania Systemy liczbowe. Przedstawić liczby; -, - w kodzie binarnym i hexadecymalnym uzupełnionym do dwóch (liczba 6 bitowa).. odać dwie liczby binarne w kodzie U +..
1.2 Schemat blokowy oraz opis sygnałów wejściowych i wyjściowych
Dodatek A Wyświetlacz LCD. Przeznaczenie i ogólna charakterystyka Wyświetlacz ciekłokrystaliczny HY-62F4 zastosowany w ćwiczeniu jest wyświetlaczem matrycowym zawierającym moduł kontrolera i układ wykonawczy
Instrukcja do ćwiczenia : Matryca komutacyjna
Instrukcja do ćwiczenia : Matryca komutacyjna 1. Wstęp Każdy kanał w systemach ze zwielokrotnieniem czasowym jest jednocześnie określany przez swoją współrzędną czasową T i współrzędną przestrzenną S.
PRZERWANIA. 1. Obsługa zdarzeń, odpytywanie i przerwania Obsługa zdarzeń jest jedną z kluczowych funkcji w prawie każdym systemie czasu rzeczywistego.
PRZERWANIA 1. Obsługa zdarzeń, odpytywanie i Obsługa zdarzeń jest jedną z kluczowych funkcji w prawie każdym systemie czasu rzeczywistego. Istnieją dwie metody pozyskania informacji o zdarzeniach: 1. Cykliczne
Programowanie w językach asemblera i C
Programowanie w językach asemblera i C Mariusz NOWAK Programowanie w językach asemblera i C (1) 1 Dodawanie dwóch liczb - program Napisać program, który zsumuje dwie liczby. Wynik dodawania należy wysłać
Architektura komputerów. Układy wejścia-wyjścia komputera
Architektura komputerów Układy wejścia-wyjścia komputera Wspópraca komputera z urządzeniami zewnętrznymi Integracja urządzeń w systemach: sprzętowa - interfejs programowa - protokół sterujący Interfejs
WPROWADZENIE Mikrosterownik mikrokontrolery
WPROWADZENIE Mikrosterownik (cyfrowy) jest to moduł elektroniczny zawierający wszystkie środki niezbędne do realizacji wymaganych procedur sterowania przy pomocy metod komputerowych. Platformy budowy mikrosterowników:
1 Moduł Modbus ASCII/RTU 3
Spis treści 1 Moduł Modbus ASCII/RTU 3 1.1 Konfigurowanie Modułu Modbus ASCII/RTU............. 3 1.1.1 Lista elementów Modułu Modbus ASCII/RTU......... 3 1.1.2 Konfiguracja Modułu Modbus ASCII/RTU...........
Instytut Teleinformatyki
Instytut Teleinformatyki Wydział Fizyki, Matematyki i Informatyki Politechnika Krakowska Mikroprocesory i mikrokontrolery Obsługa portów wyjścia procesora AVR laboratorium: 06 autor: mgr inż. Katarzyna
PROGRAM TESTOWY LCWIN.EXE OPIS DZIAŁANIA I INSTRUKCJA UŻYTKOWNIKA
EGMONT INSTRUMENTS PROGRAM TESTOWY LCWIN.EXE OPIS DZIAŁANIA I INSTRUKCJA UŻYTKOWNIKA EGMONT INSTRUMENTS tel. (0-22) 823-30-17, 668-69-75 02-304 Warszawa, Aleje Jerozolimskie 141/90 fax (0-22) 659-26-11
Wyjście do drukarki Centronix
Wyjście do drukarki Centronix Model M-0 do Dydaktycznego Systemu Mikroprocesorowego DSM-1 Instrukcja uŝytkowania Copyright 2007 by MicroMade All rights reserved Wszelkie prawa zastrzeŝone MicroMade Gałka
Konfiguracja parametrów pozycjonowania GPS 09.05.2008 1/5
Konfiguracja parametrów pozycjonowania GPS 09.05.2008 1/5 Format złożonego polecenia konfigurującego system pozycjonowania GPS SPY-DOG SAT ProSafe-Flota -KGPS A a B b C c D d E e F f G g H h I i J j K
asix4 Podręcznik użytkownika DMS500 - drajwer protokołu analizatorów DURAG DMS 500 Podręcznik użytkownika
asix4 Podręcznik użytkownika DMS500 - drajwer protokołu analizatorów DURAG DMS 500 Podręcznik użytkownika Dok. Nr PLP4021 Wersja: 04-10-2005 Podręcznik użytkownika asix4 ASKOM i asix to zastrzeżone znaki
Adresowanie obiektów. Adresowanie bitów. Adresowanie bajtów i słów. Adresowanie bajtów i słów. Adresowanie timerów i liczników. Adresowanie timerów
Adresowanie obiektów Bit - stan pojedynczego sygnału - wejście lub wyjście dyskretne, bit pamięci Bajt - 8 bitów - wartość od -128 do +127 Słowo - 16 bitów - wartość od -32768 do 32767 -wejście lub wyjście
Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska
Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska Programowanie aplikacji sieci Ethernet Przykład 1 Na podstawie: Monk S.: Arduino dla początkujących, HELION, Gliwice 2014 2 Arduino z nakładką
Funkcje sterownika CellBOX-UxR ModBUS RTU
BIATEL S.A. Plac Piłsudskiego 1 00 078 Warszawa Funkcje sterownika CellBOX-UxR ModBUS RTU Białystok 2006-10-13 wersja 1.2 Opracował: mgr inż. Paweł Kozłowski BIATEL S.A. 1 Funkcje sterownika CellBOX Modbus
Konfigurator Modbus. Instrukcja obsługi programu Konfigurator Modbus. wyprodukowano dla
Wersja 1.1 29.04.2013 wyprodukowano dla 1. Instalacja oprogramowania 1.1. Wymagania systemowe Wspierane systemy operacyjne (zarówno w wersji 32 i 64 bitowej): Windows XP Windows Vista Windows 7 Windows
Działanie systemu operacyjnego
Budowa systemu komputerowego Działanie systemu operacyjnego Jednostka centralna dysku Szyna systemowa (magistrala danych) drukarki pamięci operacyjnej sieci Pamięć operacyjna Przerwania Przerwania Przerwanie
Programowanie mikrokontrolerów. 8 listopada 2007
Programowanie mikrokontrolerów Marcin Engel Marcin Peczarski 8 listopada 2007 Alfanumeryczny wyświetlacz LCD umożliwia wyświetlanie znaków ze zbioru będącego rozszerzeniem ASCII posiada zintegrowany sterownik
Licznik rewersyjny MD100 rev. 2.48
Licznik rewersyjny MD100 rev. 2.48 Instrukcja obsługi programu PPH WObit mgr inż. Witold Ober 61-474 Poznań, ul. Gruszkowa 4 tel.061/8350-620, -800 fax. 061/8350704 e-mail: wobit@wobit.com.pl Instrukcja
Przetwornik analogowo-cyfrowy
Przetwornik analogowo-cyfrowy Przetwornik analogowo-cyfrowy A/C (ang. A/D analog to digital; lub angielski akronim ADC - od słów: Analog to Digital Converter), to układ służący do zamiany sygnału analogowego
UTK ARCHITEKTURA PROCESORÓW 80386/ Budowa procesora Struktura wewnętrzna logiczna procesora 80386
Budowa procesora 80386 Struktura wewnętrzna logiczna procesora 80386 Pierwszy prawdziwy procesor 32-bitowy. Zawiera wewnętrzne 32-bitowe rejestry (omówione zostaną w modułach następnych), pozwalające przetwarzać
dokument DOK 02-05-12 wersja 1.0 www.arskam.com
ARS3-RA v.1.0 mikro kod sterownika 8 Linii I/O ze zdalną transmisją kanałem radiowym lub poprzez port UART. Kod przeznaczony dla sprzętu opartego o projekt referencyjny DOK 01-05-12. Opis programowania
Materiały dodatkowe Krótka charakterystyka protokołu MODBUS
Katedra Inżynierii Systemów Sterowania Materiały dodatkowe Krótka charakterystyka protokołu MODBUS Opracowali: mgr inż. Tomasz Karla Data: Luty, 2017 r. Dodatkowe informacje Materiały dodatkowe mają charakter
Architektury Komputerów - Laboratorium Informatyka III rok studia dzienne
Architektury Komputerów - Laboratorium Informatyka III rok studia dzienne Ćwiczenie nr 3: Komunikacja szeregowa w systemach mikroprocesorowych Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z systemami
Industrial Ethernet Dokumentacja techniczna połączenia Sterowniki S7-400(300) firmy Siemens - System PRO-2000 firmy MikroB
Industrial Ethernet Dokumentacja techniczna połączenia Sterowniki S7-400(300) firmy Siemens - System PRO-2000 firmy MikroB Zawartość: 1. Konfiguracja sterownika (STEP-7) 2. Definicja połączenia (STEP-7)
Komunikacja w mikrokontrolerach Laboratorium
Laboratorium Ćwiczenie 3 Magistrala I 2 C Program ćwiczenia: konfiguracja transmisji danych między mikrokontrolerem a cyfrowym czujnikiem przy użyciu magistrali I 2 C. Zagadnienia do przygotowania: podstawy
Politechnika Warszawska
Politechnika Warszawska Wydział Elektryczny Laboratorium Teletechniki Skrypt do ćwiczenia T.03 Podstawowe zasady modulacji amlitudy na przykładzie modulacji DSB 1. Podstawowe zasady modulacji amplitudy