Urządzenia zewnętrzne
|
|
- Błażej Jóźwiak
- 8 lat temu
- Przeglądów:
Transkrypt
1 Urządzenia zewnętrzne
2 Urządzenia zewnętrzne 1/31 Adresowanie Metody obsługi Buforowanie informacji
3 Urządzenia zewnętrzne - adresowanie 2/31 Sposoby adresowania urządzeń we/wy Adresowanie jednolite z pamięcią (ang. memory-mapped): stosowane w małych systemach lub tam gdzie przestrzeń adresowa pamięci nie jest w pełni wykorzystana, a więc: - brak moŝliwości późniejszej rozbudowy PAO; umoŝliwia dostęp do urz. we/wy tymi samymi rozkazami co do zwykłych komórek pamięci, a więc: - większa gama rozkazów; - rozkazy mogą być wykonywane szybciej (procesory uniwersalne); jako sygnały strobów stosuje się linie: /MREQ, /RD albo /WR (/MEMR albo /MEMW).
4 Urządzenia zewnętrzne - adresowanie 3/31 Przykład realizacji adresowania jednolitego: A[0..15] A12 A13 A14 A15 /MREQ VCC A B C 74LS138 E1 E2 E3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y /CSROM /CSRAM /CSIO3 /CSIO2 /CSIO1 0000h 1000h 2000h 4FFFh 5xxxh 6xxxh 7xxxh 8000h EPROM RAM I/O3 I/O2 I/O1 FFFFh
5 Urządzenia zewnętrzne - adresowanie 4/31 Adresowanie rozdzielone z pamięcią (ang. isolated i/o): stosowane w duŝych systemach, systemach modułowych lub tam gdzie przestrzeń adresowa pamięci jest w pełni wykorzystana, a więc: - moŝliwość późniejszej rozbudowy PAO; dostęp do urz. we/wy wymaga uŝycia odrębnych rozkazów z grupy we-wy, a więc zwykle: - mała gama rozkazów do transmisji; - rozkazy są wykonywane wolniej (dodatkowe takty zegara w cyklach maszynowych procesory uniwersalne); jako sygnały strobów stosuje się linie: /IORQ, /RD albo /WR (/IOR albo /IOW).
6 Urządzenia zewnętrzne - adresowanie 5/31 Przykład realizacji adresowania rozdzielonego: VCC A15 A14 A13 A12 A[0..15] /MREQ /CSROM /CSRAM /IORQ /CSIO0 /CSIO1 /CSIO7 /CSIO6 /CSIO2 A7 A6 A5 A4 RAM EPROM 0000h 8000h FFFFh 7000h 1000h A3 00h 80h FFh 40h 48h 50h 58h 60h 68h 70h 78h 3Fh IO0 IO1 IO2 IO6 IO xxxB 01001xxxB 01010xxxB 01110xxxB 01111xxxB A 1 B 2 C 3 E1 4 E2 5 E3 6 Y0 15 Y1 14 Y2 13 Y3 12 Y4 11 Y5 10 Y6 9 Y7 7 74LS138 A 1 B 2 C 3 E1 4 E2 5 E3 6 Y0 15 Y1 14 Y2 13 Y3 12 Y4 11 Y5 10 Y6 9 Y7 7 74LS138
7 Urządzenia zewnętrzne - metody obsługi 6/31 1. Obsługa programowa na bieŝąco wprowadzanie informacji wyprowadzanie informacji badanie stanu urządzenia badanie stanu urządzenia N czy jest dana? N czy gotowe? odczyt danej zapis danej
8 Urządzenia zewnętrzne - metody obsługi 7/31 Cechy metody: prosta w oprogramowaniu, ale: metoda dopuszczalna gdy: - urządzenie jest szybkie; - mikroprocesor nie ma nic innego do roboty; Uwaga: niebezpieczeństwo zapętlenia się programu przy trwale niedziałającym urządzeniu zewnętrznym
9 Urządzenia zewnętrzne - metody obsługi 8/31 2. Obsługa programowa w przerwaniach zegarowych wprowadzanie informacji wyprowadzanie informacji PROGRAM ŁA: flagawe:=0 PROGRAM ŁA: zapis do bufora; flagawy:=1 PROCEDURA OBSŁUGI PRZERW. ZEGAROWEGO: N flagawe=0? N czy jest dana? odczyt danej flagawe:=1 badanie stanu urządzenia czy jest dana? N PROCEDURA OBSŁUGI PRZERW. ZEGAROWEGO: N flagawy=1? urz. gotowe? zapis danej flagawy:=0 N PROGRAM ŁA: odczyt z bufora; flagawe:=0 (opcjonalnie) PROGRAM ŁA (opcjonalnie): zapis do bufora; flagawy:=1
10 Urządzenia zewnętrzne - metody obsługi 9/31 Cechy metody: urządzenie jest obsługiwane w dyskretnych chwilach czasu; stała częstotliwość obsługi urządzenia; pomiędzy przerwaniami moŝliwe jest wykonywanie innych zadań; metoda dopuszczalna, gdy urządzenie nie dostarcza / nie wymaga bloków informacji
11 Urządzenia zewnętrzne - metody obsługi 10/31 PROGRAM ŁA: flagawek:=0; błądwek:=0; licznikk:=maksilośćprób; PROCEDURA OBSŁUGI PRZERW. ZEGAROWEGO: flagawek=0? czy jest dana? odczyt danej flagawek:=1 N N dec(licznikk) licznikk=0? N błądwek:=1 PROGRAM ŁA: odczyt z bufora; flagawek:=0 (opcjonalnie) PROGRAM ŁA: zapis do bufora; flagawyl:=1; błądwyl:=0; licznikl:=maksilośćprób; PROCEDURA OBSŁUGI PRZERW. ZEGAROWEGO: flagawyl=1? urz. gotowe? zapis danej flagawyl:=0 N N dec(licznikl) licznikl=0? N błądwyl:=1 PROGRAM ŁA (opcjonalnie): zapis do bufora; flagawyl:=1
12 Urządzenia zewnętrzne - metody obsługi 11/31 3. Obsługa przy uŝyciu DMA programowanie układu DMA program główny transmisja DMA przerwanie akceptacja końca transmisji w proc. obsł. przerwania c.d. programu głównego
13 Urządzenia zewnętrzne - metody obsługi 12/31 4. Obsługa z wykorzystaniem przerwań od urządzeń wprowadzanie informacji PROGRAM ŁA: flagawe:=0 PROCEDURA OBSŁUGI URZ. ZEWNĘRZNEGO: N flagawe=0? N czy jest dana? odczyt danej flagawe:=1 wyprowadzanie informacji PROGRAM ŁA: zapis do bufora; flagawy:=1 PROCEDURA OBSŁUGI URZ. ZEWNĘRZNEGO: N flagawy=1? N urz. gotowe? zapis danej flagawy:=0 PROGRAM ŁA: odczyt z bufora; flagawe:=0 (opcjonalnie) PROGRAM ŁA (opcjonalnie): zapis do bufora; flagawy:=1
14 Urządzenia zewnętrzne - metody obsługi 13/31 Cechy metody: bardzo efektywna technika obsługi; największe korzyści występują przy przerwaniach wektorowych; obsługa jest realizowana tylko wtedy, gdy urządzenie sygnalizuje przerwaniem gotowość do transmisji.
15 Urządzenia zewnętrzne - metody obsługi 14/31 5. Obsługa bez sprawdzania stanu urządzenia niektóre urządzenia nie wymagają bądź teŝ nie umoŝliwiają kontroli swego stanu przed transmisją, pozwalając na bezpośredni odczyt lub zapis (np. we/wy binarne, wyświetlacze, przetworniki C/A).
16 Urządzenia zewnętrzne - buforowanie informacji 15/31 Zalecane zasady obsługi urządzeń zewnętrznych: unikanie rozproszenia operacji we/wy po całym programie; korzystanie z procedur we/wy, modułów (bibliotek) obsługi urz. zewnętrznych; stosowanie zmiennych buforujących odczytana informację lub informację przygotowywaną do wysłania;
17 Urządzenia zewnętrzne - buforowanie informacji 16/31 Przykład braku buforowania informacji wejściowej: port we X odczyt b t 1 C I Ą port we X odczyt b t 2 G R O NIE, poniewaŝ moŝe prowadzić do: błędnych obliczeń; błędnego procesu decyzyjnego; port we X odczyt b Z K A Z Ó W
18 Urządzenia zewnętrzne - buforowanie informacji 17/31 Rozwiązanie poprawne: port we X bufor X odczyt b kopia do bufora odczyt b odczyt b odczyt b t 1 t 2 C I Ą G R O Z K A Z Ó W AK, poniewaŝ: logicznie poprawniej; szybciej.
19 Urządzenia zewnętrzne - buforowanie informacji 18/31 Wariant z wieloma portami wejściowymi: port we X1... port we Xk bufor we X1... bufor we Xk odczyt kompletu danych i kopia do buforów odczyty w celu przetworzenia C I Ą G R O Z K A Z Ó W rozwiązanie stosowane np. w układach sterowników.
20 Urządzenia zewnętrzne - buforowanie informacji 19/31 Wariant z wieloma portami wyjściowymi, rozwiązanie niewłaściwe: port wy Y1 port wy Y2 port wy Y3 zapis zapis zapis t 1 t 2 C I Ą G R O Z K A Z Ó W Wady: rozproszenie operacji wyjściowych w kodzie programu; róŝnice czasowe t 1, t 2 w wysterowaniu kolejnych portów mogą negatywnie wpływać na sterowany obiekt
21 Urządzenia zewnętrzne - buforowanie informacji 20/31 Wariant z wieloma portami wyjściowymi, rozwiązanie zalecane: bufor wy Y1 bufor wy Y2 zapis zapis t 1 C I Ą G Zalety: zgrupowanie operacji wyjściowych bufor wy Y3 port wy Y1 port wy Y2 port wy Y3 zapis zapis do portów t 2 R O Z K A Z Ó W w kodzie programu; róŝnice czasowe t 1, t 2 w wysterowaniu kolejnych portów wy. są sprowadzone do minimum
22 Urządzenia zewnętrzne - buforowanie informacji 21/31 Wariant ze słowem wyjściowym aktualizowanym fragmentarycznie, rozwiązanie błędne: port wy Y zapis bitów 3..0 C I Ą G Wada: błędy wyjść binarnych t 1 port wy Y zapis bitów 7..4 R O Z K A Z Ó W
23 Urządzenia zewnętrzne - buforowanie informacji 22/31 Wariant ze słowem wyjściowym aktualizowanym fragmentarycznie, rozwiązanie poprawne: bufor wy Y zmiana bitów 3..0 zmiana bitów 7..4 t 1 C I Ą G Zaleta: logicznie poprawne port wy Y1 odczyt bufora zapis do portu R O Z K A Z Ó W
24 Urządzenia zewnętrzne - buforowanie informacji 23/31 Proste (jw.) mechanizmy buforowania stosuje się gdy odczyt i zapis odbywają się regularnie, np. w przerwaniach zegarowych lub w pętli programu głównego. Proste bufory są obrazem w RAM odpowiadających im portów. Dotyczy to praktycznie wszystkich rodzajów urządzeń łączących system mikroprocesorowy z obiektem sterowanym. Urządzenia dostarczające lub odbierające informację nieregularnie, w przypadkowych chwilach czasu lub ze zmienną częstotliwością wymagają złoŝonych struktur buforujących. Stosuje się tzw. bufor cyrkulacyjny. Urządzenia tego wymagające to np. porty szeregowe, klawiatury autonomiczne, drukarki.
25 Urządzenia zewnętrzne - buforowanie informacji 24/31 Przykłady konstrukcji bufora cyrkulacyjnego 1. PW PZ waŝne dane tablica bajtów o zalecanym rozmiarze B=2 k PZ - indeks (zmienna) pierwszego zajętego przez jeszcze waŝną informację bajtu w buforze, PZ=0..B-1; PW - indeks (zmienna) pierwszego wolnego bajtu w buforze, do którego moŝe być wpisana najnowsza informacja, PW=0..B-1.
26 Urządzenia zewnętrzne - buforowanie informacji 25/31 Zasady obsługi takiego bufora Bufor z dwoma indeksami PZ i PW o długości B uwaŝa się: - za pusty jeŝeli PZ = PW; - za zapełniony (zawiera wtedy B-1 bajtów) jeŝeli (PZ+B-1) mod B = PW. informacja wejściowa informacja wyjściowa zapis do bufora przez proc. obsł. przerwania: jeŝeli (PZ+B-1) mod B PW to: A:=IN[port we] M[BUF+PW]:=A PW:=(PW+1) mod B np. przez program główny: jeŝeli (PZ+B-1) mod B PW to: M[BUF+PW]:=A PW:=(PW+1) mod B gdzie BUF oznacza adres początkowy bufora cyrkulacyjnego odczyt z bufora np. przez program główny: jeŝeli PZ PW to: A:=M[BUF+PZ] PZ:=(PZ+1) mod B przez proc. obsł. przerwania: jeŝeli PZ PW to: A:= M[BUF+PZ] OU[port wy]:=a PZ:=(PZ+1) mod B
27 Urządzenia zewnętrzne - buforowanie informacji 26/31 2. PZ waŝne dane ILE tablica bajtów o zalecanym rozmiarze B=2 k PZ - indeks (zmienna) pierwszego zajętego przez jeszcze waŝną informację bajtu w buforze, PZ=0..B-1; ILE - zmienna określająca ilość (liczoną w bajtach) waŝnych danych w buforze, ILE=0..B.
28 Urządzenia zewnętrzne - buforowanie informacji 27/31 Zasady obsługi takiego bufora Bufor z indeksem PZ i zmienną ILE, o długości B uwaŝa się: - za pusty jeŝeli ILE = 0; - za zapełniony (zawiera wtedy B bajtów) jeŝeli ILE = B. informacja wejściowa informacja wyjściowa zapis do bufora przez proc. obsł. przerwania: jeŝeli ILE < B to: A:=IN[port we] M[BUF+(PZ+ILE) mod B]:=A ILE:=ILE+1 np. przez program główny: jeŝeli ILE < B to: M[BUF+(PZ+ILE) mod B]:=A ILE:=ILE+1 gdzie BUF oznacza adres początkowy bufora cyrkulacyjnego odczyt z bufora np. przez program główny: jeŝeli ILE > 0 to: A:=M[BUF+PZ] PZ:=(PZ+1) mod B ILE:=ILE-1 przez proc. obsł. przerwania: jeŝeli ILE > 0 to: A:= M[BUF+PZ] OU[port wy]:=a PZ:=(PZ+1) mod B ILE:=ILE-1
29 Urządzenia zewnętrzne - buforowanie informacji 28/31 Przykłady oprogramowania buforów cyrkulacyjnych Ad. 1. bufor: EQU 8000h pz: EQU 8100h pw: EQU 8101h ; zapis do bufora z portwe w przerwaniu LD HL,(pz) ; L:=pz, H:=pw LD A,L ; A:=pz DEC A ; A:=(A+255)mod256 XOR H ; Z=1 gdy bufor pelny JR Z,bufpelny IN A,(portwe) ; odczyt portu LD E,H LD D,0 ; DE=pw LD HL,bufor ADD HL,DE ; HL->M(pw) LD (HL),A ; M(pw):=A INC E ; pw:=(pw+1)mod 256 LD A,E LD (pw),a bufpelny:
30 Urządzenia zewnętrzne - buforowanie informacji 29/31 ; przepisanie z bufora do portwy w przerwaniu LD HL,(pz) ; L:=pz, H:=pw LD A,L ; A:=pz XOR H ; Z=1 gdy bufor pusty JR Z,bufpusty LD E,L LD D,0 ; DE=pz LD HL,bufor ADD HL,DE ; HL->M(pz) LD A,(HL) ; A:=M(pz) OU (portwy),a ; zapis portu INC E ; pz:=(pz+1)mod 256 LD A,E LD (pz),a bufpusty:
31 Urządzenia zewnętrzne - buforowanie informacji 30/31 Ad.2. dlgbuf: equ 20 bufor: equ 100h pz: equ bufor+dlgbuf ile: equ pz+1 ;zapis do bufora z portwe w przerwaniu: wpisz: ld hl,(pz) ;L:=pz, H:=ile ld a,h ;A=ile cp dlgbuf ;czy ile=dlgbuf? jr z,bufpelny ;slkok jesli tak add a,l ;A:=ile+pz cp dlgbuf ;czy ponad dlgbuf-1? jr c,ltdlg ;skok jesli nie sub dlgbuf ;modulo dlgbuf ltdlg: ld hl,bufor ld e,a ld d,0 add hl,de ;HL->wolna komorka in a,(portwe) ;odczyt danej z portu ld (hl),a ;zapis danej dop bufora ld hl,ile inc (hl) ;ile:=ile+1 bufpelny:
32 Urządzenia zewnętrzne - buforowanie informacji 31/31 ;przepisanie z bufora do portwy w przerwaniu: ld hl,(pz) ;L:=pz, H:=ile ld a,h ;A=ile and a ;czy ile=0? jr z,bufpusty ;skok jesli tak ld e,l ;E=pz ld d,0 ld hl,bufor add hl,de ;HL->najstarsza dana ld a,(hl) ;odczyt danej z bufora out (portwy),a ;zapis do portu ld hl,ile dec (hl) dec hl ld a,(hl) ;modyfikacja pz inc a ld (hl),a xor dlgbuf ;czy pz=dlgbuf jr nz,bufpusty ;skok jesli nie ld (hl),a ;pz mod dlgbuf=0 bufpusty:
Dekodery 1/15. Konstrukcje dekoderów Wykorzystanie dekoderów
Dekodery adresów Dekodery /5 Konstrukcje dekoderów Wykorzystanie dekoderów Dekodery adresów /5 SłuŜą do aktywowania właściwego układu pamięci lub portu urządzenia zewnętrznego na podstawie generowanego
Architektura komputerów
Architektura komputerów Tydzień 11 Wejście - wyjście Urządzenia zewnętrzne Wyjściowe monitor drukarka Wejściowe klawiatura, mysz dyski, skanery Komunikacyjne karta sieciowa, modem Urządzenie zewnętrzne
LEKCJA TEMAT: Zasada działania komputera.
LEKCJA TEMAT: Zasada działania komputera. 1. Ogólna budowa komputera Rys. Ogólna budowa komputera. 2. Komputer składa się z czterech głównych składników: procesor (jednostka centralna, CPU) steruje działaniem
Pośredniczy we współpracy pomiędzy procesorem a urządzeniem we/wy. W szczególności do jego zadań należy:
Współpraca mikroprocesora z urządzeniami zewnętrznymi Urządzenia wejścia-wyjścia, urządzenia których zadaniem jest komunikacja komputera z otoczeniem (zwykle bezpośrednio z użytkownikiem). Do najczęściej
Technika mikroprocesorowa I Wykład 3
Technika mikroprocesorowa I Wykład 3 Instrukcje wejścia-wyjścia Z80 Odczyt na akumulator danej z urządzenia we-wy o adresie 8-mio bitowym n Odczyt do rejestru r danej z urządzenia we-wy o adresie zawartym
Architektura Systemów Komputerowych. Bezpośredni dostęp do pamięci Realizacja zależności czasowych
Architektura Systemów Komputerowych Bezpośredni dostęp do pamięci Realizacja zależności czasowych 1 Bezpośredni dostęp do pamięci Bezpośredni dostęp do pamięci (ang: direct memory access - DMA) to transfer
WPROWADZENIE Mikrosterownik mikrokontrolery
WPROWADZENIE Mikrosterownik (cyfrowy) jest to moduł elektroniczny zawierający wszystkie środki niezbędne do realizacji wymaganych procedur sterowania przy pomocy metod komputerowych. Platformy budowy mikrosterowników:
Architektura komputerów. Układy wejścia-wyjścia komputera
Architektura komputerów Układy wejścia-wyjścia komputera Wspópraca komputera z urządzeniami zewnętrznymi Integracja urządzeń w systemach: sprzętowa - interfejs programowa - protokół sterujący Interfejs
Urządzenia wejścia-wyjścia
Urządzenia wejścia-wyjścia Wykład prowadzą: Jerzy Brzeziński Dariusz Wawrzyniak Plan wykładu Klasyfikacja urządzeń wejścia-wyjścia Struktura mechanizmu wejścia-wyjścia (sprzętu i oprogramowania) Interakcja
Adresowanie obiektów. Adresowanie bitów. Adresowanie bajtów i słów. Adresowanie bajtów i słów. Adresowanie timerów i liczników. Adresowanie timerów
Adresowanie obiektów Bit - stan pojedynczego sygnału - wejście lub wyjście dyskretne, bit pamięci Bajt - 8 bitów - wartość od -128 do +127 Słowo - 16 bitów - wartość od -32768 do 32767 -wejście lub wyjście
Mikroprocesor Operacje wejścia / wyjścia
Definicja Mikroprocesor Operacje wejścia / wyjścia Opracował: Andrzej Nowak Bibliografia: Urządzenia techniki komputerowej, K. Wojtuszkiewicz Operacjami wejścia/wyjścia nazywamy całokształt działań potrzebnych
Układy wejścia/wyjścia
Układy wejścia/wyjścia Schemat blokowy systemu mikroprocesorowego Mikroprocesor połączony jest z pamięcią oraz układami wejścia/wyjścia za pomocą magistrali systemowej zespołu linii przenoszącymi sygnały
Urządzenia zewnętrzne
Urządzenia zewnętrzne SZYNA ADRESOWA SZYNA DANYCH SZYNA STEROWANIA ZEGAR PROCESOR PAMIĘC UKŁADY WE/WY Centralna jednostka przetw arzająca (CPU) DANE PROGRAMY WYNIKI... URZ. ZEWN. MO NITORY, DRUKARKI, CZYTNIKI,...
Przykładowe pytania DSP 1
Przykładowe pytania SP Przykładowe pytania Systemy liczbowe. Przedstawić liczby; -, - w kodzie binarnym i hexadecymalnym uzupełnionym do dwóch (liczba 6 bitowa).. odać dwie liczby binarne w kodzie U +..
Spis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne
Spis treści 5 Spis treœci Co to jest mikrokontroler? Wprowadzenie... 11 Budowa systemu komputerowego... 12 Wejścia systemu komputerowego... 12 Wyjścia systemu komputerowego... 13 Jednostka centralna (CPU)...
Architektura komputera
Architektura komputera Architektura systemu komputerowego O tym w jaki sposób komputer wykonuje program i uzyskuje dostęp do pamięci i danych, decyduje architektura systemu komputerowego. Określa ona sposób
Elementy struktur cyfrowych. Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych.
Elementy struktur cyfrowych Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych. Magistrale W układzie bank rejestrów do przechowywania danych. Wybór źródła danych
Organizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej
Struktura stanowiska laboratoryjnego Na rysunku 1.1 pokazano strukturę stanowiska laboratoryjnego Z80 z interfejsem częstościomierza- czasomierz PFL 21/22. Rys.1.1. Struktura stanowiska. Interfejs częstościomierza
System mikroprocesorowy i peryferia. Dariusz Chaberski
System mikroprocesorowy i peryferia Dariusz Chaberski System mikroprocesorowy mikroprocesor pamięć kontroler przerwań układy wejścia wyjścia kontroler DMA 2 Pamięć rodzaje (podział ze względu na sposób
Technika mikroprocesorowa I Studia niestacjonarne rok II Wykład 3
Technika mikroprocesorowa I Studia niestacjonarne rok II Wykład 3 System mikroprocesorowy z układem Z80 System mikroprocesorowy z procesorem Z80 może zaadresować maksymalnie 64 k-bajty pamięci programu
Mikrokontroler 80C51
DSM-51 * STRONA 1 * Temat : Wiadomości podstawowe Układy cyfrowe to rodzaj układów elektronicznych, w których sygnały napięciowe przyjmują tylko określoną liczbę poziomów, którym przypisywane są wartości
Procesor ma architekturę rejestrową L/S. Wskaż rozkazy spoza listy tego procesora. bgt Rx, Ry, offset nand Rx, Ry, A add Rx, #1, Rz store Rx, [Rz]
Procesor ma architekturę akumulatorową. Wskaż rozkazy spoza listy tego procesora. bgt Rx, Ry, offset or Rx, Ry, A add Rx load A, [Rz] push Rx sub Rx, #3, A load Rx, [A] Procesor ma architekturę rejestrową
Układ sterowania, magistrale i organizacja pamięci. Dariusz Chaberski
Układ sterowania, magistrale i organizacja pamięci Dariusz Chaberski Jednostka centralna szyna sygnałow sterowania sygnały sterujące układ sterowania sygnały stanu wewnętrzna szyna danych układ wykonawczy
Architektura systemów komputerowych. dr Artur Bartoszewski
Architektura systemów komputerowych dr Artur Bartoszewski Układy we/wy jak je widzi procesor? Układy wejścia/wyjścia Układy we/wy (I/O) są kładami pośredniczącymi w wymianie informacji pomiędzy procesorem
Podstawy techniki cyfrowej Układy wejścia-wyjścia. mgr inż. Bogdan Pietrzak ZSR CKP Świdwin
Podstawy techniki cyfrowej Układy wejścia-wyjścia mgr inż. Bogdan Pietrzak ZSR CKP Świdwin 1 Układem wejścia-wyjścia nazywamy układ elektroniczny pośredniczący w wymianie informacji pomiędzy procesorem
ARCHITEKTURA PROCESORA,
ARCHITEKTURA PROCESORA, poza blokami funkcjonalnymi, to przede wszystkim: a. formaty rozkazów, b. lista rozkazów, c. rejestry dostępne programowo, d. sposoby adresowania pamięci, e. sposoby współpracy
Wstęp do informatyki. Interfejsy, urządzenia we/wy i komunikacja. Linie magistrali
Wstęp doinformatyki Architektura interfejsów Interfejsy, urządzenia we/wy i komunikacja Dr inż. Ignacy Pardyka Akademia Świętokrzyska Kielce, 2001 Slajd 1 Slajd 2 Magistrala Linie magistrali Sterowanie
CYKL ROZKAZOWY = 1 lub 2(4) cykle maszynowe
MIKROKONTROLER RODZINY MCS 5 Cykl rozkazowy mikrokontrolera rodziny MCS 5 Mikroprocesory rodziny MCS 5 zawierają wewnętrzny generator sygnałów zegarowych ustalający czas trwania cyklu zegarowego Częstotliwość
Dodatek B. Zasady komunikacji z otoczeniem w typowych systemach komputerowych
Dodatek B. Zasady komunikacji z otoczeniem w typowych systemach komputerowych B.1. Dostęp do urządzeń komunikacyjnych Sterowniki urządzeń zewnętrznych widziane są przez procesor jako zestawy rejestrów
Elementy struktur cyfrowych. Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych.
Elementy struktur cyfrowych Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych. PTC 2015/2016 Magistrale W układzie cyfrowym występuje bank rejestrów do przechowywania
Technika Mikroprocesorowa
Technika Mikroprocesorowa Dariusz Makowski Katedra Mikroelektroniki i Technik Informatycznych tel. 631 2648 dmakow@dmcs.pl http://neo.dmcs.p.lodz.pl/tm 1 System mikroprocesorowy? (1) Magistrala adresowa
Magistrala. Magistrala (ang. Bus) służy do przekazywania danych, adresów czy instrukcji sterujących w różne miejsca systemu komputerowego.
Plan wykładu Pojęcie magistrali i jej struktura Architektura pamięciowo-centryczna Architektura szynowa Architektury wieloszynowe Współczesne architektury z połączeniami punkt-punkt Magistrala Magistrala
IIPW_SML3_680 (Z80) przewodnik do ćwiczeń laboratoryjnych
IIPW_SML3_680 (Z80) przewodnik do ćwiczeń laboratoryjnych wrzesieo 2010 UWAGA: Moduł jest zasilany napięciem do 3.3V i nie może współpracowad z wyjściami układów zasilanych z wyższych napięd. Do pracy
Architektura komputerów
Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń
Język FBD w systemie Concept
Adresowanie obiektów Bit - stan pojedynczego sygnału - wejście lub wyjście dyskretne, bit pamięci Bajt - 8 bitów - wartość od -128 do +127 Słowo - 16 bitów - wartość od -32768 do 32767 -wejście lub wyjście
Działanie systemu operacyjnego
Budowa systemu komputerowego Działanie systemu operacyjnego Jednostka centralna dysku Szyna systemowa (magistrala danych) drukarki pamięci operacyjnej I NIC sieci Pamięć operacyjna Przerwania Przerwania
Stronicowanie w systemie pamięci wirtualnej
Pamięć wirtualna Stronicowanie w systemie pamięci wirtualnej Stronicowanie z wymianą stron pomiędzy pamięcią pierwszego i drugiego rzędu. Zalety w porównaniu z prostym stronicowaniem: rozszerzenie przestrzeni
Podstawy techniki cyfrowej i mikroprocesorowej II. Urządzenia wejścia-wyjścia
Podstawy techniki cyfrowej i mikroprocesorowej II Urządzenia wejścia-wyjścia Tomasz Piasecki magistrala procesor pamięć wejście wyjście W systemie mikroprocesorowym CPU może współpracować za pośrednictwem
Działanie systemu operacyjnego
Działanie systemu operacyjnego Budowa systemu komputerowego Jednostka centralna Sterownik dysku Sterownik drukarki Sterownik sieci Szyna systemowa (magistrala danych) Sterownik pamięci operacyjnej Pamięć
Architektura Systemów Komputerowych. Jednostka ALU Przestrzeń adresowa Tryby adresowania
Architektura Systemów Komputerowych Jednostka ALU Przestrzeń adresowa Tryby adresowania 1 Jednostka arytmetyczno- logiczna ALU ALU ang: Arythmetic Logic Unit Argument A Argument B A B Ci Bit przeniesienia
Architektura komputera. Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt
Architektura komputera Architektura von Neumanna: Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt Zawartośd tej pamięci jest adresowana przez wskazanie miejsca, bez względu
Opracował: Jan Front
Opracował: Jan Front Sterownik PLC PLC (Programowalny Sterownik Logiczny) (ang. Programmable Logic Controller) mikroprocesorowe urządzenie sterujące układami automatyki. PLC wykonuje w sposób cykliczny
Budowa systemów komputerowych
Budowa systemów komputerowych Krzysztof Patan Instytut Sterowania i Systemów Informatycznych Uniwersytet Zielonogórski k.patan@issi.uz.zgora.pl Współczesny system komputerowy System komputerowy składa
Elementy struktur cyfrowych. Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych.
Elementy struktur cyfrowych Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych. Magistrale W układzie bank rejestrów służy do przechowywania danych. Wybór źródła
dr inż. Rafał Klaus Zajęcia finansowane z projektu "Rozwój i doskonalenie kształcenia i ich zastosowań w przemyśle" POKL
Architektura komputerów wprowadzenie materiał do wykładu 3/3 dr inż. Rafał Klaus Zajęcia finansowane z projektu "Rozwój i doskonalenie kształcenia na Politechnice Poznańskiej w zakresie technologii informatycznych
Opis funkcjonalny i architektura. Modu³ sterownika mikroprocesorowego KM535
Opis funkcjonalny i architektura Modu³ sterownika mikroprocesorowego KM535 Modu³ KM535 jest uniwersalnym systemem mikroprocesorowym do pracy we wszelkiego rodzaju systemach steruj¹cych. Zastosowanie modu³u
Organizacja typowego mikroprocesora
Organizacja typowego mikroprocesora 1 Architektura procesora 8086 2 Architektura współczesnego procesora 3 Schemat blokowy procesora AVR Mega o architekturze harwardzkiej Wszystkie mikroprocesory zawierają
Systemy mikroprocesorowe. Literatura podręcznikowa. Przedmioty związane. Przykłady systemów wbudowanych. Pojęcie systemu wbudowanego embedded system
Systemy mikroprocesorowe dr inŝ. Stefan Brock pok. 627, hala 22B/3 (PP) Stefan.Brock@put.poznan.pl Stefan.Brock@gmail.com rozliczenie dwa kolokwia w trakcie wykładu dr inŝ. Stefan Brock 2008/2009 1 Literatura
PROCESORY SYGNAŁOWE - LABORATORIUM. Ćwiczenie nr 03
PROCESORY SYGNAŁOWE - LABORATORIUM Ćwiczenie nr 03 Obsługa portu szeregowego, układu kodeka audio i pierwsze przetwarzanie sygnałów (cyfrowa regulacja głośności) 1. Konfiguracja układu szeregowego portu
Logiczny model komputera i działanie procesora. Część 1.
Logiczny model komputera i działanie procesora. Część 1. Klasyczny komputer o architekturze podanej przez von Neumana składa się z trzech podstawowych bloków: procesora pamięci operacyjnej urządzeń wejścia/wyjścia.
dr inż. Jarosław Forenc
Informatyka 2 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr III, studia stacjonarne I stopnia Rok akademicki 2010/2011 Wykład nr 7 (24.01.2011) dr inż. Jarosław Forenc Rok akademicki
MIKROKONTROLERY I MIKROPROCESORY
PLAN... work in progress 1. Mikrokontrolery i mikroprocesory - architektura systemów mikroprocesorów ( 8051, AVR, ARM) - pamięci - rejestry - tryby adresowania - repertuar instrukcji - urządzenia we/wy
Architektura komputerów Wykład 2
Architektura komputerów Wykład 2 Jan Kazimirski 1 Elementy techniki cyfrowej 2 Plan wykładu Algebra Boole'a Podstawowe układy cyfrowe bramki Układy kombinacyjne Układy sekwencyjne 3 Algebra Boole'a Stosowana
MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW
MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW Projektowanie urządzeń cyfrowych przy użyciu układów TTL polegało na opracowaniu algorytmu i odpowiednim doborze i zestawieniu układów realizujących różnorodne funkcje
Systemy wbudowane. Paweł Pełczyński ppelczynski@swspiz.pl
Systemy wbudowane Paweł Pełczyński ppelczynski@swspiz.pl 1 Program przedmiotu Wprowadzenie definicja, zastosowania, projektowanie systemów wbudowanych Mikrokontrolery AVR Programowanie mikrokontrolerów
URZĄDZENIA WEJŚCIA-WYJŚCIA
Wykład czwarty URZĄDZENIA WEJŚCIA-WYJŚCIA PLAN WYKŁADU Budowa ogólna komputerów PC Urządzenia zewnętrzne w PC Podział urządzeń zewnętrznych Obsługa przerwań Bezpośredni dostęp do pamięci Literatura 1/24
Wstęp: Interfejs portu równoległego 6821 i portu szeregowego 6850 firmy Motorola
Wstęp: Interfejs portu równoległego 6821 i portu szeregowego 6850 firmy Motorola Struktura systemu 68008 z układami peryferyjnymi 6821, 6050 Na rysunku 1.1 pokazano strukturę stanowiska z interfejsami
Architektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy
Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,
Dodatek D. Układ współpracy z klawiaturą i wyświetlaczem 8279
Dodatek D Układ współpracy z klawiaturą i wyświetlaczem 8279 Programowany układ współpracy z klawiatura i wyświetlaczem może być wykorzystywany do automatycznej obsługi matrycy klawiszy oraz zestawu wskaźników
Technologie informacyjne (2) Zdzisław Szyjewski
Technologie informacyjne (2) Zdzisław Szyjewski Technologie informacyjne Technologie pracy z komputerem Funkcje systemu operacyjnego Przykłady systemów operacyjnych Zarządzanie pamięcią Zarządzanie danymi
IC200UDR002 ASTOR GE INTELLIGENT PLATFORMS - VERSAMAX NANO/MICRO
IC200UDR002 8 wejść dyskretnych 24 VDC, logika dodatnia/ujemna. Licznik impulsów wysokiej częstotliwości. 6 wyjść przekaźnikowych 2.0 A. Port: RS232. Zasilanie: 24 VDC. Sterownik VersaMax Micro UDR002
Ćwiczenie 2. Siedmiosegmentowy wyświetlacz LED
Ćwiczenie 2 Siedmiosegmentowy wyświetlacz LED 2-1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się studentów ze sposobem obsługi wielopozycyjnego 7-segmentowego wyświetlacza LED multipleksowanego programowo
Działanie systemu operacyjnego
Budowa systemu komputerowego Działanie systemu operacyjnego Jednostka centralna dysku Szyna systemowa (magistrala danych) drukarki pamięci operacyjnej sieci Pamięć operacyjna Przerwania Przerwania Przerwanie
dr inż. Jarosław Forenc
Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2012/2013 Wykład nr 6 (03.04.2013) Rok akademicki 2012/2013, Wykład
dr inż. Jarosław Forenc Dotyczy jednostek operacyjnych i ich połączeń stanowiących realizację specyfikacji typu architektury
Rok akademicki 2012/2013, Wykład nr 6 2/43 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2012/2013
Architektura mikroprocesorów TEO 2009/2010
Architektura mikroprocesorów TEO 2009/2010 Plan wykładów Wykład 1: - Wstęp. Klasyfikacje mikroprocesorów Wykład 2: - Mikrokontrolery 8-bit: AVR, PIC Wykład 3: - Mikrokontrolery 8-bit: 8051, ST7 Wykład
XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej. XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej
Zestaw pytań finałowych numer : 1 1. Wzmacniacz prądu stałego: własności, podstawowe rozwiązania układowe 2. Cyfrowy układ sekwencyjny - schemat blokowy, sygnały wejściowe i wyjściowe, zasady syntezy 3.
Ćwiczenie 7 Matryca RGB
IMiO PW, LPTM, Ćwiczenie 7, Matryca RGB -1- Ćwiczenie 7 Matryca RGB IMiO PW, LPTM, Ćwiczenie 7, Matryca RGB -2-1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z inną oprócz RS - 232 formą szeregowej
Wykład Mikroprocesory i kontrolery
Wykład Mikroprocesory i kontrolery Cele wykładu: Poznanie podstaw budowy, zasad działania mikroprocesorów i układów z nimi współpracujących. Podstawowa wiedza potrzebna do dalszego kształcenia się w technice
PL B1. Akademia Górniczo-Hutnicza im. St. Staszica,Kraków,PL BUP 24/01. Wiesław Wajs,Kraków,PL
RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19)PL (11)195329 (13) B1 (21) Numer zgłoszenia: 340134 (51) Int.Cl. G05B 15/00 (2006.01) G06F 15/163 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22)
Temat: Pamięci. Programowalne struktury logiczne.
Temat: Pamięci. Programowalne struktury logiczne. 1. Pamięci są układami służącymi do przechowywania informacji w postaci ciągu słów bitowych. Wykonuje się jako układy o bardzo dużym stopniu scalenia w
Kurs Podstawowy S7. Spis treści. Dzień 1
Spis treści Dzień 1 I System SIMATIC S7 - wprowadzenie (wersja 1401) I-3 Rodzina sterowników programowalnych SIMATIC S7 firmy SIEMENS I-4 Dostępne moduły i ich funkcje I-5 Jednostki centralne I-6 Podstawowe
Zasady wykonywania programu drabinkowego w sterowniku
Zasady wykonywania programu drabinkowego w sterowniku Programowanie sterownika Modicon Micro 612xx w środowisku uruchomieniowym Modsoft odbywa się przy pomocy języka drabinkowego wspomaganego blokami funkcyjnymi.
Architektura komputerów
Architektura komputerów Tydzień 4 Tryby adresowania i formaty Tryby adresowania Natychmiastowy Bezpośredni Pośredni Rejestrowy Rejestrowy pośredni Z przesunięciem stosowy Argument natychmiastowy Op Rozkaz
Architektura komputerów. Asembler procesorów rodziny x86
Architektura komputerów Asembler procesorów rodziny x86 Architektura komputerów Asembler procesorów rodziny x86 Rozkazy mikroprocesora Rozkazy mikroprocesora 8086 można podzielić na siedem funkcjonalnych
Lista instrukcji mikroprocesora 8086. Programowanie w assemblerze
Lista instrukcji mikroprocesora 8086 Programowanie w assemblerze Lista instrukcji mikroprocesora 8086 Lista instrukcji mikroprocesora 8086 Lista instrukcji mikroprocesora 8086 Lista instrukcji mikroprocesora
UTK ARCHITEKTURA PROCESORÓW 80386/ Budowa procesora Struktura wewnętrzna logiczna procesora 80386
Budowa procesora 80386 Struktura wewnętrzna logiczna procesora 80386 Pierwszy prawdziwy procesor 32-bitowy. Zawiera wewnętrzne 32-bitowe rejestry (omówione zostaną w modułach następnych), pozwalające przetwarzać
1.2 Schemat blokowy oraz opis sygnałów wejściowych i wyjściowych
Dodatek A Wyświetlacz LCD. Przeznaczenie i ogólna charakterystyka Wyświetlacz ciekłokrystaliczny HY-62F4 zastosowany w ćwiczeniu jest wyświetlaczem matrycowym zawierającym moduł kontrolera i układ wykonawczy
Podstawy Techniki Mikroprocesorowej - Laboratorium Ćwiczenie A
Podstawy Techniki Mikroprocesorowej - Laboratorium Ćwiczenie A Temat: Mikroprocesor Z80 Cel i przebieg ćwiczenia: Ćwiczenie wprowadzające do cyklu zajęć z Dydaktycznym Systemem Mikroprocesorowym (DSM).
KOMPUTEROWE SYSTEMY POMIAROWE
KOMPUTEROWE SYSTEMY POMIAROWE Dr inż. Eligiusz PAWŁOWSKI Politechnika Lubelska Wydział Elektrotechniki i Informatyki Prezentacja do wykładu dla EMST - ITE Semestr zimowy Wykład nr 8 Prawo autorskie Niniejsze
2. Architektura mikrokontrolerów PIC16F8x... 13
Spis treści 3 Spis treœci 1. Informacje wstępne... 9 2. Architektura mikrokontrolerów PIC16F8x... 13 2.1. Budowa wewnętrzna mikrokontrolerów PIC16F8x... 14 2.2. Napięcie zasilania... 17 2.3. Generator
Zaliczenie Termin zaliczenia: Sala IE 415 Termin poprawkowy: > (informacja na stronie:
Zaliczenie Termin zaliczenia: 14.06.2007 Sala IE 415 Termin poprawkowy: >18.06.2007 (informacja na stronie: http://neo.dmcs.p.lodz.pl/tm/index.html) 1 Współpraca procesora z urządzeniami peryferyjnymi
Działanie systemu operacyjnego
Działanie systemu operacyjnego Budowa systemu komputerowego I NIC Jednostka centralna Sterownik dysku Sterownik drukarki Sterownik sieci Szyna systemowa (magistrala danych) Sterownik pamięci operacyjnej
Magistrala systemowa (System Bus)
Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki systemowa (System Bus) Pamięć operacyjna ROM, RAM Jednostka centralna Układy we/wy In/Out Wstęp do Informatyki
Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci. Ptc 2013/2014 13.12.2013
Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci półprzewodnikowe, Betty Prince, WNT Ptc 2013/2014 13.12.2013 Pamięci statyczne i dynamiczne Pamięci statyczne SRAM przechowywanie informacji
Wyjście do drukarki Centronix
Wyjście do drukarki Centronix Model M-0 do Dydaktycznego Systemu Mikroprocesorowego DSM-1 Instrukcja uŝytkowania Copyright 2007 by MicroMade All rights reserved Wszelkie prawa zastrzeŝone MicroMade Gałka
Układ wykonawczy, instrukcje i adresowanie. Dariusz Chaberski
Układ wykonawczy, instrukcje i adresowanie Dariusz Chaberski System mikroprocesorowy mikroprocesor C A D A D pamięć programu C BIOS dekoder adresów A C 1 C 2 C 3 A D pamięć danych C pamięć operacyjna karta
Kurs Zaawansowany S7. Spis treści. Dzień 1
Spis treści Dzień 1 I Konfiguracja sprzętowa i parametryzacja stacji SIMATIC S7 (wersja 1211) I-3 Dlaczego powinna zostać stworzona konfiguracja sprzętowa? I-4 Zadanie Konfiguracja sprzętowa I-5 Konfiguracja
Podstawy działania układów cyfrowych...2 Systemy liczbowe...2 Kodowanie informacji...3 Informacja cyfrowa...4 Bramki logiczne...
Podstawy działania układów cyfrowych...2 Systemy liczbowe...2 Kodowanie informacji...3 Informacja cyfrowa...4 Bramki logiczne...4 Podział układów logicznych...6 Cyfrowe układy funkcjonalne...8 Rejestry...8
MIKROPROCESORY architektura i programowanie
Systematyczny przegląd. (CISC) SFR umieszczane są w wewnętrznej pamięci danych (80H 0FFH). Adresowanie wyłącznie bezpośrednie. Rejestry o adresach podzielnych przez 8 są też dostępne bitowo. Adres n-tego
Pamięci półprzewodnikowe na podstawie książki: Nowoczesne pamięci
Pamięci półprzewodnikowe na podstawie książki: Nowoczesne pamięci półprzewodnikowe, Betty Prince, WNT 16.12.2017 Półprzewodnikowe pamięci statyczne Pamięci statyczne - SRAM przechowywanie informacji w
1. Wprowadzenie Programowanie mikrokontrolerów Sprzęt i oprogramowanie... 33
Spis treści 3 1. Wprowadzenie...11 1.1. Wstęp...12 1.2. Mikrokontrolery rodziny ARM...13 1.3. Architektura rdzenia ARM Cortex-M3...15 1.3.1. Najważniejsze cechy architektury Cortex-M3... 15 1.3.2. Rejestry
Struktura i działanie jednostki centralnej
Struktura i działanie jednostki centralnej ALU Jednostka sterująca Rejestry Zadania procesora: Pobieranie rozkazów; Interpretowanie rozkazów; Pobieranie danych Przetwarzanie danych Zapisywanie danych magistrala
Struktura systemu mikroprocesorowego
Struktura systemu mikroprocesorowego Struktura systemu mikroprocesorowego / Podstawowe składniki systemu Systemy jednopłytkowe Systemy modułowe Składniki systemu /. Procesor od wyboru procesora zaleŝy
Projektowanie. Projektowanie mikroprocesorów
WYKŁAD Projektowanie mikroprocesorów Projektowanie układ adów w cyfrowych - podsumowanie Algebra Boole a Bramki logiczne i przerzutniki Automat skończony System binarny i reprezentacja danych Synteza logiczna
Architektura potokowa RISC
Architektura potokowa RISC Podział zadania na odrębne części i niezależny sprzęt szeregowe Brak nawrotów" podczas pracy potokowe Przetwarzanie szeregowe i potokowe Podział instrukcji na fazy wykonania
Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe
Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe System mikroprocesorowy 1. Przedstaw schemat blokowy systemu mikroprocesorowego.
Technika mikroprocesorowa I Studia niestacjonarne rok II Wykład 2
Technika mikroprocesorowa I Studia niestacjonarne rok II Wykład 2 Literatura: www.zilog.com Z80 Family, CPU User Manual Cykle magistrali w mikroprocesorze Z80 -odczyt kodu rozkazu, -odczyt-zapis pamięci,
Pamięci półprzewodnikowe
Pamięci półprzewodnikowe na podstawie książki: Nowoczesne pamięci półprzewodnikowe, Betty Prince, WNT Ptc 2014/2015 15.1.2015 Półprzewodnikowe pamięci statyczne Pamięci statyczne - SRAM przechowywanie