STANOWISKO DO BADANIA I POMIARÓW PARAMETRÓW TRANSMISJI WEKTOROWEJ W SYSTEMIE ADSL

Transkrypt

1 Paweł Turcza Tomasz Zieliński 2 Marek Sikora 2 Zdzisław Papir 2 Akademia Górniczo Hutnicza, Katedra Metrologii, 2 Telekomunikacji Al. Mickiewicza 30, Kraków, turcza@agh.edu.pl 2006 Poznańskie Warsztaty Telekomunikacyjne Poznań 7-8 grudnia 2006 STANOWISKO DO BADANIA I POMIARÓW PARAMETRÓW TRANSMISJI WEKTOROWEJ W SYSTEMIE ADSL Streszczenie: Przeniki występujące w trakcie transmisji danych kablem wieloparowym stanowią główne ograniczenie w dalszym zwiększaniu przepustowości systemów ADSL i VDSL. W celu ich kompensacji jest stosowana transmisja wektorowa. Artykuł prezentuje wykonane stanowisko do badania i pomiaru parametrów transmisji wektorowej w systemie ADSL. Pozwala ono na sprzętową realizację transmisji wektorowej w kierunku od centrali do abonenta z użyciem 4 linii ADSL. Taka liczba linii wystarcza do oceny zysku wynikającego z użycia transmisji wektorowej oraz pozwala na realizację całości stanowiska w oparciu o jeden szybki procesor sygnałowy TMS320C646T firmy Texas Instruments.. WSTĘP Jednym z bardziej szkodliwych zjawisk występujących w wieloparowych, wieloużytkownikowych systemach transmisji typu ADSL/VDSL są przeniki między sąsiednimi parami skrętki w kablu. W klasycznej architekturze ADSL [, 2, 3] z wieloma użytkownikami problem przeników jest rozwiązywany poprzez stosowanie statycznych masek dopuszczalnych gęstości widmowych transmitowanych sygnałów. Takie podejście zakłada najgorszy przypadek sprzężenia elektromagnetycznego i choć nie jest najefektywniejsze to pozwala na ustalenie takiego rozkładu mocy nadajników w funkcji częstotliwości dla każdego z systemów transmisyjnych, który umożliwia ich współistnienie przy założonej szybkości transmisji. Znacznie efektywniejsze są systemy wyposażone w mechanizm dynamicznego zarządzania widmem mocy DSM (Dynamic Spectrum Management) [4]. Ponieważ mechanizm ten został wprowadzony dość późno występuje on w trzech wariantach różniących się stopniem skuteczności i wymaganej koordynacji pomiędzy modemami pracującymi w systemie. Algorytmy DSM o niskim stopniu koordynacji modemów opierają swoje działanie na ciągłej estymacji widma mocy zakłóceń (przeników) i charakterystyki tłumienia kanału. Na tej podstawie wyznaczany jest stosunek sygnał-szum dla poszczególnych kanałów i dokonywana jest optymalna alokacja mocy i bitów dla poszczególnych nośnych [5, 6]. Największy wzrost przepustowości można uzyskać stosując synchroniczną transmisję wektorową [7, 8], Praca naukowa finansowana ze środków budżetowych na naukę jako projekt badawczy nr: 3 TD wymagającą najwyższego poziomu DSM-3 koordynacji. W takich warunkach możliwa jest redukcja przeników zdalnych (FEXT) poprzez prekompensację [9, 0]. Podczas tej procedury cała wiązka przewodów traktowana jest jako jeden kanał typu MIMO (Multiple Inputs Multiple Outputs) i algorytm maksymalizuje łączną przepustowość całego toru. W niniejszej pracy przedstawiono opracowane i wykonane stanowisko do badania i pomiaru parametrów transmisji wektorowej w systemie ADSL. Pozwala ono na sprzętową realizację transmisji wektorowej w kierunku od centrali do abonenta z użyciem 4 linii ADSL. Taka liczba linii wystarcza do oceny zysku wynikającego z użycia transmisji wektorowej oraz pozwala na realizację całości stanowiska w oparciu o jeden szybki procesor sygnałowy TMS320C646T firmy Texas Instruments, taktowany zegarem GHz. Ponieważ kompensacja przeników wymaga synchronicznej pracy wszystkich nadajników ADSL oraz specjalnej, równoczesnej modyfikacji wszystkich transmitowanych sygnałów w oparciu o wyznaczoną transmitancję kanału wektorowego (MIMO). Realizacja tych zadań na przedstawionym w pracy stanowisku jednoprocesorowym jest o wiele łatwiejsza i atrakcyjniejsza niż implementacja wieloprocesorowa. W poszczególnych punktach artykułu kolejno omówiono: model systemu ADSL, model transmisji w kablu wieloparowym, liniową prekompensacji przeników FEXT, zaproponowaną architekturę systemu do badania i pomiaru parametrów transmisji wektorowej w systemie ADSL oraz działanie tego systemu, ze szczególnym uwzględnieniem wykorzystania transferu EDMA. Artykuł zamykają wnioski końcowe. 2. MODEL SYSTEMU ADSL Miedziana skrętka telefoniczna wykorzystywana obecnie również do szybkiej transmisji danych charakteryzuje się bardzo długą odpowiedzią impulsową, znaczną zmiennością tłumienia w funkcji częstotliwości oraz możliwością występowania silnych interferencji wąskopasmowych. Efektywne wykorzystanie takiego medium do transmisji wymaga zastosowania tzw. modulacji wielonośnej. Taki typ modulacji poprzez podział całego pasma transmisyjnego na wiele równoległych subkanałów umożliwia osiągnięcie optymalnej przepustowości kanału

2 P/S+CP S/P CP transmisyjnego poprzez alokację stosownej ilości bitów do poszczególnych nośnych w zależności od ich stosunku sygnał/szum (SNR). Najczęściej stosowaną obecnie modulacją wielonośną jest modulacja wielotonowa DMT (Discrete MultiTone), w której operacja modulacji i demodulacji realizowana jest przy pomocy pary szybkich transformacji Fouriera (IFFT/FFT). Ten typ modulacji znany jest ze standardów ADSL i VDSL oraz OFDM [, 2]. Wielką zaletą modulacji DMT jest efektywny algorytm korekcji kanału bazujący na twierdzeniu o splocie dla dyskretnej transformaty Fouriera. Twierdzenie to dotyczy jednak splotu kołowego, a nie liniowego. Dlatego do transmitowanego sygnału dodaje się cykliczny prefiksu [] (patrz CP i CP na rys. ), co umożliwia symulację splotu kołowego przez splot liniowy, faktycznie realizowany przez kanał transmisyjny. System DMT działający zgodnie z powyższym opisem przedstawia rys. Równanie opisujące jego działanie ma postać X= W P h P W X n () gdzie (x y) oznacza splot x z y, tzn wektor, którego i- ty element jest równy j x(j)y(i-j), W jest macierzą dyskretnej transformacji Fouriera, a P= [ 0 P N P I P I N ] i P =[ 0 N P I N ] są macierzami odpowiedzialnymi za wprowadzenie i usunięcie cyklicznego prefiksu CP do/z transmitowanych danych. Macierz Λ - jest diagonalną macierz korektora FEQ, X jest wektorem transmitowanych symboli, n jest wektorem szumu. Jeśli długość odpowiedzi impulsowej kanału transmisyjnego h(n) nie przekracza długości cyklicznego prefiksu wprowadzanego przez układ serializatora (P/S) do transmitowanego sygnału, to na długości transmitowanego bloku, splot sygnału z odpowiedzią impulsową kanału h(n) jest splotem kołowym. Oznacza to, że macierz H tego splotu jest macierzą cyrkulacyjną i jako taka ma postać diagonalną w bazie Fouriera (H=W - ΛW). W takim przypadku równanie () można zapisać w formie X= W W W W X n Dodatkowy filtr korektora czasowego TEQ (rys. ), dokonuje skrócenia efektywnej odpowiedzi impulsowej linii c(n), co pozwala na używanie krótszego prefiksu i tym samym na zwiększenie przepustowości [, 2]. 3. MODEL TRANSMISJI W KABLU WIELOPAROWYM W przypadku transmisji wielu użytkowników w kablu wieloparowym, wektor szumu n występujący w równaniu () zawiera dodatkowo składowe pochodzące od przeników pomiędzy sąsiednimi parami przewodów w kablu. Składowa ta często jest składową dominującą. W systemie, w którym ramki danych poszczególnych użytkowników (K) transmitowane są synchronicznie, równanie opisujące n-tą odebraną ramkę przez k-tego X 0,k X,k Rys. Schemat blokowy modemu ADSL. użytkownika (z uwzględnieniem przeników FEXT od pozostałych K- użytkowników) może być zapisane w formie X n k = k W P K m= h k,m P W X n m n k (2) gdzie h k,m = [h k,m (0),, h k,m (L h )] T jest odpowiedzią impulsową kanału łączącego m ty nadajnik z k tym odbiornikiem (rys. 2). Jeśli dodatkowo długości odpowiedzi impulsowych h k,m nie przekraczają długości cyklicznego prefiksu, to przeniki od różnych częstotliwości nośnych są do siebie ortogonalne podobnie jak same nośne. Pozwala to na analizę równania (2) niezależnie dla poszczególnych nośnych. Z tego powodu wartości symboli odebranych przez użytkowników na i-tej nośnej są równe gdzie X i,n =[ X i, n X i, n = i H i X i,n N i, n 2 X i, n X K i,n ] T, X i,n =[ X i, n X 2 i, n X K i, n ] T k X i,n oznacza symbol transmitowany na i-tej nośnej przez k ty modem, a X ˆ k i, n symboli odebrany - odpowiadający k,m X i,nk. Macierz [H i ] k,m = H i jest macierzą wartości transmitancji kanału MIMO dla i-tej nośnej, [Λ i] k k = λ i jest macierzą współczynników korektora FEQ dla i-tej nośnej, a N i,n jest wektorem próbek szumu po FFT. 2 3 CO IFFT x 0,k x,k c + TEQ X N-,k x N-,k h(n) W - P P - W Λ - NEXT h 33 ν h h 2 h 22 FEXT h 2 h 3 CP Rys 2. Kanał transmisyjny MIMO-DS. CO centrala, CP - użytkownicy. CP3 CP2 4. LINIOWA KOMPENSACJI PRZENIKÓW W rzeczywistym kanale transmisyjnym poziom sygnału bezpośrednio odbieranego jest znacznie wyższy od poziomu przeników. Oznacza, to że macierz transmitancji kanału dla i-tej częstotliwości nośnej [H i ] k, m =H i k,m, i=,, M FFT FEQ X 0,k X,k X N-,k jest macierzą nieosobliwą o elementach dominujących umieszczonych na diagonali tj. k m H i k, k H i k, m (3)

3 Korzystając z tej własności można skonstruować prosty i efektywny prekompensator liniowy o macierzy [9, 0] P i = i H i diag H i (4) Łatwo sprawdzić, że taki sposób konstrukcji macierzy prekompensatora zapewnia całkowitą eliminację przeników FEXT czyniąc macierz kanału diagonalną H i P i = i diag H i Czynnik normalizujący β i dobrany jest tak, aby nie dopuścić do wzrostu transmitowanej mocy sygnału na skutek prekompensacji [9] tzn. i [P i X i ] row k 2 [X i ] row k 2 Ze względu na warunek (3) w praktyce β i. 5. ZAŁOŻENIA PROJEKTOWE I ARCHITEKTURA SYSTEMU Ponieważ nadrzędnym celem projektu było sprawdzenie działania opracowanych algorytmów estymacji kanału wektorowego [, 2] zdecydowano, że głównym kryterium wyboru architektury systemu powinna być łatwość ich implementacji i testowania. Wstępnie zdecydowano, że jednostką sterującą będzie pojedynczy układ TMS320C646. Wybór procesora TMS320C646 został podyktowany jego wysoką mocą obliczeniowa (8000 MIPS) znaczną ilością (8 Mbit) pamięci RAM umieszczonej na strukturze układu oraz architekturą zoptymalizowana pod katem cyfrowego przetwarzania sygnałów. Niewątpliwą zaletą tego procesora jest również 64 kanałowy kontroler EDMA (Enhanced Direct Memory Access) o rozbudowanych możliwościach konfiguracyjnych, zapewniający wydajna współpracę z urządzeniami peryferyjnymi. Aby upewnić się w słuszności wyboru w tabeli zestawiono szacunkowe dane dotyczące ilości cykli obliczeniowych dla poszczególnych operacji wykonywanych przez system. Ponieważ zdecydowano o przyjęciu wartości SNR w poszczególnych kanałach jako miary jakości transmisji, w obecnej wersji systemu algorytmy kodowania nadmiarowego nie zostały zaim- Tab. Zestawienie operacji wraz z ilością cykli zegarowych. MC/s milion cykli zegarowych na sekundę Operacja FFT (4x) DSP_fft6x6r IFFT (4x) DSP_ifft6x32 FEQ (4x) implementacja w C Prekompensacja (x) implementacja w C Równanie Cykle/ramka MC/s 2 4x ,8 2 4x ,8 2 4x024 6,3 4 x892 32,7 TEQ 6 taps (4x) 2 4x ,7 Razem 20 PLD (XCR 328) FIFO FIFO FIFO FIFO Przetwornik C/A DAC Przetwornik 435 C/A DAC Przetwornik 435 C/A Przetwornik DAC 435 C/A DAC 435 Nadajnik linii DSP (TMS 320C646T) Dekoder adresowy Współpraca z AFE AFE302 Multiplexer analogowy MAX 355 Odbiornik linii Rys 3. Schemat blokowy systemu wektorowej transmisji standardu ADSL. plementowane. Wymagana ilość MC/s jest 5 razy niższa od tej z jaką pracuje wybrany procesor (GHz). Schemat blokowy systemu przedstawiono na rys 3. Można w nim wyróżnić dwa istotne bloki funkcjonalne: cześć cyfrową w skład której wchodzi wspomniany procesor sygnałowy wraz z elementami koniecznymi do jego poprawnej pracy, oraz część analogowa przeznaczona do nadawania i odbioru sygnałów z linii telefonicznych wykonaną w oparciu o specjalizowane (dedykowane) układy scalone firm Texas Instruments i National Semiconductors. W części cyfrowej wykorzystano moduł uruchomieniowy procesora TMS320C646 oferowany przez producenta, zawierający oprócz procesora szereg narzędzi ułatwiających uruchamianie układu. Zastosowany moduł pozwala również na bezpośredni dostęp do magistral procesora DSP. Ponieważ układy wejścia/wyjścia umieszczone są w przestrzeni adresowej procesora, procesor DSP współpracuje z układami peryferyjnymi przez magistrale równoległą przeznaczoną do obsługi pamięci (EMIFA). Poprawną współpracę z układami peryferyjnymi uzyskano dzięki zastosowaniu układu PLD typu XCR328 firmy XILINX. Układ ten należy do grupy układów CPLD o niskim poborze mocy, posiada 28 programowalnych makrokomórek oraz interfejs JTAG pozwalający na szybkie dokonywanie zmian oprogramowania bez konieczności demontażu prototypu. W układzie tym zrealizowano dekoder adresowy, układ sterujący przetwornikami DAC oraz moduł odpowiedzialny za sterowanie torem odbiorczym opartym o układ AFE 302. Schemat blokowy ilustrujący współpracę układu XCR328 z układem AFE302 przedstawiono na rys 4. Pierwszy z układów dokonuje konwersji strumienia

4 danych generowanych przez układ przetwornika do formatu akceptowalnego przez magistrale pamięci zewnętrznej procesora DSP, oraz odpowiada za zaprogramowanie rejestru sterującego układu, umożliwiając m.in. sterowanie wzmocnieniem toru odbiorczego i przełączaniem wzmacniaczy odbiorczych linii. Do zadań układu PLD należy również sterowanie multiplekserami analogowymi służącymi do przełączania torów odbiorczych. Do współpracy z przetwornikami DAC użyto rejestrów zatrzaskowych (zrealizowanych w układzie XCR328), które wraz z rejestrami wbudowanymi w przetworniki tworzą dwupozycyjną kolejkę FIFO kompensującą opóźnienia jakie występują pomiędzy zgłoszeniem żądania wykonania transferu do układu DMA, a faktycznym czasem jego realizacji. CLKNIB CLKNIB CLK MUX Magistrala danych D6 4 rejestr danych 6 4Ν Ν 6 D6 rejestr sterujący AFE302 XCR328 Rys 4. Współpraca układów AFE302 i XCR328. Cześć analogową systemu zbudowano w oparciu o zestaw specjalizowanych układów scalonych firm Texas Instruments oraz National Semiconductors. W części nadawczej zastosowano 4-bitowe przetworniki analogowo-cyfrowe DAC435 o prędkości próbkowania do 35 MHz. Tak wysoka częstotliwość próbkowania pozwala na zastosowanie operacji nadpróbkowania i w ten sposób uzyskania redukcji wymagań co do analogowych filtrów rekonstruujących. Sygnały wyjściowe przetworników poddawane są filtracji w dolnoprzepustowych filtrach aktywnych w układzie Butterwortha o częstotliwości granicznej, MHz. Filtry zbudowano w oparciu o szybkie wzmacniacze operacyjne LMH6643. Przyjeto założenie, że projektowany system do transmisji wektorowej powinien pracować w pasmie od 28 khz do, MHz dla linii transmisyjnych o impedancji 00 Ω. Ponieważ sygnały przesyłane z modulacją wielotonową charakteryzują się wysokim współczynnikiem szczytu o wartościach rzędu 5,5 6 dlatego w opisywanym projekcie przyjęto jego wartość na poziomie 5,3. Założono również widmową gęstość mocy sygnału na poziomie 40 dbm/hz. Poprawna transmisja sygnału o założonych parametrach wymaga zastosowania wzmacniaczy operacyjnych o wysokim napięciu zasilania. W związku z tym powszechną praktyką jest budowanie wzmacniaczy linii w oparciu o układ mostkowy, obciążony transformatorem podwyższającym napięcie. W projekcie zastosowano wzmacniacze operacyjne THS 6092 firmy Texas Instruments, współpracujące z transformatorem centralowym ADSL X8502 firmy Coilcraft. Tor odbiorczy systemu składa się z zespołu wzmacniaczy wstępnych, zbudowanych na układzie THS6062, multipleksera analogowego 4x typu MAX355 oraz specjalizowanego układu scalonego AFE302. Układ ten łączy w sobie funkcjonalność wzmacniacza o regulowanym wzmocnieniu, 4 bitowego przetwornika analogowo-cyfrowego i układu odtwarzania przebiegu zegarowego. Re{DAC 0 (0)} Im{DAC 0 (0)} Re{DAC 0 ()} Im{DAC 0 ()} Re{DAC (0)} Im{DAC (0)} Re{DAC ()} Im{DAC ()} Re{DAC 3 (0)} Im{DAC 3 (0)} Re{DAC 3 ()} Im{DAC 3 ()} FRMIDX ELEIDX = 2N Rys 5. Bufor pierścieniowy toru nadawczego. 6. OPIS PRACY SYSTEMU Opisany system do transmisji wektorowej został zaprojektowany tak, aby zminimalizować zaangażowanie procesora DSP w proces nadawania i odbioru danych. W tym celu wykorzystano wbudowany w procesor kontroler EDMA. Kontroler ten dzięki zaawansowanym możliwościom konfiguracyjnym pozwala na realizacje nawet bardzo skomplikowanych zadań transmisyjnych. W przedstawionym systemie wszystkie żądania transferów danych realizowane przez układ EDMA zgłaszane są sygnałem zegarowym generowanym w układzie AFE 302 (patrz rys 4). Do transmisji danych pomiędzy pamięcią procesora DSP a każdym z czterech kanałów przetworników DAC wykorzystano 4 bufory pierścieniowe o długości 2N każdy, gdzie N=52 jest długością ramki ADSL. Bufory te umieszczone są w pamięci tak jak przedstawia to rys. 5. Bufory nadajników zawierają sygnały otrzymane w

5 wyniku odwrotnej transformacji Fouriera transmitowanych konstelacji, a więc sygnały zespolone. Jednak nadajniki sterowane są tylko składowymi rzeczywistymi tych sygnałów. Możliwości zaprogramowania sposobu generowania adresu kolejnego elementu w ramce EDMA (ELEIDX) i adresów kolejnych ramek (FRMIDX) pozwoliła na uniknięcie operacji rozdzielania tych sygnałów na poszczególne składowe. Dodatkowo umożliwiła użycie tylko jednego kanału EDMA do obsługi czterech buforów, tak że pojedyncze żądanie transferu powoduje wysłanie czterech słów oznaczonych na rys 5 jako DAC 0 (n),,dac 3 (n) (tworzących tzw. ramkę EDMA) do kolejki przetworników DAC. Po zakończeniu transferu bieżącej ramki układ EDMA zwiększa wartość rejestru adresowego o FRMIDX, przygotowując się tym samym do obsłużenia kolejnego żądania, oraz generuje zdarzenie, które może uruchomić inny, wybrany kanał EDMA. W opisywanym systemie możliwość ta została wykorzystana do odczytu danych pochodzących z toru odbiorczego (AFE302). W ten sposób uzyskano synchroniczność pracy toru nadawczego i odbiorczego. Długość każdego z buforów pierścieniowych wynosi 2N, co pozwala na bezpieczne wykonywanie operacji przetwarzania na jednej części bufora podczas gdy układ EDMA zajęty jest kopiowaniem z/do drugiej części bufora. WNIOSKI KOŃCOWE W artykule przedstawiono zbudowane stanowisko do badania i pomiarów parametrów transmisji wektorowej w systemie ADSL, z zastosowaniem tylko jednego ale za to bardzo szybkiego, stałoprzecinkowego procesora sygnałowego TMS320C646T firmy Texas Instruments (taktowanego zegarem GHz). Umożliwia ono synchroniczne nadawanie oraz odbiór danych w czterech kanałach równocześnie. Przeprowadzone wstępne testy poprawności jego działania potwierdzają poprawność przyjętych założeń projektowych, trafności doboru poszczególnych elementów oraz ich wzajemnej konfiguracji i współdziałania. W chwili obecnej na ukończeniu jest tworzenie oprogramowania w języku C do wektorowego, adaptacyjnego nadawania i odbioru danych. Przyszłe prace będą dotyczyły praktycznego testowania koncepcji dynamicznego zarządzania widmem mocy nadawanych sygnałów w stworzonym stanowisku oraz poszukiwania optymalnych wartości parametrów DSM. SPIS LITERATURY [] J. A. Bingham, "ADSL, VDSL, and Multicarrier Modulation", John Wiley & Sons: New York, [2] D. J. Rauschmayer, "ADSL/VDSL Principles: A Practical and Precise Study of Asymmetric Digital Subscriber Lines and Very High Speed Digital Subscriber Lines," Macmillan Technology Series, 999. [3] Asymmetrical digital subscriber line (ADSL) transceivers, ITU Std. G.992., 999. [4] Spectrum Management for Loop Transmission Systems, ANSI Std. T.47, Issue 2, [5] R. Cendrillon, M. Moonen, J. Verliden, T. Bostoen, W. Yu, "Optimal Multi-user Spectrum Management for Digital Subscriber Lines", IEEE Int. Conference on Communications, Paris [6] E. Bogaert, T. Bostoen, J. Elsen, R. Cendrillon, M. Moonen, "DSM in practice: Iterative Water-Filling implemented on ADSL modems", IEEE Int. Conference on Acoustics, Speech and Signal Processing, Montreal [7] G. Ginis, J. Cioffi, "Vectored Transmission for Digital Subscriber Line Systems, " IEEE Journal on Selected Areas in Communications, vol. 20, no. 5, pp , June [8] J.M. Cioffi, "DSL Advances, "Dynamic Spectrum Management, Prentice Hall, [9] R. Cendrillon, M. Moonen, J. Verlinden, T. Bostoen G. Ginis, "Improved Linear Crosstalk Precompensation For DSL", IEEE Int. Conf. on Acoustics, Speech and Signal Processing, ICASSP- 2004, Montreal. [0] R. Cendrillon, G. Ginis, M. Moonen, K. Van Acker, T. Bostoen, P. Vandaele, "Partial Crosstalk Precompensation in Downstream VDSL", Signal Processing 84(), [] P. Turcza, T. Twardowski, "RLS based MIMO channel identification for FEXT compensation in vectored xdsl system ", European Conference on Circuits Theory and Design ECCTD-2005, Cork, Ireland, [2] P. Turcza, "Low Complexity MIMO Channel Estimation for FEXT Precompensation in Vectored xdsl Systems", 4 th European Signal Processing Conference, Eusipco 06, Florence, Italy, 2006.