TECHNOLOGE CYFOWE kłady elektroniczne. Podzespoły analogowe. Podzespoły cyfrowe Wielkość analogowa w danym przedziale swojej zmienności przyjmuje nieskończoną liczbę wartości. Wielkość cyfrowa w danym przedziale swojej zmienności przyjmuje skończoną liczbę wartości. H (high) poziom logiczny wysoki L (low) poziom logiczny niski Etapy przetwarzania sygnału analogowego na cyfrowy. Próbkowanie. Kwantowanie. Kodowanie Proces przetwarzania /C
proszczony schemat toru przetwarzania /C C/ Systemy zapisu liczb dziesiętny pozycyjny dwójkowy binarny szesnastkowy - heksadecymalny Podstawa systemu System liczbowy Cyfry używane w systemie liczbowym 8 6 Dwójkowy Ósemkowy Dziesiętny Szesnastkowy (heksadecymalny),,,,,,, 6, 7,,,,,, 6, 7, 8, 9,,,,,, 6, 7, 8, 9,, B, C, D, E, F
System dziesiętny 6 7 8 9 6 7 8 9 System dwójkowy System ósemkowy 6 7 6 7 7 System szesnastkowy 6 7 8 9 B C D E F 6 E8 PZYKŁDY KONWESJ SYSTEMÓW ZPS LCZB. Konwersja dziesiętno-dwójkowa liczby 7, 7 : 8 + r. 8 : 79 + r. 79 : 9 + r. 9 : 9 + r. 9 : 9 + r. 9 : + r. : + r. : + r. : + r. LSB MSB MSB, *,9,9 *,8,8 *,6,6 *,, *,, *,8,8 *,6,6 *, LSB LSB (ang. Least Significant Bit) najmniej znaczący bit MSB (ang. Most Significant Bit) najbardziej znaczący bit (7,) (,). Konwersja dwójkowo-dziesiętna liczby
() * 8 + * 7 + * 6 + * + * + * + * + * + * (7). Konwersja dziesiętno-ósemkowa liczby LSB : 8 + r. : 8 + r. : 8 + r. : 8 + r. 7 MSB () (7) 8. Konwersja ósemkowo-dziesiętna liczby (7) 8 *8 + 7*8 + *8 + *8 (). Konwersja dziesiętno-szesnastkowa liczby LSB : 6 6 + r. 6 : 6 + r. : 6 + r. 8 E MSB () (E8) 6 6. Konwersja szesnastkowo-dziesiętna liczby (E8) 6 *6 + E*6 + 8*6 *6 + *6+ 8* () lgebra Boole a Definicje operacji bulowskich a b a + b a * b a Kody liczbowe System dziesiętny zapisu liczb kod dziesiętny System dwójkowy zapisu liczb naturalny kod dwójkowy (8) Kod BCD (ang. Binary Coded Decimal) każda cyfra tego kodu kodowana jest oddzielnie w naturalnym kodzie dwójkowym Przykład
(7) () ( ) BCD Kod Graya (refleksyjny) posiada tę cechę, że dwa sąsiednie wyrazy kodowe różnią się tylko jednym bitem Podstawowe bramki logiczne Q + B Q B Q Q + B Q B Q B + B
kłady scalone serii 7 Parametry układów TTL serii 7 układy zasilane są napięciem ±. V układy pracują w logice dodatniej napięcie odpowiadające logicznemu zeru zawiera się między a. V z dopuszczalnym marginesem błędu. V napięcie odpowiadające logicznej jedynce wynosi. V lecz nie mniej niż. V z marginesem błędu. V niepodłączone wejście bramki znajduje się w stanie logicznym wyjść bramek nie wolno łączyć równolegle średni czas propagacji sygnału przez bramkę wynosi od do ns (typowo - około ns) średnie zużycie mocy przez bramkę wynosi około mw MNMLZCJ FNKCJ LOGCZNYCH Przykład. Funkcja. bitowa DCB Σ (,,,,, 6, 8,, ) D MSB LSB
Tablica Karnaugha Funkcja po minimalizacji DCB D B + D + C + D C B. Funkcja. bitowa BC Σ (,,, 6) MSB B LSB Tablica Karnaugha Funkcja po minimalizacji BC C + B C + B C ealizacja powyższej funkcji w programie Electronics Workbench.
- sterowania za pomocą Word Generator Cycle generator działa cyklicznie Burst generator działa przez okres jednego cyklu Step generator działa krok po kroku wymuszenie przez kliknięcie myszką KONWETEY KODÓW Przykład Dokonać konwersji kodu na kod 8 w zakresie -9 a b c d x y z t 8 6 7 8 9
x a c d + a b y a b + a b c + a b d z a c + c d + a c d t a d + a d Przykład Dokonać konwersji kodu na kod B ozwiązanie B 6 7 8 9 7 6 9 8 B a b c d x y z t
x a y b z c z d
MLTPLEKSEY Linia transmisyjna MX - DeMX Schemat logiczny multipleksera 8/
Schemat logiczny demultipleksera /8 ealizacja funkcji logicznych za pomocą Multiplekserów: 6/, 8/, / DCB (,, 7, 9,,,,) DCB D C B + D C B + D C B + D C B + D C B + D C B + + D C B + D C B D C B Y Wejścia informacyjne MX 6/ 6 Wejścia informacyjne MX 8/ Wejścia informacyjne MX / B
7 8 9 B + B B B + B B B + B B B B We We We We We B We B + B B ExNO We B + B B ExO We B + MX 6/ B MX 8/ 7 D C B MX / D C D C B
SMTOY kład pełnego sumatora Sumator n-bitowy z przeniesieniami szeregowymi kład pełnego sumatora dwóch liczb jednobitowych zrealizowany za pomocą MX 8/ kład pełnego sumatora dwóch liczb jednobitowych zrealizowany za pomocą MX /
Odejmowanie liczb binarnych poprzez dodawanie drugiego dopełnienia odjemnika B + DD(B) n-bitowy układ odejmujący z przeniesieniami szeregowymi PZETWONK /C i C/ Przetwornik /C z bezpośrednim porównaniem równoległym (Flash) Przetworniki tego typu wykorzystują bezpośrednie porównanie napięcia analogowego z n jednym z przedziałów poziomu odniesienia.
Prykład zamiany kodu temperaturowego na kod Gray a i kod 8 Fig... ealizacja konwertera kodu k z n na Gray i 8. Przykładowe funkcje wyjściowe kodera kodu temperaturowego na kod Gray a przedstawiają zależności: Y K Y Y K K 6 K K + K K 7 K K K K 7 Schemat - bitowego przetwornika /C z wyjściowym kodem Gray a.
Z powyższego rysunku wynika, że komparator K nie bierze udziału w konwersji w związku z czym nie uwzględnia się go w strukturze układowej. Przetworniki C/ przetwarzają wielkości cyfrowe na analogowe.. Wagowy przetwornik C/ n-bitowy wagowy przetwornik C Wagowy przetwornik C/ zawiera sieć rezystorów o wartościach reprezentujących wagi kodu binarnego. ezystor podłączony do MSB ma wartość, natomiast kolejny następny rezystor ma wartość dwukrotnie większą. Konieczność zastosowania sieci rezystorów o różnych wartościach jest podstawową wadą tego przetwornika.. Drabinkowy przetwornik C/
n-bitowy drabinkowy przetwornik C Przykład Wyznaczenie napięcia wyjściowego wyj drabinkowego przetwornika C na podstawie schematu zastępczego dla wejścia. Napięcie 6V ozwiązanie + + Zapis macierzowy powyższego układu równań 6 ) 6 ( + + + + Δ Δ
wyj oraz 6 6 Δ Δ 6 V wyj 8 6 7 8 7 6