Opis mikrokontrolera 805 Lista rozkazowa Timery Warszawa, 005-0-0
IMiO PW, LPTM, Lista rozkazowa 805 -- Oznaczenia i skróty: A - akumulator C - wskanik przeniesienia DPTR - wskanik danych, rejestr 6-bitowy Rn - rejestr R0-R7 z aktywnego banku rejestrów direct - 8-bitowy adres lokacji w wewn.trznej pami.ci danych (adresowanie bezpo0rednie) @Ri - 8-bitowa lokacja w wewn.trznej pami.ci danych dost.pna po0rednio poprzez zawarto0 rejestru R lub R0 (adresowanie rejestrowe po0rednie) #n - sta5a 8-bitowa (adresowanie natychmiastowe) #nn - sta5a 6-bitowa (adresowanie natychmiastowe) bit - adres bitu dost.pnego bezpo0rednio (z obszaru 0H-FH wewn.trznej pami.ci danych lub z niektórych rejestrów specjalnych) /bit - negacja zawarto0ci bitu o adresie "bit" rel - przesuni.cie 8-bitowe o warto0ciach zawartych w przedziale <-8, 7> etykieta - adres -bitowy lub 6-bitowy
IMiO PW, LPTM, Lista rozkazowa 805 --. Tryby adresowania wewntrznej pamici danych: a) Adresowanie bezpo0rednie (mo=liwe dla ca5ego obszaru wewn.trznej pami.ci danych), np. instrukcja: mov A, H (A)(H) oznacza, =e do akumulatora wpisywana jest zawarto0 komórki pami.ci o adresie H. UWAGA! Je=eli trzeba zastosowa adresowanie bezpo0rednie w stosunku do akumulatora, to wówczas trzeba u=ywa symbolu ACC, np. instrukcje push ACC i pop ACC. b) Adresowanie natychmiastowe, np. instrukcja: mov A, #H (A)H oznacza, =e do akumulatora wpisywana jest warto0 H. c) Adresowanie rejestrowe; dotyczy tylko akumulatora, rejestru DPTR oraz rejestrów R0-R7 z wybranego banku rejestrów, np. instrukcja: mov A, R0 (A)(R0) oznacza, =e do akumulatora jest podstawiana zawarto0 rejestru R0 oba operandy, A i R0, sd w tej instrukcji adresowane rejestrowo. UWAGA! T. samd operacj. realizuje równie= instrukcja mov ACC, R0 (A)(R0), ale w tym przypadku akumulator adresowany jest bezpo0rednio. d) Adresowanie rejestrowe po0rednie (dla obszaru 00H - 7FH wewn.trznej pami.ci danych), np. instrukcja mov A, @R0 (A)((R0)) oznacza, =e do akumulatora wpisywana jest zawarto0 komórki pami.ci, której adres znajduje si. w rejestrze R0. e) Adresowanie bezpo0rednie bitów (dla obszaru 0H - FH wewn.trznej pami.ci danych oraz adresowanych bitowo rejestrów specjalnych), np. instrukcja:
IMiO PW, LPTM, Lista rozkazowa 805-4- mov C, ACC.7 (C)(ACC.7) oznacza, =e do wskanika przeniesienia C (PSW.7) wpisywana jest warto0 najstarszego bitu akumulatora. Inne przyk5ady adresowania bezpo0redniego bitów: mov TCON.5, C jb H., skacz jnb P.0, p.tla
IMiO PW, LPTM, Lista rozkazowa 805-5-. Lista rozkazowa.. Operacje arytmetyczne W przypadku dwuargumentowych operacji arytmetycznych jednym z argumentów jest zawsze akumulator. Wynik operacji jest równie= zawsze umieszczany w akumulatorze. Instrukcja D5ugo0 Czas Opis (bajty) (cykle) ADD A, Rn Dodawanie bez przeniesienia ADD A, direct ADD A, @Ri ADD A, #n ADDC A, Rn Dodawanie z przeniesieniem ADDC A, direct ADDC A, @Ri ADDC A, #n SUBB A, Rn SUBB A, direct SUBB A, @Ri SUBB A, #n Odejmowanie (zawsze z po=yczkd) INC A Inkrementacja (zwi.kszanie o ) INC Rn INC direct INC @Ri INC DPTR DEC A Dekrementacja (zmniejszanie o ) DEC Rn DEC direct DEC @Ri MUL AB 4 Mno=enie AB (m5odszy bajt wyniku zapisywany jest do A, starszy do rejestru B) DIV AB 4 Dzielenie ca5kowite A/B (wynik dzielenia zapisywany jest do A, reszta dzielenia do rejestru B) DA A Korekcja dziesi.tna A (dla kodu BCD).. Operacje logiczne Instrukcja D5ugo0 (bajty) ANL A, Rn ANL A, direct ANL A, @Ri ANL A, #n ANL direct, A ANL direct, #n Czas (cykle) Opis iloczyn logiczny (wynik w pierwszym argumencie)
IMiO PW, LPTM, Lista rozkazowa 805-6- ORL A, Rn ORL A, direct ORL A, @Ri ORL A, #n ORL direct, A ORL direct, #n XRL A, Rn XRL A, direct XRL A, @Ri XRL A, #n XRL direct, A suma logiczna (wynik w pierwszym argumencie) suma roz5dczna - exclusive-or (wynik w pierwszym argumencie) XRL direct, #n CLR A zerowanie akumulatora CPL A negacja poszczególnych bitów akumulatora (negacja logiczna akumulatora) RL A rotacja w lewo RLC A rotacja w lewo poprzez bit przeniesienia RR A rotacja akumulatora w prawo RRC A rotacja akumulatora w prawo poprzez bit przeniesienia SWAP A zamiana miejscami po5ówek akumulatora.. Przes/ania danych Instrukcja MOV A, Rn MOV A, direct MOV A,@Ri MOV A,#n MOV Rn, A MOV Rn, direct MOV Rn, #n MOV direct, A MOV direct, Rn MOV direct, direct MOV direct, @Ri MOV direct, #n MOV @Ri, A MOV @Ri, direct MOV @Ri, #n MOV DPTR, #nn MOVC A, @A+DPTR MOVC A, @A+PC MOVX A, @DPTR MOVX A, @Ri MOVX @DPTR, A MOVX @Ri, A D5ugo0 (bajty) Czas (cykle) Opis przes5anie w obr.bie wewn.trznej pami.ci danych (pierwszy argument jest celem, drugi ród5em mov cel, ródo) przes5ania pomi.dzy pami.cid programu i akumulatorem przes5ania z /do zewn.trznej pami.ci danych
IMiO PW, LPTM, Lista rozkazowa 805-7- PUSH direct po5o=enie na stos POP direct zdj.cie ze stosu XCH A,Rn wymiana zawarto0ci mi.dzy rejestrami XCH A,direct XCH A,@Ri XCHD A, @Ri wymiana m5odszej cyfry.4. Operacje na bitach Instrukcja D5ugo0 (bajty) Czas (cykle) Opis CLR C zerowanie wskanika przeniesienia C CLR bit zerowanie bitu SETB C SETB bit ustawianie wskanika przeniesienia C ustawianie bitu CPL C negacja wskanika przeniesienia C CPL bit negacja bitu ANL C,bit iloczyn logiczny ANL C, /bit ORL C,bit suma logiczna ORL C, /bit MOV C, bit MOV bit, C przes5anie JC rel skacz, je=eli C= JNC rel skacz, je=eli C=0 JB bit, rel skacz, je=eli bit= JNB bit, rel skacz, je=eli bit=0 JBC bit, rel skacz, je=eli bit=i wyzeruj bit.5. Skoki w programie Instrukcja D5ugo0 Czas Opis (bajty) (cykle) *) CALL etykieta - - wywo5anie procedury etykieta RET powrót z procedury RETI powrót z procedury obs5ugi przerwania *) JMP etykieta - - skok bezwarunkowy JZ rel skok warunkowy, je=eli A=0 JNZ rel skok warunkowy, je=eli A0 CJNE A, direct, rel CJNE A, #n, rel CJNE Rn, #n, rel CJNE @Ri, #n, rel DJNZ Rn, rel DJNZ direct, rel NOP nic nie rób porównaj dwa pierwsze argumenty i skocz je=eli nie sd sobie równe zdekrementuj pierwszy argument i skocz, je=eli wynik ró=ny od zera *) W rzeczywisto0ci istnieje wi.cej wariantów tej instrukcji. W zale=no0ci od sytuacji asembler przet5umaczy form. podand w tabeli na odpowiedni wariant.
IMiO PW, LPTM, Lista rozkazowa 805-8- Uk/ady czasowo-licznikowe mikrokontrolera 805 Mikrokomputer 805 zawiera dwa 6-bitowe liczniki T0 i T spe5niajdce rol. uk5adów czasowo-licznikowych. MogD one spe5nia funkcj. licznika zliczajdcego impulsy zewn.trzne doprowadzone odpowiednio do wej0 P.4 (licznik T0) lub P.5 (licznik T). MogD te= pe5ni funkcj. czasomierza zliczajdcego wewn.trzne impulsy zegarowe w celu generowania opónieu i/lub generowania przerwau zegarowych o zaprogramowanej cz.stotliwo0ci. Ka=dy z tych liczników mo=e pracowa w jednym z czterech trybów (modów) pracy. Do programowania pracy liczników T0 i T s5u=d dwa rejestry specjalne (SFR): rejestr trybu pracy TMOD (SFR o adresie 89H) oraz rejestr sterujdcy TCON (SFR o adresie 88H z mo=liwo0cid adresowania bitowego). Rejestr TMOD (Rys. ) s5u=y do ustawiania trybu pracy i funkcji realizowanych przez liczniki. Rys.. Rejestr trybu pracy TMOD Poszczególne bity rejestru TMOD majd nast.pujdce znaczenie: Bity M, M0 s5u=d do ustawienia trybu (modu) pracy: Tabela : M0 M Tryb Opis 0 0 0 timer -bitowy 0 timer 6-bitowy 0 timer 8-bitowy z automatycznym prze5adowaniem (autoreload) timer dzielony (split timer) W tym trybie timer TR nie jest programowany w TMOD, natomiast licznik T0 dzia5a jak dwa niezale=ne timery 8-bitowe: TL0 programowany jest bitami Timera 0, natomiast TH0 programowany jest bitami timera T C/T - okre0lenie realizowanej funkcji (okre0lenie ród5a zegara dla liczników): C/T = 0 - czasomierz (zegar wewn.trzny), C/T = - licznik impulsów zewn.trznych (zegar zewn.trzny odpowiednio z lini P.4 (dla T0) i P.5 (dla T)). GATE - bramkowanie zewn.trznym sygna5em sygna5u zegarowego liczników: GATE = 0 - bramkowanie zewn.trzne nieaktywne GATE = - dzia5anie liczników mo=liwe je=eli odpowiednio: sygna5 P. = (dla licznika T0) sygna5 P. = (dla licznika T)
IMiO PW, LPTM, Lista rozkazowa 805-9- Rys.. Rejestr sterujdcy TCON. Rejestr TCON (Rys.) s5u=y do kontroli (status) i sterowania pracd liczników T0 i T. Rejestr TCON mo=e by adresowany bitowo. Poszczególne bity tego rejestru s5u=d do: TCON.6 (TR) i TCON.4 (TR0) - sterujd zliczaniem liczników T0 i T; TRi = 0 (i = 0, ) powoduje zatrzymanie licznika Ti, TRi = (i = 0, ) powoduje prac. licznika Ti. TCON.7 (TFl) i TCON.5 (TF0) to wskaniki przepe5nienia liczników. Ustawiane sprz.towo po przepe5nieniu licznika. Kasowane sprz.towo po wej0ciu w obs5ug. przerwania licznika. Pozosta5e bity rejestru TCON zwidzane sd z pracd systemu przerwau i tak: TCON. (IE) - wskanik zg5oszenia przerwania na wej0ciu INT, TCON. (IE0) - wskanik zg5oszenia przerwania na wej0ciu INT0, TCON.0 (IT0) - sterowanie sposobem zg5oszenia przerwania na wej0ciu INT0 IT0 = 0 przerwanie zg5aszane opadajdcym zboczem sygna5u INT0 IT0 = przerwanie zg5aszane niskim poziomem sygna5u INT0 TCON. (IT) - sterowanie sposobem zg5oszenia przerwania na wej0ciu INT IT = 0 przerwanie zg5aszane opadajdcym zboczem sygna5u INT IT = przerwanie zg5aszane niskim poziomem sygna5u INT 6-bitowe liczniki uk5adu czasowo-licznikowego dost.pne sd programowo jako rejestry specjalne (SFR), odpowiednio: TH0 (SFR o adresie 8CH) - bardziej znaczdcy bajt licznika T0, TL0 (SFR o adresie 8AH) - mniej znaczdcy bajt licznika T0, TH (SFR o adresie 8DH) - bardziej znaczdcy bajt licznika T, TL (SFR o adresie 8BH) - mniej znaczdcy bajt licznika T. Je=eli jest realizowana funkcja czasomierza (tzn. w s5owie TMOD odpowiedni bit C/T jest równy 0), to zawarto0 licznika jest zwi.kszana o w ka=dym cyklu maszynowym. Cykl maszynowy trwa taktów zegara. Cz.stotliwo0 sygna5u zegarowego liczników wynosi zatem f C = f osc /, gdzie f osc jest cz.stotliwo0cid oscylatora mikrokontrolera (typowo f osc jest równe,058 MHz).
IMiO PW, LPTM, Lista rozkazowa 805-0- System przerwa4 mikrokontrolera 805 System przerwau mikrokotrolera 805 mo=e przyjmowa zg5oszenia nast.pujdcych przerwau: - zewn.trznych: - z wej0cia INT0 (IE0 - TCON.) - z wej0cia INT (IE - TCON.) - z uk5adów czasowo-licznikowych: - przepe5nienie licznika T0 (TF0 - TCON.5) - przepe5nienie licznika Tl (TF - TCON.7) - z portu szeregowego: - koniec nadawania znaku (TI - SCON.) lub koniec odbierania znaku (RI - SCON.0). Z ka=dd z przyczyn przerwania jest zwidzany odpowiedni wskanik. Wpisanie jedynki do wskanika powoduje zg5oszenie przerwania. Wyzerowanie wskanika powoduje skasowanie zg5oszenia. Odbywa si. to automatycznie - odpowiednio przy wystdpieniu przyczyny przerwania i przy jego przyj.ciu (jedynie wskaniki TI i RI nie sd zerowane automatycznie). Wszystkie wymienione wskaniki mogd by te= ustawiane i zerowane programowo. System przerwau mo=e by w5dczany i wy5dczany globalnie oraz ka=de ze róde5 przerwania mo=e by indywidualnie maskowane przez ustawienie odpowiedniego bitu w rejestrze sterujdcym IE (SFR o adresie 0ABH z mo=liwo0cid adresowania bitowego). Wyzerowanie danego bitu w rejestrze IE oznacza zablokowanie zg5aszania odpowiadajdcego mu przerwania, wpisanie jedynki - odblokowanie zg5oszenia przerwania odpowiadajdcego temu bitowi. Po zainicjowaniu mikrokomputera (po RESET-cie) s5owo sterujdce IE jest wyzerowane, tzn. system przerwau jest wy5dczony, a wszystkie ród5a przerwau zamaskowane. Rys.. Rejestr sterujdcy systemem przerwau IE. Poszczególne bity rejestru IE majd nast.pujdce znaczenie: Tabela : Bit Nazwa Opis IE.7 EA W5Dczenie/Wy5Dczenie systemu przerwau 0 - system przerwau nieaktywny - system przerwau aktywny IE.6 - Zarezerwowane IE.5 ET W5Dczenie/Wy5Dczenie przerwania Timera (tylko w 805) IE.4 ES W5Dczenie/Wy5Dczenie przerwania Portu Szeregowego IE. ET W5Dczenie/Wy5Dczenie przerwania Timera (TF) IE. EX W5Dczenie/Wy5Dczenie przerwania zewn.trznego (IE) IE. ET0 W5Dczenie/Wy5Dczenie przerwania Timera 0 (TF0) IE.0 EX0 W5Dczenie/Wy5Dczenie przerwania zewn.trznego 0 (IE0)
IMiO PW, LPTM, Lista rozkazowa 805 -- Ka=demu z przerwau, mo=e zosta przypisany wy=szy (po ustawieniu bitu) lub ni=szy (po wyzerowaniu bitu) priorytet przez ustawienie lub wyzerowanie w5a0ciwego bitu w rejestrze sterujdcym priorytetem IP (SFR o adresie 0B8H mo=liwo0cid adresowania bitowego). Rys. 4. Rejestr priorytetów przerwau IP Poszczególne bity rejestru IP majd nast.pujdce znaczenie: Tabela : Bit Nazwa Przerwanie Opis Priorytet IP.7 - - Zarezerwowane IP.6 - - Zarezerwowane IP.5 PT ET Priorytet przerwania Timera (tylko w 805) najni=szy IP.4 PS ES Priorytet przerwania Portu Szeregowego IP. PT ET Priorytet przerwania Timera (TF) IP. PX EX Priorytet przerwania zewn.trznego (IE) IP. PT0 ET0 Priorytet przerwania Timera 0 (TF0) IP.0 PX0 EX0 Priorytet przerwania zewn.trznego 0 (IE0) najwy=szy W przypadku jednoczesnego zg5oszenia dwóch przerwau, jako pierwsze przyjmowane jest przerwanie majdce wy=szy priorytet. Natomiast, przy jednoczesnym zg5oszeniu kilku przerwau o tym samym priorytecie, o kolejno0ci przyj.cia zadecyduje ustalony priorytet zg5oszeu, przedstawiony w Tabeli. W czasie wykonywania programu obs5ugi przerwania o ni=szym priorytecie b.dzie przyj.te zg5oszenie przerwania o wy=szym priorytecie (je=eli nie jest zablokowane), a nie b.dzie przyj.te zg5oszenie przerwania o tym samym (tj. ni=szym) priorytecie. W czasie wykonywania programu obs5ugi przerwania o wy=szym priorytecie b.dzie przyj.te =adne zg5oszenie przerwania.
IMiO PW, LPTM, Lista rozkazowa 805 -- Troch u5ytecznych informacji o 805
IMiO PW, LPTM, Lista rozkazowa 805 --