Wstęp działanie i budowa nadajnika

Podobne dokumenty
Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie LABORATORIUM Teoria Automatów. Grupa ćwiczeniowa: Poniedziałek 8.

Wstęp. Przygotowanie teoretyczne

LICZNIKI Liczniki scalone serii 749x

UKŁADY SEKWENCYJNE Opracował: Andrzej Nowak

dwójkę liczącą Licznikiem Podział liczników:

1. Poznanie właściwości i zasady działania rejestrów przesuwnych. 2. Poznanie właściwości i zasady działania liczników pierścieniowych.

AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE. Wydział Informatyki, Elektroniki i Telekomunikacji LABORATORIUM.

LABORATORIUM TECHNIKA CYFROWA LICZNIKI I REJESTRY. Rev.1.1

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja. do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1.

Układy sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania).

WFiIS CEL ĆWICZENIA WSTĘP TEORETYCZNY

Liczniki, rejestry lab. 07 Układy sekwencyjne cz. 1

Odbiór i dekodowanie znaków ASCII za pomocą makiety cyfrowej. Znaki wysyłane przez komputer za pośrednictwem łącza RS-232.

Ćwiczenie 4 - Badanie charakterystyk skokowych regulatora PID.

LEKCJA. TEMAT: Funktory logiczne.

1.Wprowadzenie do projektowania układów sekwencyjnych synchronicznych

Ćw. 9 Przerzutniki. 1. Cel ćwiczenia. 2. Wymagane informacje. 3. Wprowadzenie teoretyczne PODSTAWY ELEKTRONIKI MSIB

Państwowa Wyższa Szkoła Zawodowa

Zapoznanie się z podstawowymi strukturami liczników asynchronicznych szeregowych modulo N, zliczających w przód i w tył oraz zasadą ich działania.

Architektura komputerów Wykład 2

LABORATORIUM TECHNIKA CYFROWA. Pamięci. Rev.1.35

LABORATORIUM PODSTAWY ELEKTRONIKI REJESTRY

LICZNIKI PODZIAŁ I PARAMETRY

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10.

Plan wykładu. Architektura systemów komputerowych. Cezary Bolek

Badanie układów średniej skali integracji - ćwiczenie Cel ćwiczenia. 2. Wykaz przyrządów i elementów: 3. Przedmiot badań

Uniwersalny asynchroniczny. UART Universal Asynchronous Receier- Transmiter

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1

LICZNIKI LABORATORIUM. Elektronika AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE. Wydział Informatyki, Elektroniki i Telekomunikacji

Aby w pełni przetestować układ o trzech wejściach IN_0, IN_1 i IN_2 chcemy wygenerować wszystkie możliwe kombinacje sygnałów wejściowych.

TECHNIKA MIKROPROCESOROWA II

Ćwiczenie MMLogic 002 Układy sekwencyjne cz. 2

MIKROPROCESORY architektura i programowanie

f we DZIELNIKI I PODZIELNIKI CZĘSTOTLIWOŚCI Dzielnik częstotliwości: układ dający impuls na wyjściu co P impulsów na wejściu

Ćwiczenie D2 Przerzutniki. Wydział Fizyki UW

Ćw. 7: Układy sekwencyjne

Pracownia elektryczna i elektroniczna. Elektronika cyfrowa. Ćwiczenie nr 5.

LABORATORIUM ELEKTRONIKI I TEORII OBWODÓW

Wstęp do Techniki Cyfrowej... Synchroniczne układy sekwencyjne

Podstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak Wersja

Statyczne i dynamiczne badanie przerzutników - ćwiczenie 2

Elementy struktur cyfrowych. Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych.

PODSTAWY TEORII UKŁADÓW CYFROWYCH

Elementy struktur cyfrowych. Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych.

Laboratorium Teorii Układów Cyfrowych Rok akademicki Termin Rodzaj studiów Kierunek Prowadzący Grupa Sekcja. Sprawozdanie z ćwiczenia numer 9

Układy kombinacyjne - przypomnienie

Magistrala I 2 C. Podstawy systemów mikroprocesorowych. Wykład nr 5 Interfejsy szeregowe c.d.

4. Karta modułu Slave

Temat: Projektowanie i badanie liczników synchronicznych i asynchronicznych. Wstęp:

Elementy struktur cyfrowych. Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych.

Cel. Poznanie zasady działania i budowy liczników zliczających ustaloną liczbę impulsów. Poznanie kodów BCD, 8421 i Rys. 9.1.

Automatyzacja i robotyzacja procesów produkcyjnych

Podstawy Informatyki Elementarne podzespoły komputera

Wstęp: Interfejs portu równoległego 6821 i portu szeregowego 6850 firmy Motorola

Układy sekwencyjne. 1. Czas trwania: 6h

CYFROWE UKŁADY SCALONE STOSOWANE W AUTOMATYCE

Adresowanie obiektów. Adresowanie bitów. Adresowanie bajtów i słów. Adresowanie bajtów i słów. Adresowanie timerów i liczników. Adresowanie timerów

Instrukcja do ćwiczenia : Matryca komutacyjna

Ćwiczenie 7 Matryca RGB

Magistrala LIN

TECHNIKA MIKROPROCESOROWA II

Temat 5. Podstawowe bloki funkcjonalne

Hardware mikrokontrolera X51

Układy kombinacyjne. cz.2

Ćwiczenie 01 - Strona nr 1 ĆWICZENIE 01

Statyczne badanie przerzutników - ćwiczenie 3

4. UKŁADY FUNKCJONALNE TECHNIKI CYFROWEJ

Podstawy Techniki Cyfrowej Liczniki scalone

Układy sekwencyjne. 1. Czas trwania: 6h

Ćwiczenie 27C. Techniki mikroprocesorowe Badania laboratoryjne wybranych układów synchronicznych

Podział układów cyfrowych. rkijanka

LABORATORIUM PRZEMYSŁOWYCH SYSTEMÓW STEROWANIA

Mikroprocesory i Mikrosterowniki Magistrala szeregowa I2C / TWI Inter-Integrated Circuit Two Wire Interface

2.1 Porównanie procesorów

Laboratorium mikroinformatyki. Szeregowe magistrale synchroniczne.

ćw. Symulacja układów cyfrowych Data wykonania: Data oddania: Program SPICE - Symulacja działania układów liczników 7490 i 7493

LICZNIKI. Liczniki asynchroniczne.

Technika Cyfrowa. Badanie pamięci

Cyfrowe układy sekwencyjne. 5 grudnia 2013 Wojciech Kucewicz 2

Badanie właściwości skramblera samosynchronizującego

Systemy cyfrowe z podstawami elektroniki i miernictwa Wyższa Szkoła Zarządzania i Bankowości w Krakowie Informatyka II rok studia dzienne

Krótkie przypomnienie

LABORATORIUM ELEKTRONIKI. Jakub Kaźmierczak. 2.1 Sekwencyjne układy pamiętające

interfejs szeregowy wyświetlaczy do systemów PLC

Podstawy Elektroniki dla Elektrotechniki. Liczniki synchroniczne na przerzutnikach typu D

Cyfrowe układy scalone c.d. funkcje

WSTĘP DO ELEKTRONIKI

Układ elementarnej pamięci cyfrowej

1. Cel ćwiczenia. 2. Podłączenia urządzeń zewnętrznych w sterowniku VersaMax Micro

Projekt zespołowy. Część1: Projekt potokowej jednostki przetwarzającej przeznaczonej do realizacji algorytmu FFT. Rok akademicki 2008/2009

Interface sieci RS485

Ćwiczenie Digital Works 003 Układy sekwencyjne i kombinacyjne

Realizer cz. 5 Krzysztof Górski

Podstawy elektroniki cyfrowej dla Inżynierii Nanostruktur. Piotr Fita

Układy sekwencyjne. Wstęp doinformatyki. Zegary. Układy sekwencyjne. Automaty sekwencyjne. Element pamięciowy. Układy logiczne komputerów

Część 3. Układy sekwencyjne. Układy sekwencyjne i układy iteracyjne - grafy stanów TCiM Wydział EAIiIB Katedra EiASPE 1

3.2. Zegar/kalendarz z pamięcią statyczną RAM 256 x 8

Kody splotowe. Zastosowanie

Mikrooperacje. Mikrooperacje arytmetyczne

Projektowanie i badanie liczników synchronicznych i asynchronicznych

Transkrypt:

Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie LABORATORIUM Teoria Automatów Temat ćwiczenia Górnik L.p. Imię i nazwisko Grupa ćwiczeniowa: Poniedziałek 8.000 Ocena Podpis 1. 2. 3. 4. Krzysztof Wesołowski Paweł Górka Łukasz Bondyra Jakub Tutro Data wykonania ćwiczenia: 17.11.2008 Wstęp działanie i budowa nadajnika Głównym elementem nadajnika jest multiplekser U3 którego zadaniem jest zamiana nadawanego numeru z postaci równoległej na szeregową. Multiplekser ma 16 bitowe wejście danych E0-E15, oraz 4 bitowe wejście adresu A-D, i wyjście W. Zasada jego działania polega na tym, ze po podaniu adresu na wejścia A-D na wyjście W wystawiany jest bit o podanym adresie z magistrali E0-E15. Adresowaniem multipleksera zajmuje się licznik U11 (modulo 16), który liczy impulsy przychodzące na jego wejście C i ich liczbę wystawia na wyjścia Q0-Q3 połączone z wejściem adresowym multipleksera. W taki sposób wysyłane jest 16 bitów informacji z czego E0, E7, E15 są odpowiednio bitami startu, środka i stopu, bity E1-E6 i E8-E13, bitami numeru górnika w kolejności LSB..MSB, a E14 jest zerem i podłączone jest do śmiesznego przerzutnika JK, który działa w układzie przerzutnika T i dzieli sygnał clocka przez dwa podczas nadawania 16-bitów przerwy. Przepełnienie licznika U11 powoduje podanie jedynki na jego wyjście CEO które połączone jest z wejście CE (wejście CE clock enable, jeŝeli mamy na nim jedynkę to licznik zlicza impulsy na wejściu C) licznika U15 i powoduje zwiększenie licznika numerów. Jednocześnie na wyjściu bramki U7 dostajemy jedynkę, która w czasie najbliŝszego zera na clocku ustawia na wyjściu przerzutnika U16 jedynkę, która to przy zegarze ustawia jedynkę na wyjściu przerzutnika U4, co powoduje pojawienie się zera na wejściu bramki U1 (zapewnia to Ŝe wysyłane będą same jedynki), a takŝe pojawienie się zera na wejściach CLR liczników U14 i U6, oraz zablokowanie i wyzerowanie licznika U11 jedynką na jego wejściu CLR. Następnie licznik U6 odlicza 16 taktów zegara podczas których na wyjście wysyłane są jedynki (przerwa). Pojawienie się na wyjściach licznika U14 liczby 16 powoduje poprzez bramkę U17 przerzutniki U16 i U4 wystawienie 1 na wejście bramki U1 co umoŝliwia wysyłanie numeru, a takŝe odblokowanie licznika U11 i zablokowanie liczników U6 i U14. I tak cykl się powtarza. Obecność przerzutnika D U2 jest konieczna i zapewnia, pół okresu czasu dla multipleksera, by zdąŝył wystawić na wyjście odpowiedni bit. Niestety nie wiemy dlaczego, ale po przerwie kolejny numer jest wysyłany z opóźnieniem połowy okresu. Nie udało nam się znaleźć przyczyny tego dziwnego zachowania się układu. Wstęp działanie i budowa odbiornika Budowa odbiornika jest duŝo prostsza niŝ nadajnika. Na wejściu mamy dwa rejestry przesuwne U63 i U64 do których ładujemy przychodzący numer (zanegowany). Warunkiem otrzymania sygnału jest na wyjściu przerzutnika U27 jest otrzymanie jedynki na jego wejściu J. Jest to moŝliwe tylko wtedy gdy na wszystkich wejściach NAND ów U31 i U32 będziemy mieli jedynki. To z kolei jest uwarunkowane bitami naszego numeru oraz tym, czy są negowane czy nie na wejściu do układów U31 i U32. Tak więc kaŝda jedynka naszej ramki z Strona 1

numerem powinna być podłączona do NAND a, a kaŝde zero do AND a. Tylko taka konfiguracja umoŝliwia nam otrzymanie sygnału jest na wyjściu. Odszyfrowując numer poruszamy się od prawej strony do lewej, gdyŝ bity wsuwane są do rejestrów od lewej, więc pierwszy bit będzie na bramce U62. NaleŜy jeszcze wspomnieć, Ŝe wygenerowanie impulsu JEST powoduje wpisanie jedynki na wejście przerzutnika D i w najbliŝszym zerze zegara przepisanie go na wyjście przerzutnika i tym samym wyzerowanie przerzutnika JK, a więc równieŝ wyzerowanie sygnału JEST. Przebieg ćwiczenie Ćwiczenie polegało najpierw na rozpoznaniu wszystkich układów na schemacie nadajnika i przeanalizowanie jego zasady działania, a następnie na podstawie schematu odbiornika rozszyfrowanie numeru górnika. Nasz rozszyfrowany numer: 01100000 10110110 (w kolejności LSB..MSB) Podsumowanie Ćwiczenie pozwoliło nam poznać nowe układy wykorzystywane w elektronice cyfrowej, takie jak rejestry przesuwne, liczniki, multiplekser i przerzutniki. Nauczyliśmy się takŝe w podstawowym stopniu obsługiwać program OrCAD Express Simulate. Załączniki: schemat nadajnika schemat odbiornika wydruki przebiegów ćwiczeniach zrobione na podstawie waveform ów zapisanych na Strona 2

Nadajnik Strona 3

Odbiornik Strona 4

Przebiegi sygnałów z nadajnika PoniŜej przebieg pokazujący kolejne generowanee numery górnika: Przebieg impulsów odbiornika PoniŜej przebieg pokazujący wchodzące dane i sygnał JEST oznacza jacy ze dane poprawnie rozszyfrowano. Strona 5