1 Tranzystor MOS Tranzystor MOSFET 1 jest przykładem elementu elektronicznego, który zrewolucjonizował technologię konstruowania cyfrowych systemów przetwarzających informacje. Opracowanie działającego modelu tranzystora pozwoliło na uzyskanie znaczących postępów w miniaturyzacji urządzeń, obniżeniu jednostkowych kosztów produkcji oraz w redukcji zużycia mocy niezbędnej do poprawnego funkcjonowania układów cyfrowych. 1.1 Budowa Istnieje wiele odmian tranzystorów polowych, różniących się pomiędzy sobą strukturą półprzewodnika, rodzajem nośników ładunku elektrycznego, sposobem izolacji bramki itd. W bieżącym ćwiczeniu zajmiemy się tranzystorami nmosfet oraz pmosfet. Tranzystory te (rys. 1.1) charakteryzują się wielowarstwową budową. W przypadku tranzystora nmos (rys. 1.1a) w podłożu złożonym z półprzewodnika typu P umieszczane są lokalne obszary domieszkowania tworzące półprzewodniki typu N. Do obszarów domieszkowanych dołączone są kontakty drenu i źródła. Tranzystor pmos (rys. 1.1b) charakteryzuje się odwrotnym rozkładem półprzewodników: podłoże jest typu N, podczas gdy, obszary pod drenem i źródłem są typu P. (a) nmos (b) pmos Rys. 1.1. Uproszczona budowa tranzystora polowego Ponad obszarami domieszkowania umieszczona jest warstwa izolująca wykonana z niemetalu lub półmetalu. Popularnym elementem izolującym jest oczyszczony dwutlenek krzemu SiO 2. Współczesne technologie pozwalają na uzyskanie warstw izolujących o grubości kilku cząsteczek substancji izolującej. Nad fragmentem podłoża ciągnącym się pomiędzy obszarami drenu i źródła znajduje się podłużna elektroda bramki. Z racji występowania warstwy izolującej rezystancja elektrody bramki w stosunku do podłoża i elektrod drenu i źródła jest bardzo duża, sięgająca 10 14 Ω. 1.2 Zasada działania Dalsze rozważania na temat zasady działania i jej matematycznego modelu zostaną przedstawione dla modelu nmos. Opis dla tranzystorów pmos jest dualny i wynika wprost z odwrotnych własności polaryzowania złącz półprzewodnikowych PN. W sytuacji, gdy do bramki nie jest doprowadzone napięcie nadmiarowe nośniki ładunku (dziury) półprzewodnika typu P skupiają się w okolicach obszarów domieszkowania typu N. Pomiędzy drenem a źródłem istnieje obszar zubożony, pozbawiony swobodnych nośników ładunku, które pozwoliłyby na przepływ prądu pomiędzy drenem a źródłem. Doprowadzenie do elektrody bramki dodatniego potencjału sprawia, że na skutek oddziaływania pola elektrycznego w obszarze półprzewodnika P leżącym bezpośrednio pod bramką powstaje tzw. kanał. W obrębie kanału nośniki ładunku z domieszek N zyskują możliwość przepływania pomiędzy obszarem źródła a drenu dając makroskopowy efekt przepływu prądu elektrycznego. Należy przy tym 1 ang. Metal Oxide Silicon Field Effect Transistor Piotr Katarzyński c 2009-2011r. 1
podkreślić, że choć ruch nośników ładunku zachodzi od źródła do drenu, kierunek przepływu prądu w obwodzie jest odwrotny. Podobnie jak w przypadku diody złączowej PN - uzyskanie efektu przenoszenia ładunku elektrycznego w strukturze półprzewodnika wymaga pracy jaką siły pola elektrycznego muszą wykonać nad wstępnym przemieszczeniem nośników ładunku i uformowaniem kanału. Ta praca wejściowa wyznacza pewną graniczną wartość potencjału jaki należy doprowadzić do bramki, aby w strukturze półprzewodnikowej zaczęły zachodzić opisane powyżej efekty polowe. Ta graniczna wartość potencjału bramki jest nazywana napięciem progowym V th 2. Rys. 1.2. Tranzystor nmos w stanie odcięcia (po lewej) i przewodzenia (po prawej). Grafika powstała na podstawie [1] 1.3 Obszary pracy tranzystora nmos Z punktu widzenia polaryzacji wyprowadzeń D, G, S tranzystor nmos może znajdować się w trzech zasadniczych obszarach pracy (por. rys. 1.3): odcięcia - w którym wartość potencjału bramki jest mniejsza od wartości napięcia progowego. W związku z tym efekt polowy uzyskiwany w strukturze tranzystora jest zbyt słaby aby dopuścić do przepływu prądu drenu. U GS < U th ; I D = 0 (1.1) liniowy - w którym napięcie Dren-Źródło jest mniejsze od napięcia Bramka-Źródło pomniejszonego o napięcie progowe. Prąd drenu w tym obszarze jest aproksymowany parabolą, której znaczny odcinek ma charakterystykę liniową. [ 0 < U DS < U GS U th ; I D = β (U GS U th ) U DS 1 ] 2 U DS 2 (1.2) nasycenia - w którym wartość prądu drenu przestaje zależeć od wartości napięcia Dren-Źródło 0 < U GS U th < U DS ; I D = β 2 (U GS U th ) 2 (1.3) Wartość współczynnika skalującego β jest stałą charakterystyczną dla danego modelu tranzystora. β = µɛ W t ox L (1.4) 2 ang. threshold voltage Piotr Katarzyński c 2009-2011r. 2
gdzie: µ reprezentuje ruchliwość nośników ładunku elektrycznego w kanale, ɛ jest względną przenikalnością elektryczną ośrodka, w którym indukowany jest kanał, t o x jest grubością warstwy dwutlenku krzemu SiO 2 izolującego elektrodę bramki od kanału, współczynniki W oraz L reprezentują odpowiednio szerokość i długość kanału i są parametrami możliwymi do ustawiania na etapie produkcji. Dzięki temu, że zachowanie się tranzystora w obwodzie scalonym zależy od jego geometrii (parametry W i L) możliwe jest uzyskiwanie egzemplarzy optymalizowanych pod względem szybkości działania (krótkie kanały) i wydajności prądowej (szerokie kanały) już na etapie projektowania układu scalonego. Rys. 1.3. Obszary pracy tranzystora nmos w zależności od układu polaryzacji wyprowadzeń 1.4 Modele tranzystorów użytych w doświadczeniach Przedmiotem dalszych badań będzie tranzystor nmos o symbolu BS170 [2] 3 oraz tranzystor pmos o symbolu BS250 [3]. Dla ułatwienia identyfikacji tranzystory pmos dostępne na stanowiskach wyróżniono przez pomalowanie białym markerem górnych ścian obudowy. Widoki obudów wraz z zestawieniem podstawowych parametrów użytkowych dla obu tranzystorów zaprezentowano na rysunkach 1.4 oraz 1.5. W odniesieniu do badań prowadzonych na egzemplarzach tranzystorów w dalszej części ćwiczenia należy zwrócić uwagę na dwa podstawowe parametry: maksymalna, bezwzględna wartość napięcia Dren-Źródło nie może przekroczyć 60V. maksymalna wartość prądu Drenu nie może przekroczyć 500mA dla modelu BS170 oraz 180mA dla modelu pm OS. 1.5 Charakterystyka bramkowa nmos Podstawowym zadaniem tranzystorów MOSFET jest sterowanie wartością prądu drenu I d przy pomocy napięcia U GS przyłożonego pomiędzy Bramkę a Źródło. Mamy zatem do czynienia ze zmianą prądu w zależności od napięcia, co czyni z tranzystora tzw. element transkonduktancyjny. Podczas bieżącego ćwiczenia wyznaczymy empiryczną zależność pomiędzy sygnałem sterującym a sterowanym. 1.5.1 Przebieg ćwiczenia 1. Przygotuj zestaw pomiarowy według schematu z rys 1.6. 2. Wykonaj serię przynajmniej 10-u pomiarów wartości prądu drenu I D w zależności od napięcia Bramka - Źródło U GS zmienianego w zakresie < 0..5 > V. Wyznacz wartość napięcia bramki, przy której lawinowo wzrasta przepływ prądu. Dokonaj zagęszczenia punktów pomiarowych w tym obszarze. 3 jego funkcjonalnym odpowiednikiem jest 2N7000 Piotr Katarzyński c 2009-2011r. 3
Rys. 1.4. Widok obudowy i podstawowe parametry pracy tranzystora BS170. Na podstawie [2] 3. Na podstawie zarejestrowanych wartości utwórz wykres w sprawozdaniu z wykonania ćwiczenia. 4. Odczytaj z noty katalogowej producenta tranzystora wartość napięcia progowego U th. Nanieś odczytaną wartość na wykres. 5. Wyprowadź ogólny wniosek dotyczący warunków, jakie musi spełnić napięcie bramki względem masy w rozpatrywanym układzie, aby tranzystor nmos zaczął przewodzić prąd? 1.6 Charakterystyka bramkowa pmos Działanie tranzystora pmos jest dualne względem nmos. Podczas bieżącego ćwiczenia ów dualizm zostanie wykazany. 1.6.1 Przebieg ćwiczenia 1. Przygotuj zestaw pomiarowy według schematu z rys 1.7. 2. Wykonaj serię przynajmniej 10-u pomiarów wartości prądu drenu I D w zależności od napięcia V 1 wytwarzanego przez zasilacz i przyłożonego między bramkę a dren. Zaobserwuj, dla jakiej wartości V 1 prąd drenu zaczyna gwałtownie narastać - będzie to napięcie skojarzone z progiem załączenia tranzystora. Dokonaj zagęszczenia liczby punktów pomiarowych w tym obszarze pracy układu. Kolejne wartości pomiarów I D oraz V 1 odnotuj w tabeli. Na podstawie uzyskanych wyników oblicz wartości napięć bramka - źródło U GS dla tranzystora pmos korzystając z napięciowego prawa Kirchhoffa U GS = (U SS U 1 ) (1.5) Piotr Katarzyński c 2009-2011r. 4
Rys. 1.5. Widok obudowy i podstawowe parametry pracy tranzystora BS250. Na podstawie [3] 3. Na podstawie zarejestrowanych wartości utwórz wykres Wartości prądu drenu w funkcji napięcia Bramka- Źródło U GS. Zwróć uwagę, że bieżącym sposobie włączenia tranzystora do obwodu, wartości U GS będą ujemne. 4. Odczytaj z noty katalogowej producenta tranzystora wartość napięcia progowego U th. Nanieś odczytaną wartość na wykres. 1.7 Charakterystyka drenowa nmos Dla ustalonej wartości napięcia bramki wartość prądu Drenu I D tranzystora zależy nieliniowo od wartości napięcia U DS przyłożonego pomiędzy Dren a Źródło. Podczas bieżącego ćwiczenia dokonamy analizy tej zależności. 1.7.1 Przebieg ćwiczenia 1. Przygotuj zestaw pomiarowy według schematu z rys 1.8. 2. Zmierz i zanotuj napięcie Bramka-Źródło U GS. Wykonaj serię 10-u pomiarów wartości prądu drenu I D w zależności od napięcia Dren - Źródło U DS Dla napięcia zasilania zmienianego w zakresie < 0..10 > V. 3. Przygotuj zestaw pomiarowy według schematu z rys 1.9. 4. Zmierz i zanotuj napięcie Bramki U GS. Wykonaj serię 10-u pomiarów wartości prądu drenu I D w zależności od napięcia Dren - Źródło U DS Dla napięcia zasilania zmienianego w zakresie < 0..10 > V. Uzyskaną zależność zobrazuj na wykresie w sprawozdaniu. 5. Wartości pomiarów uzyskanych w obwodach z rys 1.8 oraz 1.9 zobrazuj na wspólnym wykresie. Przy obydwu krzywych napisz wartości napięć bramki U GS jakie występowało w trakcie badania. 6. Jak wartość napięcia Bramki wpływa na kształt zarejestrowanych charakterystyk drenowych? Piotr Katarzyński c 2009-2011r. 5
Rys. 1.6. Układ do badania charakterystyki bramkowej tranzystora nmos Rys. 1.7. Układ do badania charakterystyki bramkowej tranzystora pmos 1.8 Charakterystyka drenowa pmos Dla konfrontacji z poprzednio opisaną metodą wyznaczania charakterystyk drenowych tranzystora nmos ponowimy zaprezentowany tok rozumowania w przypadku modelu tranzystora pmos 1.8.1 Przebieg ćwiczenia 1. Przygotuj zestaw pomiarowy według schematu z rys 1.10. 2. Zmierz i zanotuj napięcie Bramka-Źródło U GS. Zwróć uwagę, że przy bieżącym sposobie włączenia tranzystora do układu wartość U GS będzie ujemna. Wykonaj serię 10-u pomiarów wartości prądu drenu I D w zależności od napięcia Dren - Źródło U DS Dla napięcia zasilania U SD zmienianego w zakresie < 0..10 > V. Zwróć uwagę na to, że: U SD = U DS (1.6) 3. Przygotuj zestaw pomiarowy według schematu z rys 1.9. 4. Zmierz i zanotuj napięcie Bramki U GS. Wykonaj serię 10-u pomiarów wartości prądu drenu I D w zależności od napięcia Dren - Źródło U DS Dla napięcia zasilania zmienianego w zakresie < 0..10 > V. Piotr Katarzyński c 2009-2011r. 6
Rys. 1.8. Układ do badania charakterystyki drenowej tranzystora nmos Rys. 1.9. Układ do badania charakterystyki drenowej dla obniżonego napięcia bramki 5. Wartości pomiarów uzyskanych w obwodach z rys 1.10 oraz 1.11 zobrazuj na wspólnym wykresie w sprawozdaniu. Przy obydwu krzywych napisz wartości napięć bramki U GS jakie występowało w trakcie badania. 6. Jak wartość napięcia Bramki wpływa na kształt zarejestrowanych charakterystyk drenowych? 1.9 Tranzystor nmos jako przełącznik Podstawową rolą tranzystorów polowych we współczesnych zastosowaniach jest sterowanie przepływem prądu zgodnie z binarną regułą: załącz, wyłącz. Tego typu praca implikuje powszechność zastosowań w układach cyfrowych opartych o logikę logikę dwustanową. Jak pokazały uprzednio wykonane ćwiczenia warunkiem załączenia tranzystora nmos jest wymuszenie napięcia pomiedzy Bramką a Źródłem wyższego niż napięcie progowe. Ta właściwość predysponuje tranzystor do zastosowania w roli prostego przełącznika, w którym przy pomocy napięcia można sterować przepływem prądu. 1.9.1 Elektryczność statyczna a tranzystory MOSFET Pomiędzy bramką a obszarem półprzewodnika, w którym indukuje się kanał widnieje warstwa izolującego dwutlenku krzemu o grubości rzędu ułamków mikrona. Warstwa izolacyjna stanowi więc w praktyce niezwykle cienką Piotr Katarzyński c 2009-2011r. 7
Rys. 1.10. Układ do badania charakterystyki drenowej tranzystora pmos Rys. 1.11. Układ do badania charakterystyki drenowej dla obniżonego napięcia bramki pmos i kruchą, szklaną płytkę, która pod wpływem oddziaływania napięcia elektrycznego może ulegać częściowym odkształceniom. Rys. 1.12. Symbole ostrzegające przed urządzeniami wrażliwymi na wyładowania elektrostatyczne Bramka jest izolowana elektrycznie od wszystkich innych elementów tranzystora, stąd ładunek elektryczny gromadzący się na jej zaciskach nie ma możliwości rozpraszania. Wysokie wartości potencjałów statycznych gromadzące się na skórze i ubraniu monterów urządzeń elektronicznych stanowią realne zagrożenie dla układów opartych na tranzystorach MOS. Mogą bowiem doprowadzić do gwałtownego odkształcenia warstwy izolującej bramkę, lub bezpośrednio doprowadzić do jej przebicia. Stąd obwody zawierające tranzystory MOS są wyposażone w szereg zabezpieczeń zapewniających odprowadzanie potencjalnie szkodliwych ładunków statycznych z zacisków bramki do masy. Najprostszym (i zarazem najmniej skutecznym) sposobem na ochronę bramki przed Piotr Katarzyński c 2009-2011r. 8
wyładowaniem elektrostatycznym jest obniżenie jej impedancji wejściowej poprzez podłączenie między źródło a bramkę rezystora o wartości 1..10M Ω. Na rys 1.12 zaprezentowano powszechnie stosowane symbole umieszczane na elementach elektrycznych wrażliwych na elektryczność statyczną. Praca z takimi elementami wymaga usunięcia ładunków statycznych z powierzchni skóry i ubrania przez zwilżanie powierzchni roboczej lub uziemianie operatora. Na rys 1.13 zaprezentowano przykładowe uszkodzenia w strukturze półprzewodnikowej tranzystora spowodowane wyładowaniem elektrostatycznym Rys. 1.13. Po lewej: przekrój poprzeczny tranzystora z zaznaczonym potencjalnym obszarem wyładowania elektrostatycznego. Po prawej: zdjęcie ze skanningowego mikroskopu elektronowego pokazujące warstwę podłoża tranzystora MOS (usunięto warstwę izolującą bramkę) z zaznaczonymi obszarami uszkodzeń spowodowanych rozładowaniem elektrostatycznym (Na podstawie [4]) 1.9.2 Przebieg ćwiczenia 1. Przygotuj układ pomiarowy według schematu z rys 1.14 Rys. 1.14. Schemat układu do badania tranzystora nmos w roli przełącznika 2. Zwróć szczególną uwagę na sposób włączenia diody świecącej do obwodu. Katoda diody jest oznaczona krótszym wyprowadzeniem. Przy katodzie również występuje charakterystyczne ścięcie cokołu przy obudowie diody. 3. Podłącz napięcie zasilające. Zewrzyj palcem zaciski obwodu oznaczone jako A A. Zaobserwuj przełączanie stanu zapalenia/zgaszenia diody Piotr Katarzyński c 2009-2011r. 9
Rys. 1.15. Model układu z opóźnieniem wyłączenia 4. Rozbuduj układ do postaci z rys. 1.15. Dokonaj krótkotrwałego zwarcia wyprowadzeń A A. Zaobserwuj działanie układu. Jaka może być aplikacja praktyczna takiego urządzenia? 1.10 Czas załączania tranzystora Elementy półprzewodnikowe występujące w obwodach elektronicznych charakteryzuje skończony i ograniczony czas przełączania pomiędzy poszczególnymi stanami. Pociąga to za sobą istotne konsekwencje związane z limitowaniem maksymalnej mocy obliczeniowej systemu. Obecnie omówimy metodologię stosowaną do obliczania czasu przełączania tranzystora w powiązaniu z pomiarami oscyloskopowymi. Oszacowanie czasu przełączania pozwala dalej na obliczenie maksymalnej, stabilnej częstotliwości pracy urządzenia. Z zagadnieniem przełączania tranzystorów w układach wykonawczych automatyki wiąże się pojęcie modulacji szerokości impulsu 4. Na rysunku 1.16 zaprezentowano ideę techniki modulacji Rys. 1.16. Model układu sterowania mocą w oparciu o PWM Pojedynczy okres T przebiegu kluczującego składa się z dwóch pod przedziałów czasowych t ON oraz t OF F reprezentujących odpowiednio czas załączenia oraz czas wyłączenia układu wykonawczego. T = t ON + t OF F (1.7) Dla uproszczenia analizy wprowadza się parametr σ nazywany wypełnieniem przebiegu 4 ang. PWM - Pulse Width Modulation σ = T ON T ON + T OF F 100 (1.8) Piotr Katarzyński c 2009-2011r. 10
Dla stałej wartości napięcia zasilającego U oraz ustalonej rezystancji obciążenia R moc rozpraszana przez obciążenie jest równa P = u2 R Średnia wartość mocy wydawanej do obciążenia sterowanego przebiegiem PWM może być wyznaczona na podstawie równania P = 1 T T co dla stałej wartości p(t) w chwilach załączenia daje 0 (1.9) p(t)dt (1.10) P = U 2 R σ (1.11) Równanie 1.11 pokazuje, że wartość mocy dostarczanej do urządzenia można płynnie regulować poprzez zmianę stosunku czasu załączenia do całkowitego okresu przebiegu PWM. W aplikacjach sprzętowych przyjmuje się zwykle stały okres T, związany z częstotliwościami z przedziału kilku - kilkunastu khz. Rys. 1.17. Obwód do pomiaru czasu przełączenia 1.10.1 Przebieg ćwiczenia 1. Przygotuj obwód pomiarowy według schematu z rysunku 1.17. Skorzystaj z płyty prototypowej, generatora oraz oscyloskopu. Jeden kanał oscyloskopu (X) podłącz do wyjścia generatora, natomiast drugi kanał oscyloskopu (Y) do wskazanego punktu pomiarowego w schemacie. 2. Zapewnij pobudzenie sygnałem prostokątnym tworzonym przez generator. Wykorzystaj wyjście oznaczone jako TTL 3. Uruchom generator oraz oscyloskop. Ustaw dowolną wybraną częstotliwość pobudzenia z przedziału 1kHz...10kHz. Piotr Katarzyński c 2009-2011r. 11
1 TRANZYSTOR MOS 4. Pociągnij pokrętło AMP INV, pociągnij a następnie przekręć pokrętło SYM ADJ. Zaobserwuj zmiany w wypełnieniu prostokątnego przebiegu sterującego. Sprawdź w jaki sposób wpływają te zmiany na intensywność świecenia diody LED. Zapisz oscylogramy dla małego i dużego wypełnienia sygnału sterującego 1.18. (a) małe wypełnienie (b) duże wypełnienie Rys. 1.18. Kształty przebiegu sterującego PWM o małym i dużym wypełnieniu 5. Podnieś częstotliwość pobudzenia ponad 1M Hz. Dokonaj odpowiedniego powiększenia sygnałów widocznych na oscyloskopie. Przy pomocy oscyloskopu odczytaj wartości opóźnienia w przełączeniach tranzystora. Zapisz oscylogramy w sprawozdaniu. Określ, dla jakiej częstotliwości zostały utworzone i zapisz szacowany czas przełączenia. td. Na rysunku 1.19 zaprezentowano przebieg czasowy napięcia na tranzystorze w momencie jego wyłączania (niebieska krzywa) na skutek wyłączenia sygnału sterującego (żółta krzywa). Widoczny jest stan przejściowy w pracy elementu i związane z nim opóźnienie czasowe. Rys. 1.19. Oscylogram z przebiegu wyłączenia tranzystora 6. Oszacuj maksymalną stabilną częstotliwość pracy układu tranzystora i diody LED rozumianą jako fmax = 1 td c Piotr Katarzyński 2009-2011r. (1.12) 12
LITERATURA Literatura [1] Encyclopaedia Britannica http://www.britannica.com/ [2] BS170/MMBF170 N-Channel Enhancement Mode Field Effect Transistor, National Semiconductor, 1992r. [3] TP0610L/T, VP0610L/T, BS250 P-Channel 60-V (D-S) MOSFET, Vishay Siliconix, 2001r. [4] ADI Reliability Handbook, Analog Devices, 2000r. [5] Horowitz P. Hill W., Sztuka elektroniki, tomy 1. i 2., WKiŁ, Warszawa 2003r. [6] Resnick R., Halliday D., Walker J., Podstawy fizyki, tom 3., PWN, Warszawa 2003r. [7] Watson J. Elektronika, WKiŁ, Warszawa 1999r. [8] Nosal Z., Baranowski J. Układy elektroniczne, WNT, Warszawa 2003r. Piotr Katarzyński c 2009-2011r. 13