i pakietu programowego PALASM 4
|
|
|
- Maciej Lewicki
- 8 lat temu
- Przeglądów:
Transkrypt
1 i pakietu programowego PALASM 4
2 - 2 -! "# logicznych PAL i GAL; $!# #% programowego PALASM 4.!" & "!&' (! ))!*+ $!," # (!) )# )!*+ -!," # (!!*+.!,% %(!!*! #!, #+ $!&# 0+ -!,%##nazwa.pds# # % '# #'"# %#+ 4. Kompilacja; 1!, + 2!3# 0nazwa.jed; 4!&# #! Sprawozdanie,!, #+ $!5(!#' *+ -!5#(nazwa.pds wraz z segmentem symulacji);.!& (nazwa.trf); 5. Wnioski.
3 - 3 - $% ## PALASM Pakiet PALASM 4 jest przeznaczony do wspomagania programowania 6),768! #% % - mikrokomputer IBM PC XTAT lub kompatybilny; - co najmniej 512 KB RAM; - co najmniej 10 MB wolnej przestrzeni na dysku twardym; - system operacyjny DOS 3.0 lub nowszy. W sk ' # "% # 9# # %# %) ' # ) # #! 3 # ) " ' # # 66,7) "% # #")# # #! :! pakietem. Znaczenie poszczególnych plików przedstawionych na rysunku jest '! Przygotowanie pliku *#.pds Kompilacja.jed Symulacja palasm.log.xpt.jdc PROGRAMATOR palasm.log.xpt.trf &' $%# (() # 66,7 ' ) # % " #! 5 "# " ' '# ' ;! % "% ) ' <!= " " # DOCUMENTATION. Szczególnie przydatna w codziennej pracy z programem jest opcja DOCUMENTATIONLanguage reference)%'%!
4 - 4 - ' # ' < %)" %#! % # 66,7 " #!," # FILESet up...) % ' (Working environment), kompilacji (Compilation options), symulacji (Simulation options) i syntezy logicznej (Logic synthesis options*!>" "'% 'F1. Po skonfigurowaniu program jest gotowy do pracy. +' # *#?' # ) ' FILEChange directory ) " ) FILERetrieve existing design!) " (' F2' " *) pliku. W celu akceptacji podanych parametrów naciskamy klawisz F10! : " EDITText file) # FILESet up... edytora tekstów. (Menu edytora ED, dostarczanego z pakietem 66,7 'Esc!*&' 66,7!?" " # ) FILEBegin new design!) '! zaakceptowaniu podanych parametrów klawiszem F10 ' #!3% Title - nazwa przygotowywanego projektu. Pattern@ ' %##! Revision@ ' #! Author, Company@%#! "! 3' # ) "! # ' %## %'! Device@) #!! &' % % (A B:0*! & % : : % (% ' F2), % " '! naciskamy klawisz F10, co powoduje zapisanie przygotowanego zbioru w katalogu ')#!'! 3. Kompilacja i symulacja programu # 9# " #!," # RUN, której wybór powoduje # )%#Compilation, Simulation, Both oraz Other operations.
5 - 5 - Wybór opcji RUNCompilation '# opcji FILERetrieve existing design!?' FILESet up...working environmentprovide compile options on each run C (*) % '!' F10!?' nazwa.pds) # % nazwa.jed("%# * oraz nazwa.xpt ( % *! " % # ) # ' opcji FILESet up...compilation optionslog file name ( ' palasm.log*!?' % ") 'D "' klawisza F3!") "! Wybór opcji RUNSimulation )# ' FILERetrieve existing design!?'fileset up...working environmentprovide simulation options on each run C (*) % ' % ( )"# *!?'' ) ) % utworzone zbiory nazwa.jed oraz nazwa.xpt! # % nazwa.trf ( % # ' % EF6<*) nazwa.hst ( % # *) ) ) % ( ) *!'nazwa.jed, to jest tworzony zbiór nazwa.jdc, % nazwa.jed # %! # # " ' #!?' %") ")! Wybór opcji RUNBoth spowoduje jednoczesne wykonanie kompilacji i symulacji wybranego zbioru. Wybór opcji RUNOther operations ' # ) # # Disassemble from...jedec. Powoduje ona utworzenie zbioru nazwa.pl2)%#) "# ' ( # '0% *!,' #- % & # 66,7(' " % # ) #" % *! & " % VIEW! ) # %% Execution log file Wybranie tej opcji powoduje wyprowadzenie ' ) # ' FILESet up...compilation optionslog file name.
6 - 6 - Design file & ' 9#nazwa.pds. ReportsFuse map & ' nazwa.xpt. Jedec datafuse data only & ' nazwa.jed. Jedec datavector + fuse data Wybranie tej opcj ' nazwa.jdc. Simulation datahistory & ' nazwa.hst. Simulation datatrace & ' zbioru nazwa.trf. Waveform displayhistory & ' nazwa.hst w postaci graficznej (przebiegi czasowe). Waveform displaytrace & 'zbioru nazwa.trc w postaci graficznej (przebiegi czasowe). Current disassembled file & ' *.pl2, a po ##'! Pinout Wybranie tej opcj ' 9! %:!.' % # # nazwa.jed lub nazwa.jdc "# # 66,7!,"# DOWNLOADGo! # # % F,@$-$ ' FILESet up...working environmentrs-232 communication program! 0 ' program PC2.EXE, dostarczany wraz z pakietem PALASM. 6. Uzyskiwanie informacji pomocniczych & "% DOCUMENTATION ##! Opcja DOCUMENTATIONIndeks of topics ' % GG # ( # ) ) #!*! %# # ' ' ekranie.
7 - 7 - Opcja DOCUMENTATIONLanguage reference! Opcja DOCUMENTATIONHelp on errors " "D! & ) %# # ) % # " ' #! 0 Next message oraz Prev message "! Uwaga: ) " iarygodna. #% % # '! 0# " # 9#! ' % # 0 (() # @'! 0" # 9#! 0" %- "" - " D#! Równania logiczne,# % # # <H6E=5:,) D!5## EQUATIONS... &" " "#' ) I(6:0*)J(5F*)J(K5F*I(K:5F*!:# # # L! & ' '# "%#! EQUATIONS WY1 = WE1 * WE3 WY2 = (WE2 + WE3) & ' # ' &< ) &<$ &<-) # ' &C &C$! & # &C #&< &<-)#&C$#% # &<$ ###&<-!
8 - 8-3 % D # " %! 0 " %D " " instrukcjami warunkowymi IF-THEN-ELSE oraz CASE. IF-THEN-ELSE: = =;@E8<:@<,< " ' "'#!,% IF (warunek) THEN BEGIN równania1 ELSE BEGIN równania2 & "' % (# *$(#*! IF (A, B = #b11) THEN BEGIN WY = C + D ELSE BEGIN WY = C * D?' # 6 > % ) ' &C % # 0! & ' &C %###0! CASE: =6,<#D"' #'%!,% BEGIN!"# $!"# $... OTHERWISE : BEGIN
9 - 9 - & "' #) % ' % # %) " # '!?' # % % ' %% ' ') "%5E8<F&=,<! CASE (A, D) BEGIN 1 : BEGIN C = B * E 3 : BEGIN C = B + E OTHERWISE : BEGIN C = 0?' 6 M N 0 M ) ' % #><!?'6M 0MN) '% #>## <!?' # 6 0 % % % ') wówczas linia C zostanie wyzerowana. ' # ' % %?''%# % ) ' %!?" "## "# )' %! WY1 = WE1 * WE2 WY2 = WE1 :+: WE2?'# '&C &C$) '&C %)'&C$ %!,% # " " % ('#)'!*!0 # # ) %!! 5 ' " przyrostki:!o;@#%#'!!f0@!.rstf - linia zerowania przerzutnika..setf - linia ustawiania przerzutnika.!ef,e@' (*!
10 WY1.CLKF = WE1 * WE2 &'#%#' &C '&< &<$! WY1.RSTF = WE1 * WE2 &' % %# ' &C '&< #&<$! WY1.TRST = WE1 &''&C # ' &<! Procedury automatowe,# % #,E6E<) ' (755F< 768=:< 7<6C 768=:<*! ' " ' rozkaz: START UP := POWER UP -> stan1 + warunek -> stan2 F ) " % stanie stan1 (stan1%*)# - w stanie stan2. START UP := POWER UP -> WAIT + RESET -> WAIT & %F<,<E &6=E! O% ' % '! 7% %% % &' + warunek2 -> stan > stan n?' % i zajdzie warunek1, to w stan1!?'warunek2, to w stan2)!?' " ) stan n. Warunki )! & " #!?' " #) " ' 5:0=E=5:, ( *)"#! STAN1 := COND1 -> STAN2 + COND2 -> STAN3 +-> STAN1
11 - 11 -?' STAN1)COND1 przejdzie do stanu STAN2)COND2 przejdzie do stanu STAN3, #")STAN1. ' ' ' '"#!& 755F<P6'"% "%#!,D'% ()*+, STAN1.OUTF = WY1 * WY2 STAN2.OUTF = WY1 * WY2 STAN3.OUTF = WY1 * WY2 W stanie STAN1' WY1 i WY2 %!&STAN2' WY1)'WY2 - aktywne. W stanie STAN3'% nieaktywne. & 7<6CP<B5 ' "% ' '!,D'% ()*+,&' -$&' $... -&' STAN1.OUTF = COND1 -> WY1 * WY2 + COND2 -> WY1 * WY2 +-> WY1 * WY2 STAN2.OUTF =-> WY1 * WY2 W stanie STAN1COND1'%) 'COND2'WY1)'WY2 aktywne, "#'%!& STAN2'WY1)'WY2 nieaktywne. O% '% (%* % "!%% " # '! : "%#! % % stan = bity stanu Przyklad: STAN1 = ST2 * ST1 * ST0 STAN2 = ST2 * ST1 * ST0
12 Stan STAN N (NNN*) STAN2 numer 2 (010b)., # " % %! 5% '% # # " '!'5:0=E=5:,) warunków: CONDITIONS $$... CONDITIONS COND1 = WE1 * WE2 * WE3 COND2 = WE1 * WE2 * WE3 " ' %%#"! 0" # - % " D#!E tylko pierwszy przypadek.,#,=76e=5:! % % EF6<Q5:! = ') # % ' #%! TRACE ON CLK WE1 WE2 WE3 WY1 WY2 ST1 ST2 ST3 ='##! & " # ' # '! 0 # %!5',<E;@#'! SETF WE1 WE2 WE3 'WE1 i WE3)WE2 w stan nieaktywny. 5O;@# %#! CLOCKF CLK Polecenie powoduje wygenerowanie na linii CLK %# ( binarnej 010).
13 - ) # # ' przewidywane stany. CHECK WY1 WY2 WY3 ^WY4 %WY5 Polecenie sprawdza, czy linie WY1 i WY2 % ) WY3 jest w stanie nieaktywnym (prefiks ) oraz czy linia WY4 jest w stanie wysokiej impedancji (prefiks ^). Stan linii WY5 "(R*!?'#% ) % # (S*! F<560@'"'! PRELOAD STAN1 WY1 WY2 Polecenie wprowadza automat w stan STAN1(%* 'WY1)'WY2 w stan nieaktywny. EF6<5;;@D#! &# """# ) ;5F@E5@05!,% FOR zmienna := start TO koniec DO BEGIN instrukcje Instrukcja ta powoduje powtórzenie sekwencji instrukcji dla wart' % 'start ' koniec z krokiem 1. Zmienna % % " " programu. FOR x := 1 TO 10 DO BEGIN CLOCKF CLK Sekwencja po" # %#O!
14 ;PALASM Design Description ; Declaration Segment TITLE TUTOR1.PDS PATTERN A REVISION 1.0 AUTHOR J.ENGINEER COMPANY ADVANCED MICRO DEVICES DATE CHIP DECODER PAL16L8 ; PIN Declarations PIN 2 X COMBINATORIAL ; INPUT PIN 3 Y COMBINATORIAL ; INPUT PIN 4 Z COMBINATORIAL ; INPUT PIN 10 GND ; INPUT PIN 12 A COMBINATORIAL ; OUTPUT PIN 13 B COMBINATORIAL ; OUTPUT PIN 14 C COMBINATORIAL ; OUTPUT PIN 15 D COMBINATORIAL ; OUTPUT PIN 16 E COMBINATORIAL ; OUTPUT PIN 17 F COMBINATORIAL ; OUTPUT PIN 18 G COMBINATORIAL ; OUTPUT PIN 19 H COMBINATORIAL ; OUTPUT PIN 20 VCC ; INPUT ; Boolean Equation Segment EQUATIONS A = X * Y * Z B = X * Y * Z C = X * Y * Z D = X * Y * Z E = X * Y * Z F = X * Y * Z G = X * Y * Z H = X * Y * Z ; Simulation Segment SIMULATION TRACE_ON X Y Z A B C D E F G H SETF X Y Z CHECK A B C D E F G H SETF X Y Z CHECK A B C D E F G H SETF X Y Z CHECK A B C D E F G H SETF X Y Z CHECK A B C D E F G H SETF X Y Z CHECK A B C D E F G H SETF X Y Z CHECK A B C D E F G H SETF X Y Z CHECK A B C D E F G H SETF X Y Z CHECK A B C D E F G H TRACE_OFF
15 ;PALASM Design Description ; Declaration Segment TITLE TUTOR2.PDS PATTERN A REVISION 2.0 AUTHOR J.ENGINEER COMPANY ADVANCED MICRO DEVICES DATE CHIP DECODER PAL16R8 ; PIN Declarations PIN 1 CLK COMBINATORIAL ; INPUT PIN 2 X COMBINATORIAL ; INPUT PIN 3 Y COMBINATORIAL ; INPUT PIN 4 Z COMBINATORIAL ; INPUT PIN 10 GND ; INPUT PIN 11 OE COMBINATORIAL ; INPUT PIN 12 A COMBINATORIAL ; OUTPUT PIN 13 B COMBINATORIAL ; OUTPUT PIN 14 C COMBINATORIAL ; OUTPUT PIN 15 D COMBINATORIAL ; OUTPUT PIN 16 E COMBINATORIAL ; OUTPUT PIN 17 F COMBINATORIAL ; OUTPUT PIN 18 G COMBINATORIAL ; OUTPUT PIN 19 H COMBINATORIAL ; OUTPUT PIN 20 VCC ; INPUT ; Boolean Equation Segment EQUATIONS A = X * Y * Z B = X * Y * Z C = X * Y * Z D = X * Y * Z E = X * Y * Z F = X * Y * Z G = X * Y * Z H = X * Y * Z ; Simulation Segment SIMULATION TRACE_ON X Y Z A B C D E F G H SETF OE SETF X Y Z CLOCKF CLK CHECK A B C D E F G H SETF X Y Z CLOCKF CLK CHECK A B C D E F G H SETF X Y Z CLOCKF CLK CHECK A B C D E F G H SETF X Y Z CLOCKF CLK CHECK A B C D E F G H ; ---- itd. --- TRACE_OFF
16 ;PALASM Design Description ; Declaration Segment TITLE RMOORE.PDS PATTERN A REVISION 1.0 AUTHOR FRANK J. LACOMBE COMPANY KNOWLEDGE TREE SYSTEMS for AMD DATE CHIP REG_MOORE PAL22V10 ; PIN Declarations PIN 1 CLOCK COMBINATORIAL ; INPUT PIN 2 INA COMBINATORIAL ; INPUT PIN 12 GND PIN 14 OUT1 REGISTERED ; OUTPUT PIN 15 OUT2 REGISTERED ; OUTPUT PIN 16 BITA REGISTERED ; OUTPUT PIN 17 BITB REGISTERED ; OUTPUT PIN 24 VCC ; State Segment STATE MOORE_MACHINE START_UP := POWER_UP -> STATE0 STATE0 = BITA * BITB STATE1 = BITA * BITB STATE2 = BITA * BITB STATE3 = BITA * BITB ;TRANSITION EQUATIONS STATE0 := GO -> STATE1 +-> STATE2 STATE1 := GO -> STATE2 +-> STATE3 STATE2 := GO -> STATE3 +-> STATE0 STATE3 := GO -> STATE0 +-> STATE1 ;OUTPUT EQUATIONS STATE0.OUTF = OUT1 * OUT2 STATE1.OUTF = OUT1 * OUT2 STATE2.OUTF = OUT1 * OUT2 STATE3.OUTF = OUT1 * OUT2 CONDITIONS GO = INA ; Simulation Segment SIMULATION TRACE_ON CLK INA BITA BITB OUT1 OUT2 SETF INA SETF INA TRACE_OFF ;NOTE NEW START-UP STATE
17 ;PALASM Design Description ; Declaration Segment TITLE RMEALY.PDS PATTERN A REVISION 1.0 AUTHOR FRANK J. LACOMBE COMPANY KNOWLEDGE TREE SYSTEMS for AMD DATE CHIP REG_MEALY PAL22V10 ; PIN Declarations PIN 1 CLOCK COMBINATORIAL ; INPUT PIN 2 INA COMBINATORIAL ; INPUT PIN 12 GND PIN 14 OUT1 REGISTERED ; OUTPUT PIN 15 OUT2 REGISTERED ; OUTPUT PIN 16 BITA REGISTERED ; OUTPUT PIN 17 BITB REGISTERED ; OUTPUT PIN 24 VCC ; State Segment STATE MEALY_MACHINE START_UP := POWER_UP -> STATE0 ;NOTE NEW START-UP STATE START_UP.OUTF :=VCC->OUT1 * OUT2 STATE0 = BITA * BITB STATE1 = BITA * BITB STATE2 = BITA * BITB STATE3 = BITA * BITB ;TRANSITION EQUATIONS STATE0 := GO -> STATE1 +-> STATE2 STATE1 := GO -> STATE2 +-> STATE3 STATE2 := GO -> STATE3 +-> STATE0 STATE3 := GO -> STATE0 +-> STATE1 ;OUTPUT EQUATIONS STATE0.OUTF = GO -> OUT1 * OUT2 +-> OUT1 * OUT2 STATE1.OUTF = GO -> OUT1 * OUT2 +-> OUT1 * OUT2 STATE2.OUTF = GO -> OUT1 * OUT2 +-> OUT1 * OUT2 STATE3.OUTF = GO -> OUT1 * OUT2 +-> OUT1 * OUT2 CONDITIONS GO = INA ; Simulation Segment SIMULATION TRACE_ON CLK INA BITA BITB OUT1 OUT2 SETF INA SETF INA TRACE_OFF
18 ) PALCE22V10 Schemat logiczny makrokomórki 1 ( 2++3&4
19 ) # ( 2++3&4
20 ) # (&56
21 ) # (&516
22 ) # ( 2+41(&4 ( 2+41(&4
Materiały pomocnicze do ćwiczeń laboratoryjnych. Projektowanie układów cyfrowych przy użyciu PLD i pakietu programowego PALASM 4
Materiały pomocnicze do ćwiczeń laboratoryjnych Projektowanie układów cyfrowych przy użyciu PLD i pakietu programowego PALASM 4 - 2 - Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z:. metodami projektowania
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 1 (3h) Wprowadzenie do obsługi platformy projektowej Quartus II Instrukcja pomocnicza do laboratorium z przedmiotu
LABORATORIUM UKŁADÓW PROGRAMOWALNYCH Wydziałowy Zakład Metrologii Mikro- i Nanostruktur SEMESTR LETNI 2017
LABORATORIUM UKŁADÓW PROGRAMOWALNYCH Wydziałowy Zakład Metrologii Mikro- i Nanostruktur SEMESTR LETNI 2017 Prowadzący: mgr inż. Maciej Rudek email: maciej.rudek@pwr.edu.pl Pierwszy projekt w środowisku
Projektowanie układów VLSI-ASIC techniką od ogółu do szczegółu (top-down) przy użyciu pakietu CADENCE
Katedra Elektroniki Akademia Górniczo-Hutnicza w Krakowie Projektowanie układów VLSI-ASIC techniką od ogółu do szczegółu (top-down) przy użyciu pakietu CADENCE opis układu w Verilog, kompilacja i symulacja
Laboratorium Projektowania Systemów VLSI-ASIC Katedra Elektroniki Akademia Górniczo-Hutnicza
Laboratorium Projektowania Systemów VLSI-ASIC Katedra Elektroniki Akademia Górniczo-Hutnicza Projektowanie układów VLSI-ASIC za pomocą techniki komórek standardowych przy użyciu pakietu Cadence Programowanie,
Quartus. Rafał Walkowiak IIn PP Wer
Quartus Rafał Walkowiak IIn PP Wer 1.1 10.2013 Altera Quartus Narzędzie projektowe dla FPGA I CPLD Umożliwia: wprowadzenie projektu, syntezę logiczną i symulację funkcjonalną, przydział do układów logicznych
Quartus. Rafał Walkowiak IIn PP Listopad 2017
Quartus Rafał Walkowiak IIn PP Listopad 2017 Altera Quartus Narzędzie projektowe dla FPGA I CPLD Umożliwia: wprowadzenie projektu, syntezę logiczną i symulację funkcjonalną, przydział do układów logicznych
!!" % & $ ( # # ( ( # ( ( TalentowiSKO talenty dodajemy, mnoīymy, potċgujemy. e-mail: TalentowiSKO@bankbps.pl tel. +48 22 53 95 231 TalentowiSKO.
!!" #$ % &!! "! # $ %! "! # # # % & '( ( '( ) $ "! $ $ "! #'$ ( * ( $ # +, - ( ( ( (( (# $ (#. (. $ ( ' ( $ ( '. ' ( / ( # ( ( ( $(## ( 0 $ '( $ $ $ $ (# ( ( (# * ' / ( $ #)$ & " 0 ) ( (... (. % *. / (.()
Bezpieczeństwo informacji oparte o kryptografię kwantową
WYŻSZA SZKOŁA BIZNESU W DĄBROWIE GÓRNICZEJ WYDZIAŁ ZARZĄDZANIA INFORMATYKI I NAUK SPOŁECZNYCH Instrukcja do laboratorium z przedmiotu: Bezpieczeństwo informacji oparte o kryptografię kwantową Instrukcja
Projektowanie hierarchiczne Mariusz Rawski
CAD Projektowanie hierarchiczne rawski@tele.pw.edu.pl http://rawski.zpt.tele.pw.edu.pl/ Zamek elektroniczny: Elektroniczny zamek kod 4 cyfrowy kod wprowadzony z klawiatury ready sygnalizacja gotowości
Scalone układy programowalne FPGA.
Scalone układy programowalne FPGA. (jd) Jacek Długopolski Katedra Informatyki AGH (v1.2) 1. Cel ćwiczenia Celem ćwiczenia jest zdobycie podstawowych wiadomości i umiejętności korzystania z oprogramowania
Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: PROGRAMOWALNE STRUKTURY LOGICZNE
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: PROGRAMOWALNE STRUKTURY LOGICZNE ES1C420 300 Ćwiczenie Nr 2 KOMPILACJA
1. ISE WebPack i VHDL Xilinx ISE Design Suite 10.1 VHDL Tworzenie projektu Project Navigator Xilinx ISE Design Suite 10.1 File
1. ISE WebPack i VHDL Celem ćwiczenia jest szybkie zaznajomienie się ze środowiskiem projektowym Xilinx ISE Design Suite 10.1 oraz językiem opisu sprzętu VHDL. Tworzenie projektu Uruchom program Project
Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C300 020
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TEHNIKA YFOWA 2 T1300 020 Ćwiczenie Nr 6 EALIZAJA FUNKJI EJETOWYH W TUKTUAH
Krótkie wprowadzenie do ModelSim i Quartus2
Krótkie wprowadzenie do ModelSim i Quartus2 wersja 04.2011 1 Plan Oprogramowanie Pliki źródłowe Scenariusze użycia 2 Programy Programy w wersji darmowej do pobrania ze strony www.altera.com ModelSim-Altera
MentorGraphics ModelSim
MentorGraphics ModelSim 1. Konfiguracja programu Wszelkie zmiany parametrów systemu symulacji dokonywane są w menu Tools -> Edit Preferences... Wyniki ustawień należy zapisać w skrypcie startowym systemu
MMfpga01. MMfpga11. Instrukcja konfiguracji środowiska, przykładowy projekt oraz programowanie układu
MMfpga01 MMfpga11 Instrukcja konfiguracji środowiska, przykładowy projekt oraz programowanie układu 1 Spis treści 1. Instalacja aplikacji QUARTUS II Web Edition...3 2. Instalacja programu QUARTUS II Web
Informatyka I : Tworzenie projektu
Tworzenie nowego projektu w programie Microsoft Visual Studio 2013 Instrukcja opisuje w jaki sposób stworzyć projekt wykorzystujący bibliotekę winbgi2 w programie Microsoft Visual Studio 2013. 1. Otwórz
DVD MAKER USB2.0 Instrukcja instalacji
DVD MAKER USB2.0 Instrukcja instalacji Spis treści V1.0 Rozdział1: Instalacja karty telewizyjnej DVD MAKER USB2.0...2 1.1. Zawartość opakowania...2 1.2. Wymagania systemowe...2 1.3. Instalacja sprzętu...2
! ' #0! 1 2 3# #"!#""#
!" #$$$% 0 12 )! " # $#%%!&"! ' ()*+,)-. / #0! 1 2 3# #"!#""#!#4(***5678 #9%8 *!& : 3"&, $4"5$"$..$ 3"- 2 $4"5$"$..$ 3"6!' $4"5$"$..$ #4$$% 7811 1292 : ; :;1 : :9 9: 9:=3 ; :=< ; 13?9= ; :=
Technika Cyfrowa 2. Wykład 1: Programowalne układy logiczne
Technika Cyfrowa Wykład : Programowalne układy logiczne dr inż Jarosław Sugier JaroslawSugier@pwrwrocpl II pok C- J Sugier TC - Treść wykładu w tym semestrze: I Programowalne układy logiczne II Architektura
T: Instalacja systemu Windows 2008 Serwer w maszynie wirtualnej VirtualBox.
T: Instalacja systemu Windows 2008 Serwer w maszynie wirtualnej VirtualBox. Wstępna konfiguracja oprogramowania VirtualBox: Program VirtualBox zainstalowany jest w katalogu c:\programy\virtualbox. Po uruchomieniu
Testy jednostkowe - zastosowanie oprogramowania JUNIT 4.0 Zofia Kruczkiewicz
Testy jednostkowe - zastosowanie oprogramowania JUNIT 4.0 http://www.junit.org/ Zofia Kruczkiewicz 1. Aby utworzyć test dla jednej klasy, należy kliknąć prawym przyciskiem myszy w oknie Projects na wybraną
Altera Quartus II. Opis niektórych komponentów dostarczanych razem ze środowiskiem. Opracował: mgr inż. Leszek Ciopiński
Altera Quartus II Opis niektórych komponentów dostarczanych razem ze środowiskiem Opracował: mgr inż. Leszek Ciopiński Spis treści Opis wybranych zagadnień obsługi środowiska Altera Quartus II:...1 Magistrale:...
Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: PROGRAMOWALNE STRUKTURY LOGICZNE
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: PROGRAMOWALNE STRUKTURY LOGICZNE ES1C420 300 Ćwiczenie Nr 1 SYSTEM CAD
Niektóre piny mogą pełnić różne role, zależnie od aktualnej wartości sygnałów sterujących.
Podłączenie mikrokontrolera ATmega8: zasilanie 8 i 22
Pliki. Operacje na plikach w Pascalu
Pliki. Operacje na plikach w Pascalu ścieżka zapisu, pliki elementowe, tekstowe, operacja plikowa, etapy, assign, zmienna plikowa, skojarzenie, tryby otwarcia, reset, rewrite, append, read, write, buforowanie
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL Instrukcja pomocnicza do laboratorium z przedmiotu Synteza układów
Wprowadzenie do programowania w języku Visual Basic. Podstawowe instrukcje języka
Wprowadzenie do programowania w języku Visual Basic. Podstawowe instrukcje języka 1. Kompilacja aplikacji konsolowych w środowisku programistycznym Microsoft Visual Basic. Odszukaj w menu startowym systemu
1. Przekrój poprzeczny tranzystora nmos. Uzupełnij rysunek odpowiednimi nazwami domieszek (n lub p). S G D
1. Przekrój poprzeczny tranzystora nmos. Uzupełnij rysunek odpowiednimi nazwami domieszek (n lub p). S G D 2. Analiza wielkosygnałowa Przygotowanie środowiska 1. Uruchom komputer w systemie Linux (opensuse).
Od wymagań do Javy w mgnieniu oka
Od wymagań do Javy w mgnieniu oka Michał Śmiałek Politechnika Warszawska RE-Challenge, Warszawa, 15.05.2015 Prelegent Czym się zajmowałem (od ok. 1991 r.) Profesor (informatyka) Politechnika Warszawska;
Zasady rejestracji i instrukcja zarządzania kontem użytkownika portalu
Zasady rejestracji i instrukcja zarządzania kontem użytkownika portalu Rejestracja na Portalu Online Job Application jest całkowicie bezpłatna i składa się z 3 kroków: Krok 1 - Wypełnij poprawnie formularz
Laboratorium 10 Temat: Zaawansowane jednostki testowe. Operacje na plikach. Funkcje.
Laboratorium 10 Temat: Zaawansowane jednostki testowe. Operacje na plikach. Funkcje. 1. W języku VHDL zdefiniowano mechanizm odczytywania i zapisywania danych z i do plików. Pliki te mogą być wykorzystywane
Specyfika projektowania Mariusz Rawski
CAD Specyfika projektowania Mariusz Rawski rawski@tele.pw.edu.pl http://rawski.zpt.tele.pw.edu.pl/ System cyfrowy pierwsze skojarzenie Urządzenia wprowadzania danych: klawiatury czytniki urządzenia przetwarzania
Tworzenie własnych komponentów
Tworzenie własnych komponentów 1. Tworzenie nowego komponentu W tym celu należy wykorzystać menu Component. Interesujące są dwie opcje menu New Component i Install Component. Pierwsze polecenie służy do
EASY CAP VIDEO GRABBER SZYBKI START. Instalacja sterowników
EASY CAP VIDEO GRABBER SZYBKI START Instalacja sterowników Włóż do napędu CD-ROM dołączoną do urządzenia płytę CD. Jeśli po chwili nie uruchomi się automatycznie program z opcjami instalacyjnymi to uruchom
Symulacja systemu z procesorem MicroBlaze w środowisku ActiveHDL
Symulacja systemu z procesorem MicroBlaze w środowisku ActiveHDL wersja 6.06.2007 Zespół Rekonfigurowalnych Systemów Obliczeniowych AGH Kraków http://www.fpga.agh.edu.pl/ Poniższe ćwiczenie jest kontynuacją
Maszyna stanu State Machine
Pozwala na sekwencyjne wykonywanie zadań. Wykorzystuje się struktury Case umieszczone w pętli While. Wywołanie konkretnej struktury Case jest zdeterminowane wyjściem z poprzednio wykonanej struktury Case.
Komputerowe systemy wspomagania projektowania układów cyfrowych
Komputerowe systemy wspomagania projektowania układów cyfrowych Mariusz Rawski rawski@tele.pw.edu.pl www.zpt.tele.pw.edu.pl/~rawski/ Z Mariusz Rawski 1 Rozwój technologii Z Logic ransistors per Chip 10000M
Laboratorium A: Zarządzanie mechanizmami odzyskiwania systemu
84 Rozdział 7: Zarządzanie mechanizmami odzyskiwania systemu Laboratorium A: Zarządzanie mechanizmami odzyskiwania systemu Cele Po zrealizowaniu tego laboratorium uczestnik będzie potrafił: Zainstalować
1. Uruchomić Aldec Actve-HDL 9.2 (skrót na pulpicie). Program uruchamia się dosyć długo cierpliwości.
Wprowadzenie: Edytor maszyny stanów pozwala w prosty sposób graficzny projektować układy cyfrowe. Ponieważ projekt maszyny stanów można w prosty sposób przenieść na inny sprzęt, edytory stanów stają się
PROJEKTOWANIE UKŁADÓW CYFROWYCH Z WYKORZYSTANIEM PAKIETU MULTISIM 2001 ORAZ JĘZYKA OPISU SPRZĘTU VHDL
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej Nr 20 XIV Seminarium ZASTOSOWANIE KOMPUTERÓW W NAUCE I TECHNICE 2004 Oddział Gdański PTETiS PROJEKTOWANIE UKŁADÓW CYFROWYCH
mgr inż. Tadeusz Andrzejewski JTAG Joint Test Action Group
Użycie złącza JTAG w systemach mikroprocesorowych do testowania integralności połączeń systemu oraz oprogramowania zainstalowanego w pamięciach stałych. JTAG Joint Test Action Group mgr inż. Tadeusz Andrzejewski
Systemy Czasu Rzeczywistego FPGA
01. Systemy Czasu Rzeczywistego FPGA 1 Systemy Czasu Rzeczywistego FPGA laboratorium: 05 autor: mgr inż. Mateusz Baran 01. Systemy Czasu Rzeczywistego FPGA 2 1 Spis treści FPGA... 1 1 Spis treści... 2
Laboratorium Układów Programowalnych System projektowy WebPack ISE 8.2i
PŁYTKA TESTOWA Do praktycznego testowania realizowanych projektów laboratoryjnych przeznaczona jest płytka testowa. Na płytce znajdują się dwa układy programowalne CPLD: UC1 XC9536 PC44, UC2 XC95108 PC84.
Tworzenie prostego programu w językach ST i LD
Tworzenie prostego programu w językach ST i LD Tworzenie prostego programu w języku ST - wprowadzenie Aby utworzyć program należy uruchomić narzędzie TwinCAT PLC Control. Klawisz myszy otwiera okno PLC
1. Synteza układów opisanych w języku VHDL Xilinx ISE Design Suite 10.1 VHDL 2. Obsługa przetwornika CA Project Add source...
1. Synteza układów opisanych w języku VHDL Celem ćwiczenia jest szybkie zaznajomienie się ze środowiskiem projektowym Xilinx ISE Design Suite 10.1 oraz językiem opisu sprzętu VHDL, także przetwornikiem
micro Programator ISP mikrokontrolerów AVR zgodny z STK500v2 Opis Obs³ugiwane mikrokontrolery Wspó³praca z programami Podstawowe w³aœciwoœci - 1 -
STK500v2 Programator ISP mikrokontrolerów AVR zgodny z STK500v2 Opis Obs³ugiwane mikrokontrolery Programator STK500v2 jest programatorem ISP 8-bitowych mikrokontrolerów AVR firmy Atmel. Pod³¹czany do portu
Instrukcja podstawowego uruchomienia sterownika PLC LSIS serii XGB XBC-DR20SU
Instrukcja podstawowego uruchomienia sterownika PLC LSIS serii XGB XBC-DR20SU Spis treści: 1. Instalacja oprogramowania XG5000 3 2. Tworzenie nowego projektu i ustawienia sterownika 7 3. Podłączenie sterownika
Wygląd okna aplikacji Project Navigator.
Laboratorium przedmiotu Podstawy Techniki Cyfrowej ćw.1: Układy kombinacyjne Wprowadzenie: Wszelkie realizacje układowe projektów w ramach laboratorium z przedmiotu Podstawy Techniki Cyfrowej będą tworzone
Zmienne powłoki. Wywołanie wartości następuje poprzez umieszczenie przed nazwą zmiennej znaku dolara ($ZMIENNA), np. ZMIENNA=wartosc.
Zmienne powłoki Zmienne powłoki (shell variables) to tymczasowe zmienne, które mogą przechowywać wartości liczbowe lub ciągi znaków. Związane są z powłoką, Przypisania wartości do zmiennej następuje poprzez
Tworzenie nowego projektu w asemblerze dla mikroprocesora z rodziny 8051
Tworzenie nowego projektu w asemblerze dla mikroprocesora z rodziny 8051 Katedra Automatyki, Wydział EAIiE Akademia Górniczo-Hutnicza w Krakowie Marcin Piątek Kraków 2008 1. Ważne uwagi i definicje Poniższy
Część A wprowadzenie do programu
Część A wprowadzenie do programu Nieorganiczna baza danych (Inorganic Crystal Structure Database) zawiera wszystkie struktury związków nieorganicznych, ze współrzędnymi atomów, publikowane od roku 1913.
Ćwiczenia 2 IBM DB2 Data Studio
Ćwiczenia 2 IBM DB2 Data Studio Temat: Aplikacje w Data Studio 1. Projekty Tworzenie procedur, UDF, trygerów zaczynamy od utworzenia projektu File -> New -> Project wybieramy Data Development Project.
Jak zaprogramować procesor i. wgrać firmwar-e do yampp3usb. Copyright SOFT COM sp. z o. o.
Jak zaprogramować procesor i wgrać firmwar-e do yampp3usb Spis treści: 1 Programowanie za pomocą programu PonyProg2000.... 3 1.1 Zaprogramowanie mikrokontrolera... 3 1.2 Ustawienia bitów konfiguracji...
PRZEWODNIK INSTALATORA KART SERII VCR / VCL
PRZEWODNIK INSTALATORA KART SERII VCR / VCL 1 3.Przewodnik instalatora 2 KARTY VCR-02516 i VCR-05016 AKCESORIA 1 1. Karta DVR PCI 2 2. Kabel czujników 3 3. Kabel Watch-Dog 4 4. CD ( Oprogramowanie, Instrukcja
Tomasz Greszata - Koszalin
T: Wirtualizacja systemu Linux Ubuntu w maszynie wirtualnej VirtualBox. Zadanie1. Odszukaj w serwisie internetowym dobreprogramy.pl informacje na temat programu Oracle VM VirtualBox. VirtualBox to oprogramowanie
Układy reprogramowalne i SoC Implementacja w układach FPGA
Układy reprogramowalne i SoC Implementacja w układach FPGA Prezentacja jest współfinansowana przez Unię Europejską w ramach Europejskiego Funduszu Społecznego w projekcie pt. Innowacyjna dydaktyka bez
WYKONANIE APLIKACJI OKIENKOWEJ OBLICZAJĄCEJ SUMĘ DWÓCH LICZB W ŚRODOWISKU PROGRAMISTYCZNYM. NetBeans. Wykonał: Jacek Ventzke informatyka sem.
WYKONANIE APLIKACJI OKIENKOWEJ OBLICZAJĄCEJ SUMĘ DWÓCH LICZB W ŚRODOWISKU PROGRAMISTYCZNYM NetBeans Wykonał: Jacek Ventzke informatyka sem. VI 1. Uruchamiamy program NetBeans (tu wersja 6.8 ) 2. Tworzymy
Systemy Czasu Rzeczywistego FPGA
01. Systemy Czasu Rzeczywistego FPGA 1 Systemy Czasu Rzeczywistego FPGA laboratorium: 03 autor: mgr inż. Mateusz Baran 01. Systemy Czasu Rzeczywistego FPGA 2 1 Spis treści FPGA... 1 1 Spis treści... 2
Projektowanie Scalonych Systemów Wbudowanych VERILOG
Projektowanie Scalonych Systemów Wbudowanych VERILOG OPIS BEHAWIORALNY proces Proces wątek sterowania lub przetwarzania danych, niezależny w sensie czasu wykonania, ale komunikujący się z innymi procesami.
EASY CAP VIDEO GRABBER SZYBKI START. Instalacja sterowników
EASY CAP VIDEO GRABBER SZYBKI START Instalacja sterowników Włóż do napędu CD-ROM dołączoną do urządzenia płytę CD. Jeśli po chwili nie uruchomi się automatycznie program z opcjami instalacyjnymi to uruchom
Programowalne układy logiczne Wydziałowy Zakład Nanometrologii SEMESTR LETNI
Programowalne układy logiczne Wydziałowy Zakład Nanometrologii SEMESTR LETNI Pierwszy projekt w środowisku ISE Design Suite Xilinx 1. Zapoznanie ze środowiskiem Xilinx ISE Design oraz językiem opisu sprzętu
Projektowanie układów programowalnych w rodowisku MAX+plus II 10.1 BASELINE z wykorzystaniem edytora graficznego
LABORATORIUM TECHNIKI CYFROWEJ Projektowanie układów programowalnych w rodowisku MAX+plus II 10.1 BASELINE z wykorzystaniem edytora graficznego Opracowali: dr in. Krystyna Maria Noga mgr in. Rafał Sokół
Projektowanie z użyciem procesora programowego Nios II
Projektowanie z użyciem procesora programowego Nios II WSTĘP Celem ćwiczenia jest nauczenie projektowania układów cyfrowych z użyciem wbudowanych procesorów programowych typu Nios II dla układów FPGA firmy
ĆWICZENIE 4 Zapoznanie ze środowiskiem CUPL Realizacja układów kombinacyjnych na układach PLD
ĆWICZENIE 4 Zapoznanie ze środowiskiem CUPL Realizacja układów kombinacyjnych na układach PLD ZAGADNIENIA algebra Boola, bramki logiczne, Przygotowanie plików źródłowych w języku CUPL, Zasady kompilacji
UKŁADY KOMBINACYJNE WPROWADZENIE. przerzutniki, bramki ze sprzężeniami zwrotnymi. Układ przełączający Y t. Q t stan wewnętrzny
UKŁADY KOMBINACYJNE PRz 2013 Wprowadzenie. Zadanie przykładowe I. Metoda Karnaugha. Schemat sprzętowy. Program w C. Program w ST. Program w LD. Program ST w środowisku TwinCAT PLC Control. Program LD PLC
POPULARNE POLECENIA SKRYPTY. Pracownia Informatyczna 2
SKRYPTY Pracownia Informatyczna 2 PRACOWNIA INFORMATYCZNA 2017/2018 MAGDA MIELCZAREK PRACOWNIA INFORMATYCZNA 2017/2018 MAGDA MIELCZAREK 2 cal wyświetlenie kalendarza Składnia: cal 2017, cal Polecenie cal
Kopiowanie i instalowanie pliku w systemie Windows CE
Kopiowanie i instalowanie pliku w systemie Windows CE Poziom trudności: średni Wersja dokumentacji: 1.0 Aktualizacja: 19.05.2011 r. Beckhoff Automation Sp. z o. o. SPIS TREŚCI 1. Wstęp... 2 2. Ściągniecie
Spis treści 1. Wstęp 2. Ćwiczenia laboratoryjne LPM
Spis treści 1. Wstęp... 9 2. Ćwiczenia laboratoryjne... 12 2.1. Środowisko projektowania Quartus II dla układów FPGA Altera... 12 2.1.1. Cel ćwiczenia... 12 2.1.2. Wprowadzenie... 12 2.1.3. Przebieg ćwiczenia...
Sposoby tworzenia projektu zawierającego aplet w środowisku NetBeans. Metody zabezpieczenia komputera użytkownika przed działaniem apletu.
Sposoby tworzenia projektu zawierającego aplet w środowisku NetBeans. Metody zabezpieczenia komputera użytkownika przed działaniem apletu. Dr inż. Zofia Kruczkiewicz Dwa sposoby tworzenia apletów Dwa sposoby
Microsoft.NET: LINQ to SQL, ASP.NET AJAX
Microsoft.NET: LINQ to SQL, ASP.NET AJAX Do realizacji projektu potrzebne jest zintegrowane środowisko programistyczne Microsoft Visual Studio 2008 oraz serwer bazy danych SQL Server Express 2005 (lub
JAVA?? to proste!! Autor: wojtekb111111
1 JAVA?? to proste!! 2 Niniejszy tutorial przedstawia krótkie wprowadzenie do programowania w języku JAVA. Jakie narzędzia na początku potrzebujemy do rozpoczęcia programowania w tym języku? JDK (java
AKADEMIA MORSKA W SZCZECINIE WI-ET / IIT / ZTT. Instrukcja do zajęc laboratoryjnych nr 3 AUTOMATYZACJA I ROBOTYZACJA PROCESÓW PRODUKCYJNYCH
AKADEMIA MORSKA W SZCZECINIE WI-ET / IIT / ZTT Instrukcja do zajęc laboratoryjnych nr 3 AUTOMATYZACJA I ROBOTYZACJA PROCESÓW PRODUKCYJNYCH II rok Kierunek Logistyka Temat: Minimalizacja funkcji logicznych.
Karta TV PVR-TV 883 SPIS TREŚCI. Ver 2.0
Karta TV PVR-TV 883 SPIS TREŚCI Ver 2.0 Rozdział 1 : Instalacja sprzętowa karty PVR-TV 883 TV...2 1.1 Zawartość opakowania...2 1.2 Wymagania systemowe...2 1.3 Instalacja sprzętu...2 Rozdział 2. Instalacja
Konfiguracja połączenia VPN w systemie Windows 7 z serwerem rozgrywki wieloosobowej gry Medal Of Honor: Wojna na Pacyfiku: Pacyfik.
Windows 7 Konfiguracja połączenia VPN w systemie Windows 7 z serwerem rozgrywki wieloosobowej gry Medal Of Honor: Wojna na Pacyfiku: Pacyfik.net... 1 Configuration of VPN connection in Window 7 system
Język AHDL. Synteza strukturalna. dr inŝ. Paweł Tomaszewicz Instytut Telekomunikacji Politechnika Warszawska H D L
Język A Synteza strukturalna 1 Synteza strukturalna icznik Rejestr B l o k i F u n k c j o n a l n e 1. Składamy układ z bloków funkcjonalnych 2. Odwzorowanie technologiczne 2 Komponent Wyboru odpowiedniej
LABORATORIUM UKŁADÓW PROGRAMOWALNYCH Wydziałowy Zakład Metrologii Mikro- i Nanostruktur SEMESTR LETNI 2016
LABORATORIUM UKŁADÓW PROGRAMOWALNYCH Wydziałowy Zakład Metrologii Mikro- i Nanostruktur SEMESTR LETNI 2016 Prowadzący: dr inż. Daniel Kopiec email: daniel.kopiec@pwr.edu.pl Pierwszy projekt w środowisku
Laboratorium 1 Temat: Przygotowanie środowiska programistycznego. Poznanie edytora. Kompilacja i uruchomienie prostych programów przykładowych.
Laboratorium 1 Temat: Przygotowanie środowiska programistycznego. Poznanie edytora. Kompilacja i uruchomienie prostych programów przykładowych. 1. Przygotowanie środowiska programistycznego. Zajęcia będą
Podstawowe zasady tworzenia projektu w środowisku uvision 4.0, pisanie programów w asemblerze 8051
Podstawowe zasady tworzenia projektu w środowisku uvision 4.0, pisanie programów w asemblerze 8051 Aby móc skorzystad z możliwości środowiska uruchomieniowego uvision v.4.0, firmy Keil należy stworzyd
Programowanie mikrokontrolerów - laboratorium
Państwowa Wyższa Szkoła Zawodowa w Nowym Sączu Instytut Techniczny Programowanie mikrokontrolerów- laboratorium Temat: Klawiatura szesnastkowa - menu. Nazwisko i imię 1. 2. Data wykonania ćwiczenia: Grupa:
DOS COMMAND.COM. Rys. 2. Główne moduły programowe systemu operacyjnego DOS. Interpreter poleceń. Rys. 3. Warstwowa struktura systemu DOS
System Operacyjny DOS DOS (ang. Disc Operating System) jest to 16-bitowy jednozadaniowy system operacyjny. Głównym zadaniem systemu jest obsługa plików w systemie FAT (ang. File Allocation Table) i wsparcie
Wykorzystanie pakietu simecoldo modelowania zachorowań na grypę.
Wykorzystanie pakietu simecoldo modelowania zachorowań na grypę. Marta Markiewicz, Anna Sikora, Katarzyna Zajączkowska, Michał Balcerek, Piotr Kupczyk (PWr) Runda 1 zawirusowane dane NAPOTKANE PROBLEMY
Projektowanie z użyciem bloków funkcjonalnych w układach programowalnych firmy Xilinx
Projektowanie z użyciem bloków funkcjonalnych w układach programowalnych firmy Xilinx CEL ĆWICZENIA Celem ćwiczenia jest utrwalenie wiedzy dotyczącej budowy, działania i własności programowalnych układów
Programator mikrokontrolerów AVRmkII firmy Telwis 2013 01 05 www.telwis.pl
Programator mikrokontrolerów AVRmkII firmy Telwis Instrukcja obsługi Data ostatniej aktualizacji: 2013 01 05 Najnowsze instrukcje można ściągnąć bezpłatnie z działu wsparcia technicznego na stronie producenta.
Komputerowe systemy wspomagania projektowania układów cyfrowych
Komputerowe systemy wspomagania projektowania układów cyfrowych 1 Komputerowe projektowanie SPECYFIKACJA PROJEKTU KOMPIACJA WERYFIKACJA I PROGRAMOWANIE Edytor graficzny Symulator Edytor tekstowy Wykresy
Bezpieczeństwo informacji oparte o kryptografię kwantową
WYŻSZA SZKOŁA BIZNESU W DĄBROWIE GÓRNICZEJ WYDZIAŁ ZARZĄDZANIA INFORMATYKI I NAUK SPOŁECZNYCH Instrukcja do laboratorium z przedmiotu: Bezpieczeństwo informacji oparte o kryptografię kwantową Instrukcja
Instrukcja instalacji czytnika kart mikroprocesorowych i konfiguracji przeglądarki internetowej do współpracy z systemem bankowości elektronicznej CIB
Instrukcja instalacji czytnika kart mikroprocesorowych i konfiguracji przeglądarki internetowej do współpracy z systemem bankowości elektronicznej CIB Spis treści: 1. Instalacja niezbędnych komponentów...
ALGORYTM URUCHOMIENIA I OBSŁUGI PROGRAMU ACTIVE-HDL (zajęcia wprowadzające) Uruchomienie programu i utworzenie nowego projektu
ALGORYTM URUCHOMIENIA I OBSŁUGI PROGRAMU ACTIVE-HDL (zajęcia wprowadzające) Uruchomienie programu i utworzenie nowego projektu 1. Uruchom program Active-HDL 6.1 2. Jeśli po otwarciu nie pojawi się automatycznie
Symulacje inwertera CMOS
Rozdział: Przygotowanie środowiska Symulacje inwertera CMOS * punktu opcjonalne 1 Przygotowanie środowiska 1. Uruchom komputer w systemie Linux (opensuse)*. 2. Otwórz konsole wykonując następujące kroki*
Podstawy techniki mikroprocesorowej
Podstawy techniki mikroprocesorowej Temat 1 Podstawy języka BASIC v.1.0 Uniwersytet Pedagogiczny, Instytut Techniki Dominik Rzepka, dominik.rzepka@agh.edu.pl, 2014 1. O czym ten przedmiot? Komputer, samochód,
Politechnika Gdańska Wydział Elektrotechniki i Automatyki Katedra Inżynierii Systemów Sterowania
Politechnika Gdańska Wydział Elektrotechniki i Automatyki Katedra Inżynierii Systemów Sterowania Podstawowe kroki programowania zestawu uruchomieniowego ZL9AVR z systemem operacyjnym NutOS w środowisku
Instrukcja instalacji sterowników USB dla urządzeń Posnet Polska S.A.
Instrukcja instalacji sterowników USB dla urządzeń Posnet Polska S.A. Instrukcja dotyczy instalacji sterowników do następujących urządzeń: - Temo HS EJ, - Mobile HS EJ, - NIXDORF TH230+ FV EJ, - 4610-1NR
Konfiguracja i programowanie sterownika GE Fanuc VersaMax z modelem procesu przepływów i mieszania cieczy
Ćwiczenie V LABORATORIUM MECHATRONIKI IEPiM Konfiguracja i programowanie sterownika GE Fanuc VersaMax z modelem procesu przepływów i mieszania cieczy Zał.1 - Działanie i charakterystyka sterownika PLC
AHDL - Język opisu projektu. Podstawowe struktury języka. Komentarz rozpoczyna znak i kończy znak %. SUBDESIGN
AHDL - Język opisu projektu. Podstawowe struktury języka Przykładowy opis rewersyjnego licznika modulo 64. TITLE "Licznik rewersyjny modulo 64 z zerowaniem i zapisem"; %------------------------------------------------------------
Właściwości i metody obiektu Comment Właściwości
Właściwości i metody obiektu Comment Właściwości Właściwość Czy można zmieniać Opis Application nie Zwraca nazwę aplikacji, która utworzyła komentarz Author nie Zwraca nazwę osoby, która utworzyła komentarz
MeetingHelper. Aplikacja Android ułatwiająca przekazywanie materiałów pomiędzy uczestnikami spotkania. Instrukcja obsługi dla programisty
MeetingHelper Aplikacja Android ułatwiająca przekazywanie materiałów pomiędzy uczestnikami spotkania Instrukcja obsługi dla programisty W tej części został zawarty opis uruchamiania projektu programistycznego,