Architektury komputerów

Transkrypt

1 Architektury komputerów Agenda Historia komputerów Architektury komputerów Jednostki wydajności Super komputery Historia maszyn obliczeniowych Jednym z najstarszych urządzeń do przetwarzania informacji był abak Używany przez starożytnych Egipcjan, Greków i Rzymian Pierwszy znany, bardziej skomplikowany przyrząd służący do obliczeń pochodzi z ok. 80 wieku p.n.e. Przeznaczony był prawdopodobnie do obliczeń nawigacyjnych W 967r. Gerbert Aurillac (papieź Sylwester II) skonstruował (abak) liczydło Pałeczki Nepera Matematyk szkocki John Neper wynalazł logarytm Korzystając z pałeczek i koncepcji logarytmu udało mu się przyśpieszyć żmudne obliczenia matematycy angielscy E. Gunter i W. Oughtred wynaleźli suwak logarytmiczny Pierwsza maszyna licząca W 1930r. V. Bush skonstruował analogowy analizator równań różniczkowych Najbardziej złożona maszyna mechaniczna jaka kiedykolwiek działała Pierwszym cyfrowym mechanicznym urządzeniem liczącym była czterodziałaniowa maszyna licząca niemieckiego astronoma i matematyka W. Schickharda. Młynek arytmetyczny Charles Babbage angielski matematyk zaprojektował i częściowo skonstruował maszynę licząca metodą różnic skończonych opracował projekt maszyny analitycznej młynkiem arytmetycznym działającej na zasadzie zbliżonej do zasady działania współczesnych komputerów. Funkcjonalność: podstawowe działania matematyczne, zapamiętywać dane wejściowe, pośrednie oraz wyniki obliczeń. Wprowadzaniu i wyprowadzaniu danych służyły karty dziurkowane. Projekt nie doczekał się realizacji z powodu niskiego poziomu ówczesnej techniki. ENIAC 1946r. w USA zbudowano maszynę liczącą, do której budowy użyto lamp elektronowych ENIAC - Elektronic Numerical Integrator and Computer ENIAC był elektronicznym sumatorem i kalkulatorem cyfrowym 18 tysięcy lamp elektronowych Waga 30 ton. Pamięć: 20 liczb dwudziestocyfrowych ENIAC wykonywał 5000 dodawań na 1s Architektura komputera (Stallings) Architektura komputera to wszystkie elementy, które widoczne są dla programisty i mają wpływ na wykonanie programu 1

2 lista rozkazów sposób reprezentacji liczb metody adresowania argumentów Koncepcja połączenia ze sobą: pamięci, procesora i urządzeń wej-wyj. Organizacja komputera (Stallings) Organizacja komputera to sposób realizacji architektury. Zmienia się bardzo szybko wraz z rozwojem technologii. Składnikami organizacji komputera są: sposób realizacji instrukcji specyficzne rozwiązania sprzętowe zależne od dostawcy sposób wykonania poszczególnych elementów Architektura von Neuman System zbudowany o architekturę von Neuman powinien się charakteryzować: skończoną i funkcjonalnie pełną listą rozkazów umożliwiać wprowadzanie programu do systemu komputerowego po przez urz. zewnętrzne i przechowywania go w pamięci dane i instrukcje powinny być jednoznacznie dostępne dla procesora informacja przetwarzana dzięki sekwencyjnemu wykonywaniu instrukcji z pamięci komputera System nie posiada oddzielnych pamięci dla danych i instrukcji Architektura współczesnego komputera Procesor z co najmniej jedną jednostką artymentyczno-logiczną, jednostką sterującą i rejestrami Pamięć operacyjna Urządzenia wejścia-wyjścia Układ bezpośredniego dostępu do pamięci (DMA, Direcotry Memory Access) Układ przerwań Procesor Układ logiczny pracujący sekwencyjnie potrafiący pobierać dane z pamięci, interpretować je i wykonywać jako ciąg rozkazów Zbudowany z wielu warstw półprzewodnikowych zawierających tranzystory Współczesne procesy wykonane są w technice nawet 65 nm Typowe rozkazy mikroprocesora: Kopiowanie danych: pamięć rejestr, pamięć-pamięć Działania arytmetyczne Działania na bitach: AND, OR, XOR, NOR, NOT Skoki: warunkowe i bezwarunkowe Budowa procesora Rejestry do przechowywania danych i wyników Licznik rozkazów Rejestr instrukcji Wskaźnik stosu Jedna lub wiele jednostek arytmetyczno-logicznych do wykonywania obliczeń na danych Układ sterujący przebiegiem wykonania programu Parametry określające procesor: Długość słowa np. 32, 64 bity na którym wykonywane są obliczenia Szybkość wykonywania programu: częstotliwość taktowania 2

3 Architektura Princeton i Harward Architektura Princeton podobnie jak w przypadku arch. von Neuman a wspólna hierarchia pamięci programu i danych Architektura Harward pamięć danych jest oddzielona od pamięci rozkazów Stosowane są w celu zwiększenia wydajności w pamięciach podręcznych i systemach wbudowanych Arch. Harwardzka stosowana w jednoukładowych, gdzie występuje separacja danych od rozkazów zapisanych w pamięci ROM Arch. Princeton i Arch. Harvard Taksonomia Flynna Klasyfikacja architektura zaproponowana przez M. Flynna w latach 60. Opiera się o koncepcje, że komputer przetwarza strumienie danych w oparciu o listę instrukcji Klasyfikuje komputery ze względu na liczbę strumieni instrukcji i danych Klasyfikacja aktualnie ma znaczenie historyczne Opis klasyfikacji Flynna SISD (Single Instruction, Single Data) - przetwarzany jest jeden strumień danych przez jeden wykonywany program - komputery skalarne/sekwencyjne. SIMD (Single Instruction, Multiple Data) - przetwarzanych jest wiele strumieni danych przez jeden wykonywany program - komputery wektorowe. MISD (Multiple Instruction, Single Data) - wiele równolegle wykonywanych programów przetwarza jednocześnie jeden wspólny strumień danych. Systemy wykorzystujące redundancję (wielokrotne wykonywanie tych samych obliczeń) do minimalizacji błędów. MIMD (Multiple Instruction, Multiple Data) - równolegle wykonywanych jest wiele programów, z których każdy przetwarza własne strumienie danych - przykładem mogą być komputery wieloprocesorowe, a także klastry i gridy. Architektury wieloprocesorowe Superkomputer Klaster, ang. cluster Siatka, ang. grid Architektury wieloprocesorowe SMP (Symmetric Multi-Processing), UMA (Uniform Memory Access, Uniform Memory Architecture) wszystkie procesory maja równoprawny dostęp do wspólnej pamieci; NUMA (Non-Uniform Memory Access, Non-Uniform Memory Architecture) dostęp do pamięci lokalnej jest bardziej efektywny niż dostęp do pamięci innych procesorów; COMA (Cache Only Memory Architecture) pamięć lokalna pełni funkcje pamięci podręcznej dla wszystkich procesorów; architektury mieszane. Symmetric Multiprocessing Współdzielenie pamięci oraz urządzeń wej-wyj Przypisanie procesora do wykonania zadania w celu równoważenia obciążenia Większa efektywność aplikacji współbieżnych Uniks, Windows NT, BeOS Non-Uniform Memory Access Spójna logicznie przestrzeń adresowa, przy podzielonej fizycznie pamięci 3

4 Procesor uzyskuje szybciej dostęp do swojej lokalnej pamięci i do pamięci pozostałych procesorów lub pamięci współdzielonej Cache only memory architecture Pamięć lokalna używana jest jako pamięć cache Efektywniejsze wykorzystanie zasobów pamięci Jednostki obliczeniowe FLOPS (FLoating point Operations Per Second) jest to liczba operacji zmiennoprzecinkowych na sekundę. FLOPS określa wydajność układów realizujących obliczenia zmiennoprzecinkowe Aktualnie większość maszyn zawiera jednostkę FPU odpowiedzialną za realizację operacji zmiennoprzecinkowych Najszybsze komputery osiągają wydajność liczoną w PFLOPS Superkomputery Ranking TOP 500 Do mierzenia wydajność wykorzystywany jest HPLinpack W Polsce najszybszy komputer znajduje się w Centrum Informatycznym Trójmiejskiej Akademickiej Sieci Komputerowej i osiągnął wydajność: 1,117 TFLOPS-a Dane Rodzaje danych Wartości logiczne Znaki tekstowe Liczby Całkowite: nieujemne i ze znakiem Niecałkowiete: stało- i zmiennopozycyjne Dźwięki Obrazy Reprezentacja danych Komputer operuje na liczbach binarnych, które złożone są z cyfr 0,1 Liczby binarne określone są jako słowo binarne i są przeważnie postaci 8x2 n (np. 8, 16, 32, 64) Dane, które nie są liczbami (obrazy oraz dźwięki) muszą być zapisane z wykorzystaniem słów binarnych Znaki alfanumeryczne Znaki tekstowe kodowane są jako liczby, zgodnie z tzw. tablicą kodową Używane kody: ASCII (American Standard Code for Information Interchange) 128 pozycji w tym małe i wielkie litery alfabetu łacińskiego Rozszerzenia ASCII do 256: pierwsze 128 jest to ASCII kolejne zawierają symbole narodowe lub inne Pojawia się problem niejednoznaczności kodów dla różnych języków Kody EBCDIC (Extended Binary Coded Decimal Interchange Code) wykorzystywany na komputerach typu mainframe IBM, UNICODE początkowo 2 16, aktualnie Reprezentacja praktycznie wszystkich znaków używanych na świecie. 4

5 ASCII Zaproponowany przez ANSI na bazie kodu dla urządzeń dalekopisowych Początkowo 7 bitowy, 8 bit wykorzystywany był jako suma kontrolna 128 pozycji w tym 33 znaki białe oraz 95 znaków widocznych Znaki białe: spacja, kody formatujące, kody sterujące transmisją i urządzeniami Znaki widoczne: cyfry oraz małe i duże litery, znaki interpunkcyjne oraz podstawowe znaki matematyczne Kody sterujące: Pozycje od 0 31 Np. CR: 13, (tzw. karetka) powrót na początek wiersza, LF-10 przejście do następnego wiersza, etc Spacja: 32 Cyfry 0-9: od 48 do 57 Znaki pisarskie: Małe litery: Duże litery: Odstęp pomiędzy dużymi i małymi wynosi: 32 Kod specjalny 127 kasowanie znaku Kod rozszerzony ASCII Reprezentacja tablicy kodów 8 bitowa 256 znaków Pierwsze 128 znaków identyczne z ASCII Pozostałe znaki dostosowane do alfabetów regionalnych tj. słowiańskie, cyrylica, etc Problemem jest różnorodność tablic kodowych: ISO8859 alfabety słowiańskie, kilkanaście tablic (Polskie znaki: ) Microsoft oznaczenia 4 znakowe np Reprezentacja danych związanych z obrazem i dźwiękiem Obraz i dźwięk muszą być również kodowane jako liczby Dźwięk proces przekształcania do postaci cyfrowej: kwantowanie (wartość amplitudy napięcia), próbkowanie (częstotliwość pobierania próbki) i kodowanie (przypisanie kodu) Obraz macierz pikseli. Każdy piksel ma określony kolor oraz współrzędne. Kolor reprezentowany w postaci 3 liczb (czerwony, niebieski oraz zielony RGB). Dodatkowa informacja o jasności. Jednostki informacji Bit (Binary digit), skrót b z modyfikatorem wielkości np. Kb, Mb, Gb. Problem z przeliczaniem (przedrostki w SI są dziesiętne) Reprezentuje wartość logiczną Prawda/Fałsz Bajt (byte) 8 bitów. Jednostka adresacji pamięci. Bajt określany jest jako OCTET Słowo (word) wielkość informacji, na której pracuje komputer. Słowo 8 bitowe, 16 bitowe, etc Słowo procesora porcja danych naturalna dla danego procesora, tzn. długość odpowiada długości posiadanych rejestrów: np. 16 bitów, 32 bity, 64 bit. Zapis danych Wartości logiczne Liczby całkowite nieujemne Liczby całkowite ze znakiem Zapis stałopozycyjny Zapis zmiennopozycyjny 5

6 Formaty dla obrazu, dźwięku Zapis danych boolowskich Do reprezentacji wartości logicznej wystarczy jeden bit. W komputerach podstawową jednostką jest słowo. Dane bitowe reprezentowane są jako wzorzec bitów zapełniający całe słowo Różne reprezentacje wartości logicznych zależnych od systemów operacyjnych oraz języków programowania: Fałsz raczej standardowo reprezentowany przez 0 Prawda: np. w C reprezentowana przez 1, w C jako argument może być reprezentowana przez dowolną wartość różną od 0, a w VB przez jedynki 1 Liczby całkowite nieujemne Naturalny kod binarny (NKB) ciąg ponumerowanych bitów od lewej do prawej o długości równej słowu Kod BCD wykorzystywany do reprezentacji liczb dziesiętnych stałopozycyjnych. Wersja spakowana: 2 cyfry w bajcie Wersja niespakowana (ASCII) jedna cyfra w bajcie Zapis liczb całkowitych ze znakiem Kod U2 kod uzupełnień do dwóch Kod U1 kod uzupełnień do jednego Znak-Moduł Reprezentacja spolaryzowana (biased) Własności kodów Reprezentacja zera: dwie możliwość w kodach znak-moduł, U1 Symetryczność zakresu liczbowego Reprezentacja znaku liczby oraz zmiana znaku: U1 negacja bitowa U2 negacja i inkrementacja znak-moduł negacja bitu znaku Dodawanie i odejmowanie w U2 wykonywane tak samo jak w NKB Reprezentacja stałopozycyjna Wykorzystywany do reprezentacji liczb ułamkowych i mieszanych Liczba reprezentowana jest przez dwie części: pierwsza tak jak w U2/NKB reprezentuje część całkowitą druga reprezentuje część ułamkową (2-1 ) Spotykane formaty: 1 lub 2 bity należą do części całkowitej pozostałe do ułamkowej Po połowie słowa na część całk. i ułamkową Operacje wykonywane podobnie jak na liczbach całkowitych. Za ostateczną reprezentację odpowiedzialny jest programista Zapis zmiennopozycyjny (1) Umożliwia zapis liczb całkowitych i ułamkowych o dużym zakresie dynamiki wartości Zapis zmiennopozycyjny dziesiętny. Wiele możliwości: np. 1,234x10 2, 123,4x10 0, 12,34x10 1 Budowa zapisu: Znak liczby Część znacząca Wykładnik 6

7 Postać znormalizowana: część całkowita wyraża się pojedynczą liczbą różną od 0. Binarny zapis zmiennopozycyjny Znormalizowany zapis określony w IEEE754 Liczba powinna zostać zapisana w postaci znormalizowanej, wówczas cześć całkowita w każdym przypadku (oprócz 0) jest równa 1. Wykładnik jest zapisywany w kodzie z polaryzowanym. Dwie wartości pola wykładnika są zarezerwowane i mówią, że zapis nie reprezentuje postaci znormalizowanej postać nieznormalizowana nie liczba Znak liczby pojedynczy bit (0 liczba nieujemna 1 liczba niedodania) Pole mantysy zawiera cześć ułamkową Opis poszczególnych pól zapisu zmiennopozycyjnego Arytmetyka na liczbach zmiennopozycyjnych Wartości zapisane w postaci zmiennopozycyjnej oraz operacje arytmetyczne wykonywane na nich są przybliżone Dokładność wyniku może być uzależniona od kolejności wykonywania działań Dodawanie/odejmowanie liczb należy wykonywać w kolejności rosnącej Jeśli wartość bezwzględna liczby a jest znaczenie mniejsza od b to w wyniku otrzymujemy liczbę b Z powodu przybliżonych wyników obliczeń nie należy korzystać z relacji równości. Organizacja pamięci w komputerach Podstawowa jednostka adresowalna ma rozmiar 1 bajtu Dane większe niż 1 bajt są przechowywane w kolejnych komórkach pod kilkoma kolejnymi adresami Fizyczna organizacja pamięci odbiega od logicznej. Komórki pamięci są dwukrotnie większe niż słowo, co umożliwia przesłanie podwójnej porcji danych przy tym samym czasie dostępu Adresowanie danych Little Endian najmniejszy bajt pod najmniej znaczącym adresem Big Endian najbardziej znaczący bit pod najmniejszym adresem Little & Big Endian Litlle Endian Adres bajtu odzwierciedla wagę bajtu w liczbie Naturalna dla komputera, dziwna dla człowieka Dostęp do mniej znaczących części liczby całkowitej zapisanej w długim formacie spowoduje, że adres zmiennej będzie ten sam. Wygodne w częstym rzutowaniu typów całkowitych 32-bit zawartość 4A może być czytana z tym samym adresem jako 8-bit (wartość = 4A), 16-bit (004A), lub 32-bit ( A) Procesory, które używają formy little endian, to między innymi Intel x86, AMD64, DEC VAX Big Endian Naturalny dla człowieka mniej wygodny przy obliczeniach Dostęp do danej całkowitoliczbowej wymaga zmiany wartości adresu w zależności od długości danej. Duża efektywność porównywania łańcuchów znakowych. Porównywanie może zostać przeprowadzone po długości słowa, a nie koniecznie bajt po bajcie. Procesory, które używają formy big endian, to między innymi SPARC, Motorola 68000, 7

8 PowerPC 970, IBM System/360, Siemens SIMATIC S7 Układy logiczne Technologie współczesnej mikroelektroniki Przenikanie się oprogramowania i sprzętu tzw. Soft-Hardware Zastosowanie metod komputerowego wspomagania projektowania złożonych układów (CAD Computer Aided Design) Korzystanie z języków specyfikacji sprzętu tzw. Hardware Description Language zamiast składaniu z dostępnych komponentów Tranzystor Tranzystor unipolarny (FET) i bipolarny Metal-Oxide-Semiconductor FET Dren oraz źródło silnie domieszkiwane obszary z doprowadzonymi kontaktami Przepływ prądu pomiędzy źródłem, a drenem występuje po przez kanał Sterowanie prądem następuje po przez zmiany napięcia bramka- źródło Stany tranzystora: Nasycony: U DS >= U DSsat Nienasycony: U DS < U DSsat U DSsat = U GS - U T Tranzystory MOS Tranzystory tego typu charakteryzują się: małym poborem mocy, odpornością na zakłócenia dużą częstotliwością przełączania Prostą konstrukcją duże możliwości miniaturyzacji CMOS Complemenrtary MOS Technologia półprzewodnikowa krzemowych układów scalonych Układy zbudowane z tranzystorów MOS Połączone w taki sposób, że w ustalonym stanie logicznym przewodzi tylko jeden Układ nie pobiera w stanie jałowym prądu Problem przy wysokich częstotliwościach przeładowywanie pojemności Bardzo tanie w realizacji Zapewniają dużą gęstość tranzystorów w nowoczesnych układach powierzchnia tranzystora to 1um Niewystarczająca szybkość przełączania CMOS zastępują je rozwiązania na arsenku galu Miniaturyzacja układów Minimalny wymiar charakterystyczny - głównym wyznacznikiem stopnia miniaturyzacji Minimalny wymiar charakterystyczny definiowany jest przez rozdzielczość procesu litograficznego i procesu trawienia MWC przeważnie jest to wymiar pojedynczego tranzystora MOS W drugiej połowie 90 powszechnie przemysłową technologią była 0,35um, przy średnicy podłoża 200 nm Proces wytwarzania mikroprocesorów Wykonanie monolitycznego krzemowego walca Pozbawienie walca wszelkich zanieczyszczeń po przez proces odwirowywania 8

9 Cięcie walca na części najczystsze są wewnętrzne części tzw. wafla (ang. silicon wafer) Pokrycie wafla warstwami domieszek Przeprowadzenie procesu litografii Przykrycie warstwą miedzi, która będzie stanowiła serię wyprowadzeń Cięcie wafla w celu uzyskania rdzeni procesorów Proces litografii Wyrysowanie na płytce krzemu pokrytej światłoczułym lakierem Naświetloną część lakieru łatwo zmyć odkrywając części do wytrawienia Maszyną do litografii jest skaner litograficzny Wykorzystywany efekt przesunięcia fali Prowadzone badania nad długościami fali światła pozwalające produkować tranzystory o 0,07 mikrona Clean Room Zachowanie wysokiej czystości Norma ISO : 2 cząsteczki wielkości 2um na 1 metr sześcienny Żółty kolor oświetlenia utrzymywany ze względu na procesy litograficzne Złożoność procesorów Technologie układów programowalnych Rozwój technologii pozwolił na budowę układów programowalnych przez użytkownika tzw. PLD/FPGA Ulepszenie procesu technologicznego: redukowaniu wymiarów elementów półprzewodnikowych zwiększenie liczby warstw metalizowanych połączeń powstanie nowych technik programowania FPLD (Field Programmable Logic Devices) układy z możliwością programowania i rekonfiguracji Technologie wykorzystywane do tworzenia FPLD: pamięć SRAM, FLASH i ROM Są to odpowiednio zorganizowane systemy pamięci pozwalające realizować zmienne funkcje przetwarzania Aktualnie układy FPLD pozwalają realizować projekty o złożoności kliku milionów bramek Możliwość rekonfiguracji statycznej i online pozwalającej zmienić strukturę w trakcie działania FPGA w rzeczywistości Cechy układów PLD/FPGA Układy produkowane w dużych seriach: niska cena, wysoka jakość Nie jest wymagane zamawianie ich u producenta (w przeciwieństwie do układów ASIC) Układy nie realizują żadnej specyficznej funkcji W porównaniu do procesorów układy te oferują: większą szybkość, niższy koszt i wyższą niezawodność Słabo nadają się do realizacji bardzo złożonych systemów Zastosowanie FPGA/PLD Aparaty i urządzenia produkowane w małych seriach Zastępowanie układów małej i średniej skali integracji Zastosowanie wymagające wielokrotnego programowania: Prototypy, emulatory, symulatory Programowalne i rekonfigurowalne koprocesory, procesory specyficzne Kontrolery wymagające adaptacji 9

10 Metody komputerowego wspomagania projektowania Narzędzia te umożliwiają: Modelowanie Budowę wirtualnych prototypów Symulację i analizę Automatyczną syntezę Wykorzystywanie gotowych projektów (desing reuse): rdzeni mikroprocesorów, mikrokontrolerów, procesorów sygnałowych, etc Przykłady ALTERA MAXII+ Komputerowe wspomaganie projektowania układów Problem: gęstość upakowania elementów w najnowszych układach sięga 100 mln tranzystorów/10 mln bramek Wykorzystanie komputerowych systemów projektowania Stworzenie języków opisu sprzętu (Hardware Description Language) Narzędzia te umożliwiają: Modelowanie Budowę wirtualnych prototypów Symulację i analizę Automatyczną syntezę Wykorzystywanie gotowych projektów (desing reuse): rdzeni mikroprocesorów, mikrokontrolerów, procesorów sygnałowych, etc Hardware Description Langauge Umożliwienie projektantowi układów scalonych opisywanie: funkcji, struktury i parametrów na wyższym poziomie abstrakcji Specyfikacja powinna zapewniać opis: zachowania systemu ograniczeń strukturalnych i fizycznych System powinien umożliwić symulację oraz animację modelowanego systemu w celu analizy lub weryfikacji różnych charakterystyk Języki HDL znacznie bardziej skomplikowane niż języki programowania Opis zawiera skomplikowane informacje na temat struktury i parametrów Układy wykonują operacje współbieżne na bardzo niskim poziomie abstrakcji (w programowaniu dane w układach przetwarzane są szeregowo) Postanie koncepcji produktu wirtualnego Biblioteki funkcjonalne Synteza układów Specyfikacja układu w języku HDL Kompilacja do opisu przesłań rejestrowych Kompilacja do poziomu sieci logicznej Synteza i optymalizacja logiczna Odwzorowanie technologiczne Synteza fizyczna lub programowanie układu Układy logiczne Układy kombinacyjne Układy kombinacyjne Podstawowy układ logiczny umożliwiający realizacje funkcji boolowskich Składa się z elementów logicznych 10

11 Jest elementem złożonych układów cyfrowych Funkcja boolowska Odwzorowanie zbioru wektorów (ciągów binarnych) z X w zbiór wektorów Y, gdzie X i Y są podzbiorami n-krotnego iloczynu kartezjańskiego B={0,1} Funkcja boolowska może być przedstawiona w postaci tablicy o n+1 kolumnach i 2 n wierszach W kolejnych wierszach zapisywane są wszystkie wartości ciągu x1, x2, xn, czyli wszystkie wektory x W ostatniej kolumnie podana jest wartość Y Funkcję można zapisać podając zbiory wektorów dla których funkcja przyjmuje odpowiednie wartości F={x: f(x)=1} R={x: f(x)=0} D={x: f(x)=-} Funkcje boolowskie Reprezentacja funkcji boolowskich w postaci formuł ułatwia realizację elementów logicznych (bramki logiczne) Operatory: AND, OR, NOT Przykład formuły Inne operatory Synteza dwupoziomowa Zaletą formuł boolowskich jest możliwość upraszczania wyrażeń, a co za tym idzie minimalizacji liczby wykorzystanych bramek Upraszczanie zgodnie z prawami alegebry Bool a Możliwość reprezentacji funkcji za pomocą różnych wyrażeń boolowskich reprezentacja formułami równoważnymi Najprostszy sposób to: Generacja implikantów Slekecja implikantów prostych Jest to jednak najbardziej złożony algorytm, gdyż należy do zbioru problmów NPZupełnych Dekompozycja Transformacja pojedynczego wyrażenia na zbiór kilku nowych wyrażeń Układy sekwencyjne Modelem układu sekwencyjnego jest automat. Definicja automatu: Zbiór liter wejściowych X i wyjściowych Y Zbiór stanów wewnętrznych S Funkcja przejść Funkcja wyjść Automaty Mealy ego i Moore a Pamięci Hierarchia pamięci Pamięci półprzewodnikowe Rodzaj pamięci będącej cyfrowym układem przechowującej dane w postaci binarnej Dekodery Macierzowa architektura 11

12 Parametry użytkowe Pojemność Przepływność Koszt na jeden bit Ziarnistość minimalna ilość pamięci, o którą można rozszerzyć Czas dostępu czas potrzebny na zapis/odczyt Czas cyklu - najmniejszy czas pomiędzy akacją zapisu/odczytu Organizacja zewnętrzna liczba bitów w kości x liczba kości w module x liczba adresów w kości x liczba modułów Organizacja zewnętrzna fizyczna pamięci półprzewodnikowych Pamięci nieulotne Zachowują zawartość po wyłączeniu zasilania. W pamięciach ulotnych czas zapisu informacji jest dłuższy od czasu odczytu. MROM, ROM (Mask Programmable Read Only Memmory) pamięć zapisywana podczas wytworzenia PROM (Programmable Read Only Memmory) jednokrotne programowanie po przez przepalenie połączeń wewnętrznych UV-EPROM, EPROM (erasable programmable read only memmory) - wielokrotne programowanie. Umieszczony zostaje ładunek w bramce tranzystora. Kasowanie z użyciem UV OTPROM (one time programmable read only memory) programowanie jednokrotne. Układ pamięci UV-EPROM w taniej obudowie. EEPROM (electrically erasable programmable read only memory) zmiana struktury po przez sygnał elektryczny FLASH rodzaj pamięci EEPROM umożliwiający zapis/kasowanie wielu komórek jednocześnie Pamięci o dostępie swobodnym Pamięci RAM (random access memory) tracą zawartość po wyłączeniu zasilania. Czasy zapisu i odczytu są jednakowe. Technologie: pamięci statyczne (SRAM) szybsze niż dynamiczne większy koszt na jeden bit (potrzeba 6 tranzystorów oraz połączenia między nimi, bazuje na przerzutniku) stosowane do konstrukcji pamięci podręcznych pamięci dynamiczne (DRAM) mniejszy koszt na jeden bit (bazuje na pojemnościach pasożytniczych) wymagają odświeżania stosowane do konstrukcji pamięci głównych komputerów niski pobór mocy Rodzaje pamięci o dostępie swobodnym Konieczność przygotowania rozwiązań współpracujących z szybkimi procesorami ze względu na szybkość pamięci DRAM FPM DRAM (fast page mode DRAM), EDO DRAM (extended data out DRAM) SDRAM (synchronous DRAM) VRAM (video RAM) DDR RAM (double data rate DRAM), DDR2 Rambus DRAM 12

13 Odczyt pamięci dynamicznej Fast Page Mode Czas dostępu ok ns Dane przesyłane jako seria Odczyt rozpoczyna się od wybrania strony po przez sygnał RAS i odpowiedniej kolumny po przez sygnał CAS EDO Extended Data Out Stosowane w pamięciach graficznych Zmniejszenie liczby cykli oczekiwania podczas operacji sekwencyjnego odczytu Przesyłanie danych w serii Rozpoczęcie wyznaczania następnego adresu w momencie, gdy dane są odczytywane Tryb pakietowy Rozwinięcie pamięci EDO jest BEDO Burst Extended Data Output Zmiana sposobu w jaki dane są przesyłane po wyznaczeniu adresu Kontroler odwołuje się do pierwszej komórki, a pozostałe bity przesyłane są samoczynnie przez układ logiki Cykl pracy Skrócenie odstępu pomiędzy zboczami sygnału CAS oraz opóźnienia pomiędzy sygnałem RAS i CAS W czasie przysłania ostatniego bita danych wysterowywany jest kolejny adres Synchroniczne DRAM Możliwość pracy zgodnie z taktem zegara systemowego Możliwość współpracy z magistralą systemową przy prędkości nawet 100MHz Zastosowanie synchronicznego przesyłania danych zgodnych z zegarem Możliwość pracy w trybie BURST: kontrola prędkości transferu danych oraz eliminacja cykli oczekiwania SIMM vs DIMM Pamięci montowane są w tzw. modułach ze względu na konieczność rozbudowy komputerów Znane moduły SIMM (Singel In Line Memory Module) oznacza sposób organizowania kości pamięci Szerokość danych wynosi 32 bity Konieczność łączenia SIMM w pary w przypadku magistrali 64 bit Moduł DIMM (Dual In Line Memory Module) Szerokość danych wynosi 64 bity Pamięci podręczne tzw. cache Szybkość wykonywania programu zależy od czasu dostępu do pamięci operacyjnej. Możliwość budowy małych drogich, ale szybkich układów pamięci Wyposażenie procesora w szybką pamięć, ale i mniejszą pamięć podręczną Brak zgodności szybkości pracy pamięci operacyjnej z procesorem Lokalność odwołań do pamięci: Czasowa jeśli obiekt był żądany to jest duże prawdopodobieństwo, że będzie żądany ponownie Przestrzenna jeśli obiekt był żądany to będą żądane obiekty prawdopodobnie wokół niego 13

14 Rodzaje odwzorowania adresów pamięci Bezpośredni, 1-skojarzeniowy Sekwencyjno-skojarzeniowy, skojarzeniowy (n>1) Skojarzeniowy, w pełni skojarzeniowy, asocjacyjny Przy odwzorowaniu innym niż bezpośrednie wykorzystywane są algorytmy zastępowania: LRU (least recently used, najdawniej ostatnio używany) FIFO (first in first out, pierwszy wchodzi, pierwszy wychodzi) LFU (least frequently used, najrzadziej używany) Poziomy pamięci cache Odwoływanie do kolejnych poziomów pamięci w przypadku braku danych. Przepisanie danych do niższych poziomów w celu dostępności w kolejnych wołaniach Podział na oddzielny blok dla danych i kodu (np. dla L1) L1 (level 1) zintegrowana z procesorem - umieszczona wewnątrz jego struktury. mała, ale dane dla procesora szybko dostępne L2 (level 2) umieszczona w jednej obudowie układu scalonego mikroprocesora lub na wspólnej płytce hybrydowej np. Pentium II. L3 (level 3) umieszczona w bezpośrednim sąsiedztwie procesora np. ITANIUM. Budowa pamięci cache Pamięć cache składa się z linijek, w których przechowywane są informacje pobrane z RAM najmniejsza pobrana porcja danych Budowa adresu Podział adresu przez układy logiczne: Znacznik (20 bitów) porównywany ze znacznikiem w katalogu cache. Okreslanie, czy dane potrzebne dla procesora są w linijce cache (określanie trafienia). Wiersz (7 bitów) - która pozycja (indeks) w katalogu 1 i katalogu 2 może odwzorowywać potrzebne dane. Słowo (3 bity) pozwala na określenie, które z ośmiu 32-bitowych słów przechowywanych w linijce zawiera dane potrzebne procesorowi. Bajt (2 bity) określa, który bajt w 32- bitowym słowie jest aktualnie potrzebny mikroprocesorowi. Uzgadnianie zawartości pamięci wyższego poziomu z pamięcią podręczną Sposób uzgadniania zgodności danych w przypadku zajścia zmian w pamięci cache lub pamięci RAM Zapis jednoczesny (wirte through) zapis wykonywany jest zarówno do pamięci jak i do cache. Proces musi monitorować zapis do pamięci RAM przez każdy inny układ. Zapis opóźniony (copy/wirte back) aktualizacja wyłączenie pamięci podręcznej. Układ cache ustawia odpowiednie statusy (MESI). Aktualizacja na żądanie. Zapis inclusive Zapis exlusive Algorytm zapewniania zgodności MESI MSI MOSI MOESI Zmiany wielkości komórki Pamięci masowe 14

15 Pamięć zewnętrzna dłuższy czas dostępu i większa pojemność niż RAM Urządzenie wejścia/wyjścia brak instrukcji sterujących bezpośrednio przez procesor zawartością pamięci tak jak dla RAM Operowanie na blokach, sektorach, a nie bitach Stosowane technologie: Magnetyczne: dyskowe (dyski twarde, dyskietki), taśmy Optyczne: Compact Disc, Digital Video, Blueray Disc, High Definition DVD Magneto-optyczne Półprzewodnikowe pamięci flash Dysk twardy (hard disc drive) Pojemność od kliku MB do kilku TB Wykorzystany w budowie nośnik magnetyczny Parametry dysku: pojemność, szybkość transmisji, czas dostępu, szybkość obrotowa, MTBF Budowa HDD Wirujący zespół talerzy wykonany ze stopu aluminium pokrytych nośnikiem magnetycznym (kilku mikrometrów) Głowice elektromagnetyczne odpychane aerodynamicznie podczas obrotu talerza Struktura w postaci cylindrów, na których ustawiana jest głowica. Dane znajdują się na tzw. ścieżkach. Ścieżka podzielona jest na sektory (przerwa, identyfikacja, synchronizacja, nr ścieżki, nr sektora, korekcja błędów, przerwa, dane, przerwa) Głowica ustawiana za pomocą cewki elektromagnetycznie z szybkością nawet 1 ms Zapis realizowany przez antenę przesyłającą strumień elektromagnetyczny Czas dostępu: czas do przesunięcia głowicy, znalezienie odpowiedniej ścieżki, czas przesłania danych Dyski optyczne Zapis i odczyt wykonywany za pomocą lasera W dyskach ROM zapis informacji po przez wykonywanie za pomocą matrycy zagłębień (pit fragmenty tłumiące) w stosunku do powierzchni (land fragmenty odbijające) Wykorzystanie zjawiska zmiany własności optycznych w wyniku naświetlenia laserem o zmiennej mocy promieniowania Moc lasera przy zapisie większa niż przy odczycie Zapis po przez: tłoczenie, wypalanie laserem barwnika, zmiana postaci nośnika (krystaliczna, amorficzna) Technologie dysków optycznych Nowe technologie były uzależnione od możliwości lasera tj. długości fali CD 780 nm DVD 650 nm BD i HD DVD 405 nm Stosowanie jednej spiralnej ścieżki z danymi. Wyjątek DVD-RAM, które posiadają strukturę zbliżoną do dysków twardych. Spiralna ścieżka zwiększa gęstość zapisu kosztem czasu dostępu Dysk DVD Standard zapisu na nośniku optycznym podobnym do CD-ROM o większej gęstości zapisu Laser o krótszej wiązce fali niż w CD Zastosowano dwie warstwy zapisu oraz zapisu obustronnego DVD zawiera system plików UDF 15

16 Dyski magnetooptyczne Odczyt z dysków magnetooptycznych wykonywany za pomocą lasera. Wykorzystanie zjawiska Kerra Zjawisko zmiany własności optycznych nośnika w zależności od kierunku namagnesowania Podgrzewanie przez laser warstwy magnetycznej nośnika powyżej temp. Curie przy jednoczesnym wytwarzaniu przez głowicę pola elektromagnetycznego Organizacja podobna jak na dyskach twardych Metody zapisu/odczytu informacji CAV (constant angular velocity) stała prędkość kątowa CLV (constant linear velocity) stała prędkość liniowa ZCLV (zoned CLV) dysk podzielony na strefy ze stałymi prędkościami liniowymi CAA (constant angular acceleration) rodzaj CLV. Prędkość kątowa zmienia się krokowo ze stałym przyspieszeniem/opóźnieniem. RAID Nadmiarowa Macierz niezależnych dysków (Redundant Array of Independent Disks) Cele wykorzystania RAID: zwiększenie niezawodności (odporność na awarie), przyspieszenie transmisji danych, powiększenie przestrzeni dostępnej jako jedna całość RAID 0 Połączenie dwóch lub więcej dysków widzianych jako jeden logiczny Przestrzeń ma rozmiar najmniejszego z dysków Korzyści: przestrzeń wszystkich dysków jest widziana jako całość przyspieszenie zapisu i odczytu w porównaniu do pojedynczego dysku Wady: brak odporności na awarię dysków N*rozmiar najmniejszego z dysków RAID 1 Replikacja pracy dwóch lub więcej dysków tzw. mirroring Zapis i odczyt sekwencyjny bądź równoległy Korzyści: odporność na awarię N - 1 dysków przy N-dyskowej macierzy możliwe zwiększenie szybkości odczytu Wady: zmniejszona szybkość zapisu utrata pojemności (dokładnie pojemności wynosi tyle co jeden, najmniejszy dysk macierzy) RAID 3 Dane składowane na N-1 dyskach Ostatni dysk przechowuje sumy kontrolne Korzyści: odporny na awarię 1 dysku większa szybkość odczytu Wady: mniejsza szybkość zapisu z powodu konieczności kalkulowania sum kontrolnych 16

17 (eliminowana poprzez zastosowanie sprzętowych kontrolerów RAID) w przypadku awarii dysku dostęp do danych jest spowolniony z powodu obliczeń sum kontrolnych odbudowa macierzy po wymianie dysku jest operacją kosztowną obliczeniowo i powoduje spowolnienie operacji odczytu i zapisu pojedynczy, dedykowany dysk na sumy kontrolne zazwyczaj jest wąskim gardłem w wydajności całej macierzy RAID 0+1 Macierz realizowana jako RAID 0, którego elementami są macierze RAID 1 Potrzebne 4 dyski o tej samej pojemności Awaria dysku powoduje, że układ staje się macierzą RAID-0 Korzyści: szybkość macierzy RAID 0 bezpieczeństwo macierzy RAID 1 znacznie prostsza w implementacji niż RAID 3, 5 i 6 Wady: większy koszt przechowywania danych niż w przypadku RAID 0,2,3,4,5,6 RAID 1+0 (10) Macierz RAID 0 realizowana jako RAID 1 Tworzenie dużego paska danych stripe małych mirrorów Korzyści: szybkość macierzy RAID 0 bezpieczeństwo macierzy RAID 1 - w szczególnym wypadku nawet większa (awaria więcej niż jednego dysku różnych mirrorów) znacznie prostsza w implementacji niż RAID 3, 5 i 6 Wady: większy koszt przechowywania danych niż w przypadku RAID 0,2,3,4,5,6 Interfejsy Magistrale i interfejsy Interfejs (styk) urządzenie i protokoły pozwalające na połączenie ze sobą dwóch innych urządzeń, które bez niego nie mogą współpracować Rodzaje przesyłania danych: Szeregowy Równoległy Dostęp do medium Centralny Rozproszony Interfejsy Tryby pracy: Simplex Half-duplex Duplex Połączenie urządzeń punk-punkt wielopunkt Rodzaje transmisji 17

18 Synchroniczny i asynchroniczny Złącza Element do łączenia urządzeń elektrycznych. Magistrala Magistrala (ang. bus) podsystem zajmujący się transferem danych pomiędzy urządzeniami wewnątrz komputera lub pomiędzy komputerami Łączy klika urządzeń peryferyjnych logicznie za pomocą tego samego medium Przewody mogą być dedykowane lub multipleksowane Parametr użytkowy: szerokość magistrali Magistrala systemowa Magistrala łącząca ze sobą następujące elementy komputera: Procesor Pamięć operacyjną Urządzenia I/O Złożona z kilku linii komunikacyjnych Przesyłanie danych w sposób sekwencyjny Budowa magistrali systemowej Budowa magistrali: Linia adresów określa adresy komponentów komunikujących się pomiędzy sobą. Procesor odwołuje się do adresu, w celu określenia urządzenia które zleciło wykonanie zadania Linia danych (data bus) przesyłanie danych pomiędzy poszczególnymi podzespołami komputera Linia sterowania regulacja dostępu do pozostałych linii Linia zasilania - Magistrala PCI PCI (ang. Peripheral Component Interconnect) Magistrala komunikacyjna służąca do przyłączania urządzeń do płyty głównej w PC Następca magistrali ISA pod kątem szybkości wymiany danych oraz braku znaczenia jaki rodzaj jej rodzaj jest w gnieździe Parametry użytkowe: Szybkość taktowania, szerokość słowa, przepływność, napięcie Np.. 33 MHz, 32 bity, 133 MB/s, 5V Rodzaje PCI PCI-X częstotliwość taktowania 133 MHz PCI-X 2.0 częstotliwość taktowania 266 MHz i 533MHz Mini PCI wersja PCI 2.2 do użytku w laptopach CardBus wersja PCMCIA specyfikacji PCI (33 MHz i 32 bity) AGP interfejs dla kart graficznych Magistrala PCI Specyfikacja określa następujące linie sygnałowe: Systemowe Adresów i danych Arbitrażu Sterowania interfejsem Zgłaszania przerwań 18

19 PCI Linie sygnałowe (1) Systemowe: CLK zegar sygnał synchronizujący wszystkie operacje na magistrali PCI. RST reset zeruje rejestry liczniki. Działa asynchronicznie Adresów i danych: AD - Przełączane linie sygnałów adresowych i danych. Po każdej fazie przesyłania adresu następuje jedna lub więcej faz przesyłania danych C/BE - Linie przełączane. W fazie przesyłania adresu przekazują kod rozkazu. W fazie przesyłania danych wykorzystywane są jako sygnały wyznaczające ścieżkę, która przesyłane są ważne bajty [3-0] danych. PCI Linie sygnałowe (2) Arbitrażu: REQ - Indywidualny sygnał zadania przydziału magistrali wysyłany przez moduł nadrzędny do układu arbitrażu. GNT - Wysyłany przez arbitra sygnał potwierdzający przyznanie modułowi nadrzędnemu prawa do magistrali. Każdy moduł nadrzędny ma swój własny sygnał GNT#. Linie zgłaszania przerwań INTA, INTB, INTC, INTD PCI Linie sygnałowe Linie sterowania interfejsem FRAME Sygnał generowany przez moduł nadrzędny, który uzyskał prawo do sterowania magistrala. Określa moment rozpoczęcia i czas trwania operacji: sygnał FRAME# aktywny w stanie niskim pojawia sie na początku fazy adresowej a przed ostatnim przesłaniem danych przechodzi w stan wysoki. IRDY - Sygnalizuje, ze agent inicjujący operacje jest gotowy zakończyć bieżąca fazę przesyłania danych. Podczas operacji zapisu sygnał IRDY# wskazuje, ze dane wystawione na liniach AD[31::00] już są ważne. Podczas operacji odczytu sygnalizuje gotowość modułu nadrzędnego do odbioru informacji. Faza jest kończona, kiedy dla tego samego narastającego zbocza impulsu zegarowego sygnały IRDY# i TRDY# są w stanie niskim. TRDY - Sygnał wysyłany przez moduł docelowy uczestniczący w operacji transmisji danych. Za jego pośrednictwem moduł informuje, że jest gotowy zakończyć bieżąca fazę przesyłania danych. Podczas operacji odczytu aktywny sygnał TRDY# oznacza, ze dane na liniach AD[31::00] sa wazne. Jesli sygnał TRDY# jest aktywny podczas operacji zapisu to wiadomo, ze moduł docelowy jest gotowy przyjac dane. Faza konczy sie kiedy sygnały IRDY# i TRDY# sa w stanie niskim podczas narastajacego zbocza impulsu zegarowego. PCI Express PCI-E jest to 3rd Generation I/O PCI-E zastąpiła PCI oraz AGP Magistrala typu szeregowego, punkt-punkt, nie jest rozwinięciem PCI Brak konieczności dzielenia pomiędzy klika urządzeń Sygnał przekazywany z wykorzystaniem dwóch linii po jeden w każdym kierunku Częstotliwość taktowania 2,5GHz Przepustowość linii 250 MB/s, możliwość pracy w fullduplex przepływność 500 MB/s Kilka wariantów magistrali: 1, 2, 4, 8, 12, 16, 32 linii Dostępne mniejsze warianty: Express Card (następca PCMCIA), PCI Express MiniCard (następca Mini PCI) 19

20 PCI Express SCSI Small Computer Interface System równoległa magistrala danych przeznaczona do przesyłania danych Wykorzystywany w drogich rozwiązaniach serwerowych Urządzenia podłączone są równorzędnie. Każde urządzenie może rozpoczynać operację jak i wykonywać zleconą operację. Każde urządzenie posiada unikatowy adres w obrębie magistrali (SCSI ID). Początkowo wykorzystywano 3 bity. Identyfikator pełni rolę priorytetu przy rozstrzyganiu jednoczesnego dostępu więcej niż jednego urządzenia. Kontroler posiada priorytet 7 W ramach SCSI ID jest LUN (Logical Unit Number) identyfikujące tzw. urządzenie logiczne (np. w przypadku zmieniarek identyfikacja jej elementów) SCSI Sposób transmisji: Synchroniczny Asynchroniczny Prędkość transmisji: 5, 10, 20, 80, 160 Szerokość magistrali: 8 i 16 bitów Parametry elektryczne ATA Advanced Technology Attachment standardowy interfejs do podłączania dysków, CD- ROM, etc... wewnątrz komputera Inne skróty to IDE, PATA (od parallel po wprowadzeniu SATA) ATAPI rozszerzenie ATA umożliwiające obsługę mediów wymiennych m.in. pamięci optycznych Długość kabli do 46 cm SATA SATA - ang. Serial Advanced Technology Attachment Następca równoległej magistrali ATA, cieńsze i bardziej elastyczne kable do transmisji z mniejszą liczbą styków SATA umożliwia szeregową transmisję danych pomiędzy kontrolerem a dyskiem z max. przepustowością 1,5GBit/s. Aktualnie SATA 2 z przepustowością 3GBit/s Do działania kontrolerów zostały wprowadzone 3 mechanizmy: Kolejkowanie zadań optymalizowanie odczytu i zapisu z punktu widzenia ustawienia głowic Port Multiplier możliwość podłączenia jednego SATA do kilku urządzeń. 1 dysk nie wykorzysta oferowanej przepływności SATA, natomiast 4 wykorzystują w pełni. Zmniejszenie liczby kabli. Port Selector podłączenie dwóch różnych portów do tego samego urządzenia w celu redundancji ścieżki RS232 RS232 (Recommended Standard) opisuje sposób podłączenia urządzeń końcowych DTE (Data Terminal Equipment) i urządzeń komunikacyjnych DCE (Data Communication Equipment) Standard określa nazwy styków łącza (wtyczki typu COM), przypisane im sygnały oraz specyfikę elektryczną. 20

21 RS 232 jest to magistrala komunikacyjna do szeregowej transmisji danych na odległość <15 m z szybkością do 20kbps akutalnie do ok. 115kbps, a specyficzne implementacje wewnętrzne do 230,4 kbps W architekturze PC zostały przewidziane 4 porty COM Zakres napięcia: Dla 1 logicznej: -3V do -15V Dla 0 logicznego: 3V do 15V RS 232 Sygnały przesyłu danych: RxD odbiór danych (DCE->DTE) TxD nadawanie danych (DCE<-DTE) Sygnały informujące o gotowości: DTR Data Terminal Ready DSR Data Set Ready Kontrola przepływu danych na poziomie sprzętu: RTS Request To Send Data żądanie wysłania CTS Clear To Send Data gotowość do wysłania Sygnały do sterowania modemami: DCD Data Carrier Detect sygnał wykrycia nośnej RING Ring Indicator wskaźnik dzwonka Masa: GND RS232 Protokoły Transmisji Tryb Asynchroniczny Każdy bajt jest przesyłany niezależnie, poprzedzony bitem START. Dalej transmisja bitów 0-7, opcjonalnie bity parzystości, koniec bit STOP Bity parzystości: Liczba 1 w i-tym bicie jest parzysta (Even Parity) lub nieparzysta (Odd Parity) Lub i-ty bit ma określoną wartość (Stick Parity) Czas trwania bitu określony jest przez stronę wysyłającą, wykrywanie narastającego zbocza i próbkowanie w połowie długości Wykrywanie błędów: fałszywy start wykrycie 1 w połowie bitu START błąd ramki wykrycie 0 w pół odstępu czasu po rozpoczęciu bitu STOP RS 232 Protokoły Transmisji Tryb Synchroniczny DCE podaje sygnał TxC i RxC DTE pobiera (TxD) lub wysyła odpowiednie bity (RxD) Rozdzielenie granicy bajtów poprzedzone sekwencją synchronizacyjną SYN Pakiet danych rozpoczyna się od SOH natychmiast po SYN Struktura danych określa ich przeznaczenie: tzn. dane do wyświetlenia, dane do wydrukowania, sterowanie terminalem w raz z miejscem ich końca Opcjonalnie możliwość sprawdzenia poprawności danych: CRC lub różnica symetryczna bajtóws Ze względu na synchroniczność transmisji przesyłanie danych w postaci pakietów RS 232-D RS 232 Rodzaje złącza: 9 i 25 PIN USB 21

22 Universal Serial Bus uniwersalna magistrala szeregowa Funkcjonalność pozwalająca zastąpić porty równoległe i szeregowe Zasada działania Plug n Play. Podłączone urządzenia tworzą sieć, nie zależnie od szybkości działania każdego z nich topologia drzewiasta Mechanizm automatycznego przydziału adresów w przeciwieństwie np. do SCSI brak konieczności ingerencji użytkownika Max. 127 urządzeń jednak ze wzg. na pobór mocy mniej Magistrala wymaga jednego kontrolera magistrali (rolę pełni host). Brak możliwości połączenia dwóch komputerów, chyba że ze specjalnym układem. Dwie wersje: V1 1,5 Mbps i 12 Mbps V2 480 Mbps. Formaty gniazd i styków pozostają jak V1. Możliwość łączenia starych i nowych elementów architektury. Urządzenie Translation Transaction realizuje konwersję z V1 na V2 USB Po podłączeniu automatyczne nadanie adresu urządzeniu przez kontroler w strukturze drzewiastej Adres: 4 bity głównego adresu (ADDR) + 4 bity podadresu (ENDP) do identyfikacji np. części obrazowej, części głosowej, etc Każde urządzenie w trakcie wykrywania informuje kontroler o wymaganej przepływności i rodzaju danych Każde urządzenie identyfikowane sprzętowo za pomocą 5 bajtowego kodu Na poziomie aplikacji komunikacja po przez kanały wirtualne (Pipes) udostępniane przez kontroler Ścieżka 0 (Control Pipe) wykorzystywane do identyfikacji i konfiguracji urządzenia Dostęp do magistrali zarządzany przez kontroler (możliwość ignorowania żądania) USB rodzaje transmisji danych Podstawowy tryb asynchroniczny tworzony dla danych o charakterze masowym (bulk). Brak gwarancji pasma, ani czasu transmisji zależne od chwilowej aktywności magistrali. Zastosowanie do pamięci masowych. Tryb synchroniczny. Przesyłanie porcji danych z określoną częstotliwością. Kontroler rezerwuje wycinek pasma w określonych odcinakach czasu w celu zagwarantowania wymagań. Np. mikrofon, kamer. Tryb ze względu na czas przesłania informacji (Interrupt Transfer). Przesyłanie pojedynczych bajtów w trybie ekspresowym. Np. myszka, Tryb sterujący (Control Transfer) konfiguracja nowo podłączonych urządzeń USB Transmisja realizowana na dwóch przewodach D- i D+ Wtyki i złącza FireWire Łącze szeregowe umożliwiające szybką transmisję Standardy transmisji: 100, 200, 400 Mbps przy długości kabla 4,5m Znacznie szybszy i stabilniejszy niż USB2.0 Transmisja realizowana przy pomocy dwóch par (TPA+/TPA- oraz TPB+/TPB-) Interfejs posiada linię zasilającą Najnowszy standard przewiduje wykorzystanie połączeń optycznych do 3,5Gbps 22

23 Nie wymaga użycia komputera, czyli kontrolera magistrali. Urządzenia są równouprawnione Problem w kwestii opłat licencyjnych na rzecz Apple (0,25 USD za każde urządzenie) Brak popularności ze względu na brak implementacji w chipsetach Intel a. Producent płyty musi dodatkowo integrować układ FW Złącza FW Pozostałe interfejsy Sieciowe: Ethernet Bezprzewodowe sieciowe: Wi-Fi, WiMax Bezprzewodowe: IRDA, Bluetooth Do zastosowań graficznych: DVI (Digital Visual Interface) Mikroprocesor CPU Central Processing Unit Realizuje instrukcje wykonywania programu Cechy odróżniające procesory pomiędzy sobą: Architektura RISC architektura procesora o uproszczonej liście rozkazów. Umożliwia stosowanie wysokich częst. taktowania. CISC architektura wykorzystująca złożoną listę rozkazów Liczba bitów przetwarzania w jednym takcie Częstotliwość taktowania [MHz] Budowa mikroprocesora Składowe mikroprocesora: Jednostka arytmetyczno-logiczna (ALU) odpowiedzialna za wykonywania obliczeń, których wyniki końcowe i pośrednie przechowywane są w rejestrach Układ sterownika pobiera rozkazy z pamięci i je dekoduje Bloki rejestrów Rodzaje rejestrów: Danych przechowywanie argumentów i wyników operacji arytmetyczno-logicznych Adresowe przechowywanie adresów do operacji arytmetycznych na adresach Ogólne mogą pełnić funkcję rej. danych jak i adresowych Specjalizowane pełnią ściśle określoną funkcję np.. akumulator, wskaźnik stosu Stanu, znaczników Licznik programu przechowuje adres bieżącej instrukcji do wykonania Zmiennopozycyjne przechowują liczby w formacie zmiennopozycyjnym Wektorowe przechowują wektor Segmentowe wykorzystywane przy implementacji segmentowego modelu pamięci Rodzaje architektur ze względu na rodzaj rejestrów Architektura bezrejestrowa przechowywane są wyłączenie adresy. Wymagany jest bezpośredni dostęp do pamięci Podstawowy zestaw rejestrów: akumulator, wskaźnik stosu, licznik programu, rejestr adresowy. W trakcie obliczeń jeden argument jest w pamięci, a drugi jest zapamiętywany wraz z wynikiem. (architektura IAS-Princeton Institute of Advanced Studies zaproponowana przez von Neumana) Architektura z podstawowym zestawem rejestrów specjalizowanych. Przykład: 23

24 architektura 16 bitowa x86 Mały zestaw rejestrów uniwersalnych, które mogą pełnić dowolną funkcję Duży zestaw rejestrów uniwersalnych. Np. architektura Cray X1E Architektura z buforem wierzchołka stosu umożliwiająca przechowanie kilku ramek stosu w rejestrze bez konieczności odwoływania się do pamięci Kod maszynowy i asembler Kod maszynowy - binarny sposób opisu rozkazów procesora charakterystyczny dla konkretnego typu procesora Asembler jest to nakładka, język umożliwiający niskopoziomowe programowanie. Jedna instrukcja odpowiada jednemu rozkazowi. Asembler jest specyficzny dla danej architektury. Lista instrukcji Typy instrukcji Systemowe - uprzywilejowane Aplikacyjne mogą być wykonywane zawsze Instrukcje aplikacyjne Instrukcje przesyłania danych Instrukcje arytmetyczne Operacje bitowe Operacje na napisach Instrukcje sterujące wykonaniem programu: instrukcje skoku, warunkowego przypisania, warunkowego wykonania operacji (if-else) Realizacja instrukcji warunkowych Model ze znacznikami: operacja warunkowa realizowana dwufazowo: modyfikacja znacznika/znaczników jednobitowego oraz skok warunkowy w zależności od wartości znaczników Model bez znaczników: Instrukcja sprawdza warunek i wykonuje skok. Model popularny w arch. RISC Z predykatami: Predykat uogólniony znacznik umożliwiający przechowywanie wartości logicznej wcześniej obliczonego warunku. Instrukcje określają numer predykatu. Model w arch. IA-64 Sposoby realizacja operacji arytmetycznych dwuargumentowych Argument źródłowy jest jednocześnie argumentem wynikowym: add r1, r2 r1:=r1+r2 lub r2:=r1+r2 Argument wynikowy różny od argumentów początkowych: add r1, r2, r3 r1:=r2+r3 lub r3:=r1+r2 Typy adresowania Adresowanie to sposób sięgania po dane do rozkazów Konstrukcja programu zależna od sposobu umieszczania argumentów w pamięci Adres komórki, gdzie jest zawarty kod rozkazu przechowywany jest w liczniku rozkazów Tryb adresowania określa miejsce, gdzie jest umieszczony adres argumentu lub sposób w jaki jest obliczany Adresowanie poprzez rejestr Najprostszy typ adresowania Argumentami rozkazu są dwa rejestry. Kopiowanie jednego rejestru do drugiego 24