Przetworniki Analogowo-Cyfrowe i Cyfrowo-Analogowe Laboratorium Techniki Cyfrowej Ernest Jamro, Katedra Elektroniki, AGH, Kraków,

Transkrypt

1 Przetworniki Analogowo-Cyfrowe i Cyfrowo-Analogowe Laboratorium Techniki Cyfrowej Ernest Jamro, Katedra Elektroniki, AGH, Kraków, --6. Przetwornik z rezystorami wagowymi lub drabinką R-R. Podłączyć układ z przetwornikiem cyfrowo-analogowym do płyty z układem Spartan 3 zgodnie z poniŝszym rysunkiem. Rys.. Sposób podłączenia przetworników z płytą z układem Spartan 3... Kwantyzacja Podłącz wyjścia przetwornika z oscyloskopem oraz zaprogramuj układ FPGA Spartan plikiem dac.bit (ściągnij materiały plik nazwie lab_ac_ca.zip i rozpakuj go). Konfiguracja ta wymusza na wyjściu przetwornika C/A sygnał piłokształtny lub sinusoidalny o częstotliwości około Hz i róŝnej rozdzielczości bitowej na kanale A i o stałej rozdzielczości bitowej 7-bitów na kanale B. RóŜne parametry są wymuszany poprzez ustawienie przełączników SW7 oraz SW-SW. SW7= przebieg piłokształtny SW7= przebieg sinusoidalny SW[:] = przetwornik bitowy SW[:]= przetwornik bitowy... SW[:]=7 przetwornik 7 bitowy. Zaobserwuj przebiegi na oscyloskopie dla róŝnych stanów przełączników. Przerysuj wybrane dwa przebiegi. Jaka jest wartość kwantu dla róŝnych rozdzielczości bitowych? Bit Waga LSB Wzór na wagę LSB:... Głównym źródłem zniekształceń jest kwantyzacja. Dla jakiej rozdzielczości bitowej zniekształcenia są niewidoczne (jaka jest dokładność bitowa oscyloskopu)? Ustaw przebieg sinusoidalny oraz rozdzielczość 3-bitową. Następnie na oscyloskopie ustaw wyświetlanie danych w formacie FFT: częstotliwość-(oś X) amplituda (oś Y). Aby tego

2 dokonać naleŝy wybrać MENU MATH a następnie wybrać Operation: FFT. Wybierz rozdzielczość X: 5Hz. Oszacuj jaka jest odległość na osi Y (w db) pomiędzy prąŝkiem Hz a następnym prąŝkiem. Następnie zwiększ rozdzielczość bitową przetwornika na 4- bity i 5 bity i oszacuj powtórnie odległość pomiędzy prąŝkiem Hz i następnym prąŝkiem. W sprawozdaniu wyjaśnij otrzymane dane z teorią. Uwaga: poprawne liczenie współczynnika SNR (sygnału do szumu) wymaga odpowiedniego sumowania wszystkich prąŝków róŝnych od Hz, jednak dla celów szacunkowych wystarczy wybrać największy z tych prąŝków. Podczas pomiarów pominąć składową stałą. Bit SNR Wzór na SNR:..... Błędy A) Zaprogramuj układ Spartan plikiem daca.bit, który generuje przebieg piłokształtny. Zaobserwuj przebiegi dla róŝnych ustawień przełączników SW7 i SW6. Na kanale B znajduje się przebieg odniesienia (idealny) dlatego aby łatwiej było zaobserwować róŝnice ustawień naleŝy synchronizować przebieg (ang. trigger) względem kanału B. Odpowiedz uzasadnij w sprawozdaniu. SW[7:6] Opis błędu 3 B) Podobnie zadanie wykonaj dla konfiguracji dacb.bit. Podaj z jakimi rodzajami błędu mamy do czynienia dla czterech róŝnych kombinacji przełączników SW7:SW6. Oszacuj zgrubnie wartość błędu na podstawie otrzymanego przebiegu. SW[7:6] Opis błędu 3 C) Zaprogramuj układ Spartan plikiem dacc.bit. Działa on podobnie jak plik dac.bit czyli na SW[:] ustawiamy rozdzielczość bitową przetwornika a na SW[7] rodziaj generowanej fali (piła/sin). Podstawowa róŝnica w porównaniu z dac.bit polega na tym, Ŝe jest moŝliwość ustawienia częstotliwości generowanego przebiegu za pomocą przełączników SW6:SW3. I tak dla kanału A: SW[6:3]=, częstotliwość 5MHz/8 4kHz SW[6:3]=, częstotliwość 5MHz/56 khz

3 SW[6:3]=, częstotliwość 5MHz/5 khz SW[6:3]= 3, częstotliwość 5MHz/4 5kHz SW[6:3]= 4, częstotliwość 5MHz/48 5kHz SW[6:3]= 5, częstotliwość 5MHz/.5kHz... SW[6:3]= 5, częstotliwość 5MHz/(8* 5 ) 6 Hz Dla kanału B częstotliwość jest 4 razy mniejsza (umoŝliwia to łatwiejsze porównanie dwóch przebiegów dla róŝnych częstotliwości) niŝ dla kanału A. Zaobserwuj przebiegi dla róŝnych ustawień przełączników. Spróbuj oszacować częstotliwość graniczną 3dB przetwornika. Aby tego dokonać zaobserwuj wartość międzyszczytową przebiegu sinusoidalnego V dla małej częstotliwości oraz wartość międzyszczytową V i częstotliwość f, dla której V V /. Przy obliczaniu częstotliwości granicznej f g zakładamy Ŝe mamy do czynienia z filtrem pierwszego rzędu (czyli zwykłym filtrem dolnoprzepustowym jωc f RC), czyli V = V, w wyniku przekształceń otrzymujemy Ŝe f g =. Na R + V jωc V podstawie otrzymanej częstotliwości granicznej f g oblicz stałą czasową τ układu całkującego RC. V V f f g τ ZauwaŜ, Ŝe wyjście przetwornika C/A jest zazwyczaj filtrowane aby wyeliminować efekt kwantyzacji. Dlatego zaobserwuj przebiegi wyjściowe dla róŝnych rozdzielczości bitowych i częstotliwości dla których widoczne jest działanie (pasoŝytniczego, niemniej w tym wypadku poŝądanego) filtru dolnoprzepustowego. Na podstawie otrzymanych przebiegów na oscyloskopie oszacuj czas ustalania przetwornika dla rozdzielczości bitowej równej i 4. Czas ustalania przetwornika definiuje się jako najgorszy czas (największa zmiana sygnału) po którym na wyjściu napięcie ustali się z dokładnością nie gorszą niŝ.5 LSB. Dlatego aby tego dokonać naleŝy wybrać przebieg piłokształtny o odpowiedniej częstotliwości, takiej aby pomiar był najlepszy do wykonania. NaleŜy obserwować zbocze opadające tego przebiegu (najgorszy przypadek) i zmierzyć czas od momentu rozpoczęcia opadania do osiągnięcia dokładności większej niŝ.5 LSB. Podobny pomiar wykonać dla rozdzielczości 4 bitowej. W sprawozdaniu spróbuj powiązać częstotliwość graniczną i czas ustalania. t sbit (pomiar) t s4bit (pomiar) t s_nbit (τ, N) wzór t sbit (ze wzoru) t s4bit (ze wzoru) Czy moŝliwy jest łatwy pomiar tego parametru dla rozdzielczości 7-bitowej? Dlatego bardzo często czas ustalania definiuje się z dokładnością np. % pełnego zakresu zamiast.5lsb.. Przetwornik C/A Sigma-Delta oraz Pulse Width Modulator (PWM)

4 Zaprogramuj układ Spartan plikiem pwm.bit. Na kanale A jest przedstawiony wynik dla przetwornika sigma-delta natomiast na kanale B dla przetwornika PWM. Przełączniki pełnią następujące funkcje: SW[3:] wejście cyfrowe przetwornika DAC, (uwaga: stan = powoduje wymuszenie piłokształtnego napięcia wejściowego). SW[7:4] częstotliwość próbkowania: SW[7:4]=: 5MHz; =: 5MHz; =:.5MHz; =3: 6.5Mhz;...; =5: 3kHz Dla SW[7:4]= (czyli częstotliwości próbkowania około 3kHz) zaobserwuj przebiegi na wyjściu dla róŝnych stanów przełączników SW[3:] czyli dla róŝnej zadanej cyfrowo wartość wejściowa przetwornika C/A (przetwornik czterobitowy). Wyzwalanie oscyloskopu ma być kanałem B (PWM). Porównaj przebiegi otrzymane dla PWM i Sigma-delta dla wartości wejściowej (SW[3:]) równej:,, 3, 4, 8, 4. Przerysuj wybrany przebieg dla PWM i sigmadelta. W skrócie opisz róŝnice pomiędzy tymi przebiegami. Zwiększ częstotliwość próbkowania do np.: SW[7:4]= (czyli 6.5MHz) i zaobserwuj przebiegi najlepiej dla cyfrowej wartości wejściowej SW[3:]=. Dla tej częstotliwości próbkowania widoczne staje się poŝyteczne działanie pasoŝytniczego filtru dolnoprzepustowego. Zgrubnie określ wartość średnią i międzyszczytową otrzymanych przebiegów. Uzasadnij otrzymane przebiegi. Zmień ustawienie przełączników SW[3:] na, w tym wypadku zamiast zadawać stałe napięcie wejściowe za pomocą przełączników SW[3:], jest ono wewnętrzne generowane wewnątrz układu FPGA w postaci przebiegu piłokształtnego. Aby uzyskać lepszą synchronizację wyzwalaj oscyloskop z kanału A (sigma-delta) i uŝyć zbocza opadającego. Zaobserwuj przebiegi. Uzasadnij róŝny otrzymany wynik. Warto podkreślić, Ŝe zarówno rozdzielczość przetwornika jak i nadpróbkowanie jest stosunkowo niskie, w rzeczywistych układach przebiegi są bliskie idealnemu. Aby upewnić się Ŝe otrzymane przebiegi są w rzeczywistości uśrednionym stanem wypełnienia, zmniejsz częstotliwość próbkowania tak aŝ otrzymasz wyjścia w postaci i (np. SW[7:4]= ). Ustaw podstawę czasu oscyloskopu tak aby zaobserwować 6 pełnych przebiegów PWM. W pomiarze wystąpią problemy z synchronizowaniem przebiegów dlatego obserwuj przebiegi jednorazowe (przycisk run/stop na oscyloskopie). Po zatrzymaniu pomiaru moŝna zmienić podstawę czasu tak aby powiększyć wybrane fragmenty przebiegu.

5 3.. Zadania projektowe POPRAWNE ZAKOŃCZENIE WSZYSTKICH POPRZEDNICH PUNKTÓW WRAZ Z UZASADNIENIAMI GWARANTUJE OCENY 3.5. JEST ONO RÓWNIEś WYMAGANE DO OSIAGNIECIA WYśSZEJ OCENY. Aby uzyskać wyŝszą ocenę (NIC NIE RYZYKUJĄC) moŝna przystąpić do następnych punktów, które wybiera prowadzący podobnie jak to było na poprzednich zajęciach. W projekcie moŝna stosować wszystkie dostępne elementy biblioteczne, np. liczniki, sumatory. Ocena 4. ) zaprojektuj dekoder cyfrowy uŝywany w przetworniku Flash 3-bitowym. Wyjścia komparatorów są reprezentowane poprzez stan przełączników SW, wyjście dekodera odpowiada wyjściu przetwornika Flash (3 diody LED). ) Zaprojektuj przetwornik C/A typu PWM. Dana wejściowa jest podawana za pomocą przełączników, sygnał wyjściowy jest podawany na końcówkę M6 układu Spartan. Stan tej końcówki moŝe być oglądany na oscyloskopie tak jak w przypadku konfiguracji pwm.bit. 3) Przy uŝyciu przetwornika C/A z rezystorami wagowymi lub drabinką R-R wygenerować jeden z poniŝszych przebiegów: a) piłokształtny, b) trójkątny, c) prostokątny, Ocena 5. 4) Zaprojektuj przetwornik C/A typu Sigma-Delta rozdzielczość bitowa ustalona przez prowadzącego, wartość wejściowa podawana za pomocą przełączników SW. 5) UŜywając pamięci Look-Up Table z odpowiednio zaprogramowaną funkcją sin(t) (dostępny moduł rom_sin.vhd) zbudować układ generujący przebieg sinusoidalny uŝywając przetwornika C/A z drabinką R-R (tylko symulacja).