Programowany układ czasowy APSC

Podobne dokumenty
Programowany układ czasowy

Układy czasowo-licznikowe w systemach mikroprocesorowych

Ćw. 7: Układy sekwencyjne

Układy czasowo-licznikowe w systemach mikroprocesorowych

ĆWICZENIE 7. Wprowadzenie do funkcji specjalnych sterownika LOGO!

Mikroprocesory i Mikrosterowniki Liczniki Timer Counter T/C0, T/C1, T/C2

Układy sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania).

STEROWANIE MASZYN I URZĄDZEŃ I. Laboratorium. 4. Przekaźniki czasowe

Uproszczony schemat blokowy zespołu 8-bitowego timera przedstawiono na rys.1

Standardowe bloki funkcjonalne

W przypadku spostrzeżenia błędu proszę o przesłanie informacji na adres

Temat: Projektowanie i badanie liczników synchronicznych i asynchronicznych. Wstęp:

Podstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak Wersja

Podstawowe elementy układów cyfrowych układy sekwencyjne. Rafał Walkowiak

Elementy struktur cyfrowych. Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych.

Podstawy działania układów cyfrowych...2 Systemy liczbowe...2 Kodowanie informacji...3 Informacja cyfrowa...4 Bramki logiczne...

Elementy struktur cyfrowych. Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych.

Systemy wbudowane. Uniwersytet Łódzki Wydział Fizyki i Informatyki Stosowanej. Witold Kozłowski

LABORATORIUM. TIMERY w mikrokontrolerach Atmega16-32

Proste układy sekwencyjne

Aby w pełni przetestować układ o trzech wejściach IN_0, IN_1 i IN_2 chcemy wygenerować wszystkie możliwe kombinacje sygnałów wejściowych.

Instrukcja pomocnicza TELMATIK do licznika / timera H8DA

Plan wykładu. Architektura systemów komputerowych. Cezary Bolek

LABORATORIUM. TIMERY w mikrokontrolerach Atmega16-32

Sterowniki programowalne

Wbudowane układy peryferyjne cz. 2 Wykład 8

Sławomir Kulesza. Projektowanie automatów synchronicznych

Hardware mikrokontrolera X51

Elementy struktur cyfrowych. Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych.

Wstęp do Techniki Cyfrowej... Synchroniczne układy sekwencyjne

Cyfrowe układy sekwencyjne. 5 grudnia 2013 Wojciech Kucewicz 2

Przerzutniki. Układy logiczne sekwencyjne odpowiedź zależy od stanu układu przed pobudzeniem

Układy sekwencyjne. 1. Czas trwania: 6h

PROGRAMOWANIE Z LICZNIKIEM CYKLI

3.2. Zegar/kalendarz z pamięcią statyczną RAM 256 x 8

UKŁADY SEKWENCYJNE Opracował: Andrzej Nowak

Układy czasowo/licznikowe Współpraca sterownika PLC ze środowiskiem symulatora procesów PLC SIM 2

4. UKŁADY FUNKCJONALNE TECHNIKI CYFROWEJ

Sławomir Kulesza. Projektowanie automatów asynchronicznych

Mikrokontroler ATmega32. System przerwań Porty wejścia-wyjścia Układy czasowo-licznikowe

Implementacja algorytmu szyfrującego

Część 3. Układy sekwencyjne. Układy sekwencyjne i układy iteracyjne - grafy stanów TCiM Wydział EAIiIB Katedra EiASPE 1

ARCHITEKTURA PROCESORA,

1. Poznanie właściwości i zasady działania rejestrów przesuwnych. 2. Poznanie właściwości i zasady działania liczników pierścieniowych.

Enkodery czujniki cyfrowe

Systemy Czasu Rzeczywistego FPGA

Szkoła programisty PLC : sterowniki przemysłowe / Gilewski Tomasz. Gliwice, cop Spis treści

1.2 Schemat blokowy oraz opis sygnałów wejściowych i wyjściowych

Ćw. 9 Przerzutniki. 1. Cel ćwiczenia. 2. Wymagane informacje. 3. Wprowadzenie teoretyczne PODSTAWY ELEKTRONIKI MSIB

Programowanie mikrokontrolerów 2.0

PC 3 PC^ TIMER IN RESET PC5 TIMER OUT. c 3. L 5 c.* Cl* 10/H CE RO WR ALE ADO AD1 AD2 AD3 AD4 A05 A06 LTJ CO H 17 AD7 U C-"

1.Wprowadzenie do projektowania układów sekwencyjnych synchronicznych

Projektowanie Scalonych Systemów Wbudowanych VERILOG

UKŁADY CZASOWE PROGRAMOWANIE Z LICZNIKIEM CYKLI FALA PROSTOKĄTNA

Enkoder magnetyczny AS5040.

Magistrala JTAG (metoda testowania / programowania)

RZECZPOSPOLITA OPIS PATENTOWY POLSKA PATENTU TYMCZASOWEGO

Układy cyfrowe w Verilog HDL. Elementy języka z przykładami. wersja: cz.3

Struktury specjalizowane wykorzystywane w mikrokontrolerach

SPIS TREŚCI: 1. Podział funkcji o działaniu szybkim (High-Speed Functions) Instrukcje przerwań programowych... 2

LEKCJA. TEMAT: Funktory logiczne.

UKŁADY CYFROWE. Układ kombinacyjny

Państwowa Wyższa Szkoła Zawodowa

Ćwiczenie D2 Przerzutniki. Wydział Fizyki UW

Podstawy Elektroniki dla Elektrotechniki. Liczniki synchroniczne na przerzutnikach typu D

Badanie właściwości skramblera samosynchronizującego

Podstawy programowania PLC w języku drabinkowym - ćwiczenie 5

Układy kombinacyjne - przypomnienie

WEJŚCIE W TRYB PROGRAMOWANIA

Elementy oprogramowania sterowników. Instrukcje podstawowe, funkcje logiczne, układy czasowe i liczenia, znaczniki

LABORATORIUM ELEKTRONIKI I TEORII OBWODÓW

Licznik rewersyjny MD100 rev. 2.48

Dodatek D. Układ współpracy z klawiaturą i wyświetlaczem 8279

SPIS TREŚCI: 1. Podział funkcji o działaniu szybkim... 2 str. 2. Instrukcje przerwań programowych... 2 str.

Ćwiczenie 27C. Techniki mikroprocesorowe Badania laboratoryjne wybranych układów synchronicznych

Ćwiczenie 7 Matryca RGB

(przykład uogólniony)

Charakterystyka mikrokontrolerów. Przygotowali: Łukasz Glapiński, Mateusz Kocur, Adam Kokot,

LABORATORIUM INTELIGENTNYCH SYSTEMÓW ELEKTRYCZNYCH

Cel. Poznanie zasady działania i budowy liczników zliczających ustaloną liczbę impulsów. Poznanie kodów BCD, 8421 i Rys. 9.1.

ćw. Symulacja układów cyfrowych Data wykonania: Data oddania: Program SPICE - Symulacja działania układów liczników 7490 i 7493

Automat skończony FSM Finite State Machine

Odbiór i dekodowanie znaków ASCII za pomocą makiety cyfrowej. Znaki wysyłane przez komputer za pośrednictwem łącza RS-232.

Modulatory PWM CELE ĆWICZEŃ PODSTAWY TEORETYCZNE

Odczyt zegara ze sterownika do panelu serii TIU z możliwością korekty ustawień zegara w sterowniku

Wbudowane układy komunikacyjne cz. 1 Wykład 10

Elektroniczny sejf hotelowy

Układy sekwencyjne przerzutniki 2/18. Przerzutnikiem nazywamy elementarny układ sekwencyjny, wyposaŝony w n wejść informacyjnych (x 1.

CYFROWE BLOKI FUNKCJONALNE

KATEDRA ELEKTRONIKI AGH WYDZIAŁ EAIIE. Dydaktyczny model 4-bitowego przetwornika C/A z siecią rezystorów o wartościach wagowych

Podstawowe moduły układów cyfrowych układy sekwencyjne cz.2 Projektowanie automatów. Rafał Walkowiak Wersja /2015

LABORATORIUM ENERGOOSZCZĘDNEGO BUDYNKU

Przerwania w architekturze mikrokontrolera X51

Wstęp do Techniki Cyfrowej... Teoria automatów i układy sekwencyjne

Układy asynchroniczne

dwójkę liczącą Licznikiem Podział liczników:

Podział układów cyfrowych. rkijanka

Przetworniki analogowo-cyfrowe (A/C)

Układy czasowe / liczniki (timers/counters)

(57) Tester dynamiczny współpracujący z jednej strony (13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1. (54) Tester dynamiczny

Transkrypt:

Programowany układ czasowy APSC Ośmiobitowy układ czasowy pracujący w trzech trybach. Wybór trybu realizowany jest przez wartość ładowaną do wewnętrznego rejestru zwanego słowem sterującym. Rejestr ten jest trzybitowy: Rejestr Słowa Sterującego Licznik MSB 7 MSB 2 Enable LSB 1 0 2-bitowy kod trybu pracy MSB 0 Zatrzask MSB 7 MSB 0 Enable jeśli jest 1 to układ jest uruchamiany

Układ czasowy - wymagania APSC 2-bitowy kod trybu pracy ryb 00 one-shot. Do układu jest wpisywana 8-bitowa wartość. astępnie rejestr słowa sterującego jest ładowany wartością 100 i układ zaczyna zliczać w górę na każdym narastającym zboczu zegara. Kiedy zostanie osiągnięta wartość FF na wyjściu układu generowany jest jeden impuls o szerokości impulsów zegarowych. Bit Enable jest ustawiany na 0 i kończy się praca układu. Powtórzenie cyklu wymaga wpisania 1 do najbardziej znaczącego bitu rejestru słowa sterującego. ryb 01 generator impulsów. Do układu jest wpisywana 8-bitowa wartość. astępnie rejestr słowa sterującego jest ładowany wartością 101 i układ zaczyna zliczać w górę na każdym narastającym zboczu zegara. Kiedy zostanie osiągnięta wartość FF na wyjściu układu generowany jest jeden impuls o szerokości impulsów zegarowych. Wartość bitu Enable nie jest zmieniana i cykl pracy układu jest ponownie rozpoczynany. Zatrzymanie pracy układu wymaga wpisania 0 do najbardziej znaczącego bitu rejestru słowa sterującego lub podania stanu wysokiego na wejście ceb.

Układ czasowy wymagania c.d. APSC ryb 10 generator przebiegu o wypełnieniu 50%. Do układu jest wpisywana 8-bitowa wartość. astępnie rejestr słowa sterującego jest ładowany wartością 110 Układ zaczyna zliczać w dół na każdym narastającym zboczu zegara. Kiedy zostanie osiągnięta połowa wartości początkowej na wyjściu układu generowany jest stan wysoki 1. Dekrementacja licznika odbywa się dalej a w momencie osiągnięcia wartości 00. Wartość bitu Enable nie jest zmieniana i cykl pracy układu jest ponownie rozpoczynany. Zatrzymanie pracy układu wymaga wpisania 0 do najbardziej znaczącego bitu rejestru słowa sterującego lub podania stanu wysokiego na wejście ceb. W trybie 10 wyjście układu zmienia więc swoją wartość zawsze gdy licznik osiągnie połowę swojej początkowej wartości formując w ten sposób falę prostokątną. ryb 11 nie używany

Sygnały układu czasowego APSC Sygnał reset ceb write load data_in[7:0] data_out clk Wej/Wyj input input input input input output input Końcówka umożliwiająca sprowadzenie układu do stanu początkowego Enable układu stanem niskim 0 Stan 1 zezwala na wpisanie do RSS wartości trzech najmniej znaczących bitów magistrali data_in Stan 1 zezwala na wpisanie do zatrzasku 8- bitowej wartości z magistrali data_in. Stanowi to początek procesu zliczania. 8-bitowa magistrala danych Sygnał wyjściowy zegar Opis

Architektura układu czasowego APSC ceb load data_in Z a t r z a s k L i c z n i k D e k o d e r data_out write RSS

Architektura układu czasowego c.d. APSC Bloki funkcjonalne układu: Zatrzask SRR Licznik Dekoder

Diagram ładowania danych APSC SAR ~ceb & write & ~load ~ceb & ~write & load ceb=1 Wpisz dane z data_in[2:0] do RSS Wpisz dane z data_in[7:0] do zatrzasku Kasuj zatrzask i RSS

Diagram kasowania danych APSC SAR arastające zbocze reset flag_counter = 0 counter = 0 flag_half_counter = 0

Diagram trybu 0 APSC SAR zbocze narastające clk cwr[2]=1 A Mode1 cwr[1:0]=00

Diagram trybu 0 c.d. APSC flag_counter=0 counter=ff Przepisz zatrzask do licznika i ustaw flag_counter = 1 counter=counter+1 Ustaw cwr[2]=0 flag_counter=0

Diagram trybu 1 APSC Mode1 Cwr[1:0]=01 Mode2 flag_counter=0 counter=ff Przepisz zatrzask do licznika i ustaw flag_counter = 1 Ustaw flag_counter=0 counter=counter+1 A

Diagram trybu 2 APSC Mode2 cwr[1:0]=10 A flag_counter=0 Przepisz zatrzask do licznika i ustaw flag_counter = 1 counter={0, latch_counter[7:1]} Ustaw half_flag_counter= ~half_flag_counter counter=counter-1 counter=0 Ustaw flag_counter=0 A

Diagram dekodera APSC L i c z n i k RSS counter=ff & cwr[1:0]=00 & flag_counter=1 counter=ff & cwr[1:0]=01 cwr[1:0]=10 & flag_half_counter=1 data_out

Proceduralne przypisanie ciągłe APSC

Automat skończony