0-- Porty wejścia/wyjścia w układach mikroprocesorowych i w mikrokontrolerach Semestr zimowy 0/0, WIEiK-PK Porty wejścia-wyjścia Input/Output ports Podstawowy układ peryferyjny port wejścia-wyjścia do wysyłania i odczytywania sygnałów logicznych na zewnątrz systemu. W systemach zbudowanych na typowych mikroprocesorach, funkcję portów wejścia/wyjścia pełnią specjalizowane układy scalone dołączane do magistrali danych, magistrali adresowej i sterującej. Takim standardowym przykładem jest już stary układ typu, firmy Intel. Podobny układ firmy Motorola, to 0 PIA. W mikrokontrolerach porty I/O stanowią integralną i bardzo ważną cześć układu. Dzięki nim, można w bardzo prosty sposób podłączać dodatkowe układy i elementy do systemu. Pojedyncze końcówki wejścia/wyjścia są zorganizowane w, lub bitowe porty. Linie portów mogą pełnić funkcje alternatywne, mogą być wejściem lub wyjściem innego układu w mikrokontrolerze, np. wejście lub wyjście licznika/czasomierza, wejściem i wyjściem dla portu szeregowego, wejściem dla przetwornika A/C, być wyjściem magistrali adresowej, danych, sterującej. Sygnały cyfrowe są zgodne ze standardem układów typu CMOS/TTL. Semestr zimowy 0/0, WIEiK-PK
0-- Programowalny -bitowy układ wejścia/wyjścia, firmy Intel Przykład zastosowania Wewnętrzny schemat blokowy Wygląd układu scalonego, obudowa DIP-0 Intel (lub i) Programmable Peripheral Interface (PPI) Semestr zimowy 0/0, WIEiK-PK Podstawowe parametry wejścia/wyjścia Port jako wejście: obciążalność, pojemność, impedancja wejściowa, poziomy przełączające stany logiczne, szerokość histerezy wejścia, max. częstotliwość wejściowa, odporność na przepięcia. Port jako wyjście: max. obciążalność wyjścia, max. prąd wypływający i wpływający, poziomy napięcia wyjściowego dla stanu logiczne i 0, max. szybkość narastania sygnału wyjściowego, odporność na przeciążenia i zwarcia do masy i zasilania. równoczesna możliwość odczytu/zapisu pojedynczych linii, stan końcówki w trakcie włączenia zasilania układu i w trakcie aktywnego sygnału zerowania. Semestr zimowy 0/0, WIEiK-PK
0-- Przykład doprowadzenia sygnałów wejściowych do portu wejściowego +V a UB /wejscie D N R 0 b wejscie /wejscie UC R 0 wejscie LS D N LS D.V Wejścia logiczne bez izolacji galwanicznej a wejscie +V ISO 0 R wejscie b /wejscie +V R k 0 R wejscie LS UA R k LS UD ISO Wejścia logiczne z izolacją galwaniczną Semestr zimowy 0/0, WIEiK-PK Przykład podłączenia przycisków i klawiatury do portu wejściowego a P.0 P. S S S S S S0 S S S S S S b P.0 P. P. P. S S S S do w ejścia VCC R 0k S P. S S S S P. P. S S P. P. P. P. P. P. P. S S Pojedynczy styk Konfiguracja klawiatury matrycowej Konfiguracja klawiatury -stykowej Semestr zimowy 0/0, WIEiK-PK
0-- Przykład podłączenia diod LED i wyświetlacza LED do portu wyjściowego Vcc Vcc>+V Led R 0 D LED Led R +V D LED Led Q NPN R k D LED P. R.k R.k Q BC R 0 D LED Sterowanie stanem logicznym 0 Sterowanie stanem logicznym 0 Sterowanie stanem logicznym dla napięcia zasilania > +V i większy prąd wyjściowy Sterowanie stanem logicznym 0, większy prąd wyjściowy P.0 P. P. P. P. P. P. P. x0 0 A B C D E G K W VCC P.0 P. P. P. VCC U A B A C B D C D 0 E LT RBI BI/RBO G 0 A B C D E G K W VCC Pojedynczy wyświetlacz - segmentowych Zespół dwóch wyświetlaczy - segmentowych P. P. P. P. VCC A B A C B D C D 0 E LT RBI BI/RBO G U 0 A B C D E G K W VCC Semestr zimowy 0/0, WIEiK-PK Przykład podłączenia przekaźników do portu wyjściowego Sterowanie przekaźnikiem elektromagnetycznym wymaga dodatkowego obwodu wzmacniającego Sterowanie przekaźnikiem półprzewodnikowym (SSR) na +V, bezpośrednio z mikrokontrolera P.0 D N00 R.k K +V +V MOTOR AC K Q NPN przekaznik D LED R 0 Układ z tranzystorem NPN, włączenie stanem logicznym P.0 P. P. P. P. P. P. P. U I I I I I I I I M ULN0A O O O O O O O O COM 0 +V R 0 przekaźnik D LED ŻARÓWKA Rozwiązanie z specjalizowanym układem scalonym, włączenie stanem logicznym +V J 0V/0Hz Led R +V D LED włączenie stanem logicznym 0 Semestr zimowy 0/0, WIEiK-PK
0 0 0 0 0 0 0-- Przykład podłączenia wyświetlacza LED do portu wyjściowego P. P. P. P. U A B C D 0 0 VCC LS R R R R R R k Q PNP Q PNP Q PNP Q PNP Q PNP Q PNP Wspólna anoda W W W W W W COM COM COM COM COM COM A B C D E G K A B C D E G K A B C D E G K A B C D E G K A B C D E G K A B C D E G K P.0 P. P. P. P. P. P. P. U I I I I I I I I O O O O O O O O x0 COM 0 VCC ULN0A Zespół wyświetlaczy -segmentowych, sterowanie multipleksowe Semestr zimowy 0/0, WIEiK-PK Końcówka portu jako wyjście logiczne +Vcc MCU Prąd wypływający (source current) Ro lub Zo Obciążenie wyjścia +Vcc MCU Ro lub Zo Prąd wpływający (sink current) Obciążenie wyjścia Obciążenie może być typu rezystancyjnego - R, rezystancyjnopojemnościowego RC lub typu RLC np. linia długa. Obciążenie może być podłączone do wyjścia i masy (wtedy prąd wypływa z końcówki) lub do wyjścia i do +zasilania (wtedy prąd wpływa do końcówki). Przy wyborze sposobu podłączenia odbiornika należy sprawdzić jaki jest maksymalny prąd wejściowy i wyjściowy układu. Nie zawsze te dwa parametry mają taką samą wartość (w ma). Semestr zimowy 0/0, WIEiK-PK 0
0-- Końcówka portu jako wejście logiczne +Vcc > +Vcc +Vcc +Vcc +Vcc < +Vcc +Vcc UC MCU UC MCU Uwe Uwe Sygnał wejściowy może pochodzić z innego elementu lub układu, które ma własne zasilanie lub nie. Np. z innego układu cyfrowego lub elementu elektromechanicznego (styk elektryczny). Sygnał wejściowy nie może uszkodzić obwodu wejściowego portu tzn. napięcie wejściowe musi być w zakresie napięcia zasilania wejścia ale wybrane końcówki portów mogą obsługiwać sygnały większe. Np. przy zasilaniu systemu +.V porty są dostosowane do sygnałów z systemu +V (V tolerant) Semestr zimowy 0/0, WIEiK-PK Końcówka portu jako wejście logiczne Rezystor podciągający w górę (pull up resistor) +Vcc +Vcc Rpu klucz MCU klucz MCU Uwe Rpd Uwe Rezystor podciągający w dół (pull down resistor) Przy podłączaniu elementów stykowych (przyciski, styki elektryczne, klawiatura) należy wymusić stan logiczny na wejściu za pomocą rezystora podciągającego w górę (dla stanu ) lub w dół (dla stanu 0). Semestr zimowy 0/0, WIEiK-PK
0-- Podstawowe parametry wejścia/wyjścia pod względem budowy stopnia wejściowego Pod względem budowy stopnia wejściowego można wyróżnić: wejście analogowe, (analog input), wejście logiczne pływające (floating input), wejście logiczne z podciąganiem w górę, (pull-up input), wejście logiczne z podciąganiem w dół (pull-down input), Pod względem budowy stopnia wyjściowego można wyróżnić: wyjście analogowe, (analog output), wyjście logiczne komplementarne (push-pull output), wyjście logiczne typu otwarty dren (Open Drain) z podciąganiem w górę, (OD pull-up output). Semestr zimowy 0/0, WIEiK-PK Rodzaje wyjść otwarty dren Wewnętrzny rezystor podciągający w górę (pull up resistor) +Vcc +Vcc Wewnętrzny lub zewnętrzny rezystor podciągający w górę Rpu Ro Rpu Io Io Ro Klucz N-MOS Klucz N-MOS Układ wyjściowy typu otwarty dren z podciąganiem do Vcc (Open drain output with pull-up resistor) Układ wyjściowy typu otwarty dren z podciąganiem do Vcc, UWAGA - prąd wyjściowy ograniczony przez Rpu Prąd przez tranzystor może płynąć tylko w jednym kierunku, dla wyjścia typu otwarty dren tranzystor jest z kanałem N-MOS, Wewnętrzny rezystor podciągający może mieć różne wartości, np. od 0k do 00k, rozróżnia się tzw. słabe podciąganie (week pull-up) i silne Semestr zimowy 0/0, WIEiK-PK
0-- Rodzaje wyjść push-pull +Vcc +Vcc Klucz P-MOS Ro Klucz P-MOS Io Io Ro Klucz N-MOS Klucz N-MOS Układ wyjściowy typu push-pull z odbiornikiem podłączonym do +Vcc Układ wyjściowy typu push-pull z odbiornikiem podłączonym do masy Wyjście typu push-pull zapewnia szybsze przełączanie, większy prąd wypływający z wyjścia ale należy to sprawdzić w dokumentacji układu, możliwość podłączenia odbiornika do +V i do masy, dla wyjścia typu push-pull jeden tranzystor jest z kanałem N a drugi z kanałem P Semestr zimowy 0/0, WIEiK-PK Parametry wejść/wyjść Maksymalne dopuszczalne parametry pracy układu Semestr zimowy 0/0, WIEiK-PK
0-- Przykładowa struktura wejścia/wyjścia w mikrokontrolerze Semestr zimowy 0/0, WIEiK-PK Przykładowa struktura wejścia w mikrokontrolerze Semestr zimowy 0/0, WIEiK-PK
0-- Przykładowa struktura wejścia z podciąganiem w mikrokontrolerze Semestr zimowy 0/0, WIEiK-PK Przykładowa struktura wyjścia w mikrokontrolerze Semestr zimowy 0/0, WIEiK-PK 0 0
0-- Przykładowa struktura funkcji alternatywnej wejścia/wyjścia w mikrokontrolerze Semestr zimowy 0/0, WIEiK-PK Przykładowa struktura wejścia analogowego w mikrokontrolerze Semestr zimowy 0/0, WIEiK-PK
0-- Porty wejścia/wyjścia w 0 Porty wejścia/wyjścia w 0 są dwukierunkowe, wielofunkcyjne, dla pracy jako wejście należy wpisać do końcówki portu, porty są typu otwarty dren z wewnętrznym podciąganiem, w tracie zerowania stan końcówek przyjmuje uwaga, prąd wypływający dużo mniejszy niż prąd wpływający, obciążenie należy podłączać do +V Semestr zimowy 0/0, WIEiK-PK Porty wejścia/wyjścia w 0 Parametry stałoprądowe końcówek mikrokontrolera 0 Semestr zimowy 0/0, WIEiK-PK
0-- Mikrokontroler typu AVR ATMEGA, firmy Atmel Tabelka do ustawiania trybu pracy portu Parametry DC mikrokontrolera Struktura wewnętrzna portu Obwód wejściowy portu Semestr zimowy 0/0, WIEiK-PK Mikrokontroler typu PIC, firmy Microchip Semestr zimowy 0/0, WIEiK-PK
0-- Mikrokontroler typu PIC, firmy Microchip Semestr zimowy 0/0, WIEiK-PK Mikrokontroler typu PIC, firmy Microchip, konfiguracja portów Semestr zimowy 0/0, WIEiK-PK
0-- Mikrokontroler typu PIC, firmy Microchip Semestr zimowy 0/0, WIEiK-PK Porty wejścia/wyjścia w STMxx Cortex-M Podstawowa struktura portu wejścia/wyjścia Semestr zimowy 0/0, WIEiK-PK 0
0-- Porty wejścia/wyjścia w STM Cortex-M odporność układów zasilanych +.V na sygnały +V Podstawowa struktura portu wejścia/wyjścia dla sygnałów +V Semestr zimowy 0/0, WIEiK-PK