JTAGcable I AVR firmy Atmel. REV 1.0 Emulator w systemie mikrokontrolerów Instrukcja uytkownika Evalu ation Board s for 51, AVR, ST, PIC microcontrollers Sta- rter Kits Embedded Web Serve rs Prototyping Boards Minimodules for microcontrollers, etherdesigning Evaluation Boards net controllers, RFID High Spe- ed In System programmers for AVR, PIC, ST microcontrollers Microprocesor systems, PCB for 51, AVR, ST, PIC microcontrollers Starter Kits Embedded Web Servers Prototyping Boards mi- nimodules for microcontrollers, ethernet controllers, RFID High Speed In Systems programme- rs for AVR, PIC, ST microcontrlollers Microprocesor systems, PCB designing Evaluation Bo- ards for `51, AVR, ST, PIC microcontrollers Starter Kits Embe- dded Web Serwers Prototyping Boards Minimodules for microcontrollercontrollers, ethernet controllers, High Speed In System program- mers for AVR, PIC, ST microco- Microprocesor R Many ideas one solution Systems, PCB Designing Evaluation Boards
Wprowadzenie Dzikujemy Pastwu za zakup naszego emulatora AVR JTAG. Mamy nadziej, e jego due moliwoci pozwol Pastwu w pełni doceni zalety debuggowania oraz programowania w systemie, oferowanych przez mikrokontrolery firmy Atmel. JTAGcable I jest narzdziem umoliwiajcym programowanie, emulowanie w układzie docelowym w czasie rzeczywistym, oraz debuggowanie procesorów rodziny AVR firmy Atmel, wyposaonych w interfejs JTAG. Jest w pełni zgodny z oryginalnym AVR JTAG ICE Atmela. Wraz z programem AVR Studio tworzy nowoczesne i profesjonalne rodowisko do uruchamiania programów napisanych zarówno w jzykach niskiego (asembler) jak i wysokiego (jzyk C) poziomu. JTAG jest czteroprzewodowym interfejsem umoliwiajcym przejcie kontroli nad rdzeniem procesora oraz jego wewntrznymi peryferiami. Moliwoci oferowane przez ten interfejs to m.in.: praca krokowa, praca z pełn szybkoci, pułapki sprztowe oraz programowe, podgld oraz modyfikacja zawartoci rejestrów i pamici danych. Oprócz tego dostpne s funkcje oferowane przez programatory ISP: programowanie i odczyt pamici Flash, EEPROM, fuse i lock bitów. JTAGcable I moe pracowa z mikrokontrolerami zasilanymi napiciem od 1.8 do 6V. Tak szeroki zakres napi pracy uzyskano dziki buforowaniu sygnałów linii JTAG, co dodatkowo zwikszyło odporno układu na zakłócenia. Do zestawu dołczony jest program AVR Studio firmy Atmel, pracujcy w systemie Windows. Szczegółowa instrukcja obsługi emulatora oraz programu AVR Studio znajduje si na stronie firmy Atmel:http://www.atmel.com/dyn/resources/prod_documents/DOC475.PDF yczymy samych sukcesów i duo satysfakcji przy projektowaniu i uruchamianiu nowych urzdze mikroprocesorowych. Cechy Kompatybilny z AVR JTAG ICE Współpracuje z programem Atmel AVR Studio Umoliwia emulowanie i programowanie w systemie procesorów AVR wyposaonych w interfejs JTAG Umoliwia debuggowanie kodu napisanego zarówno w asemblerze, jak i w jzyku C Podłczany do standardowego portu szeregowego RS Moliwo aktualizacji oprogramowania z poziomu AVR Studio Praca w zakresie napi 1.8V 6V Buforowanie magistrali JTAG, umoliwiajce poprawn współprac z systemami zasilanymi szerokim przedziałem napi, oraz zwikszajce odporno na zakłócenia zewntrzne Praca emulatora sygnalizowana jest na wbudowanych trzech diodach LED Standardowe 10-wyprowadzeniowe złcze do układu docelowego w standardzie Atmela Zasilanie programatora z układu docelowego lub z zewntrznego zasilacza Małe wymiary
Obsługiwane układy Poniej znajduje si lista układów wspieranych przez emulator. W miar pojawiania si nowych układów lista ta jest rozszerzana. Aktualna lista dostpna jest zawsze w programie AVRStudio. ATmega18, ATmega18L, AT90CAN18 ATmega64, ATmega64L ATmega, ATmegaL Atmega, AtmegaL Atmega16, Atmega16L ATmega16, ATmega16L, ATmega16V ATmega165, ATmega165V ATmega169, ATmega169L, ATmega169V Opis emulatora Power - Zewntrzne zasilanie programatora RS - Złcze 9 D-SUB eskie do podłczenia z portem szeregowym PC Power LED - Sygnalizacja zasilania emulatora Target Power LED - Sygnalizacja zasilania układu docelowego Data Com LED - Sygnalizacja komunikacji z układem docelowym Jumper - Wybór ródła zasilania. W przypadku zasilania z układu docelowego zworka zamknita JTAG - 10-wyprowadzeniowe złcze JTAG do układu docelowego Złcze JTAG emulatora OPIS WYPROWADZE TCK Test Clock sygnał zegarowy dla układu docelowego TDO Test Data Output sygnał danych dla układu docelowego TMS Test Mode Select sygnał przełczajcy dla układu doc. Zasilanie dla emulatora z układu docelowego TDI Vref Test Data Input sygnał danych z układu docelowego Linia sygnalizujca obecno napicia zasilajcego w układzie docelowym NSRST Wejcie/wyjcie resetu układu docelowego NTRST Nieuywane wyprowadzenie Masa Programatora
Złcze JTAG jest kompatybilne ze standardem 10-wyprowadzeniowym firmy Atmel. Połczenie z układem docelowym Połczenie z układem docelowym powinno by wykonane przy pomocy załczonego 10-yłowego kabla paskowego, zakoczonego standardowymi wtykami IDC z rastrem.54mm. W przypadku korzystania z własnego przewodu naley pamita, e jego długo nie powinna by wiksza ni 0cm. Układ docelowy powinien posiada złcze JTAG o układzie wyprowadze identycznym z złczem JTAG emulatora. Linie magistrali JTAG łczymy z odpowiadajcymi im liniami magistrali JTAG mikrokontrolera, jak pokazano na poniszym rysunku. Vref NSRST NTRST J1 4 6 8 10 JTAG 1 5 7 9 TCK TDO TMS TDI R1 10k 61 60 59 58 57 56 55 54 6 6 64 4 5 6 7 8 9 10 11 1 1 14 15 16 17 1 0 19 18 PF0 (ADC0) PF1 (ADC1) PF (ADC) PF (ADC) PF4 (ADC4 / TCK) PF5 (ADC5 / TMS) PF6 (ADC6 / TDO) PF7 (ADC7 / TDI) AREF A A PE0 (PDI / RXD0) PE1 (PDO / TXD0) PE (AC+ / XCK0) PE (AC- / OCA) PE4 (INT4 / OCB) PE5 (INT5 / OCC) PE6 (INT6 / T) PE7 (INT7 / IC) (AD0) PA0 (AD1) PA1 (AD) PA (AD) PA (AD4) PA4 (AD5) PA5 (AD6) PA6 (AD7) PA7 (ALE) PG (A8) PC0 (A9) PC1 (A10) PC (A11) PC (A1) PC4 (A1) PC5 (A14) PC6 (A15) PC7 (RD) PG1 (WR) PG0 PB0 ( SS ) (INT0 / SCL) PDO PB1 (SCK) (INT1 / SDA) PD1 PB (MOSI) (INT / RXD1) PD PB (MISO) (INT / TXD1) PD PB4 (OC0) (IC1) PD4 PB5 (OC1A) (XCK1) PD5 PB6 (OC1B) (T1) PD6 PB7 (OC / OC1C) (T) PD7 PEN RESET PG4 (TOSC1) PG (TOSC) 5 1 XTAL XTAL1 51 50 49 48 47 46 45 44 4 5 6 7 8 9 40 41 4 4 5 6 7 8 9 0 1 4 5 U1 ATMEGA18 Połczenie z mikrokontrolerem ATmega18 W celu podłczenia emulatora JTAGcable I do układu docelowego ze złczem JTAG w innym standardzie koniecznie jest wykonanie odpowiedniego adaptera. Konwerter poziomów sygnałów JTAG W celu zapewnienia poprawnej pracy emulatora z napiciami układu docelowego rónymi od napicia zasilania emulatora, zastosowano konwertery poziomów sygnałów JTAG. Układy konwersji zostały zaprojektowane do pracy z napiciem układu docelowego od 1.8V do 6V. JTAGcable I moe by zasilany z zewntrznego ródła zasilania lub bezporednio z układu docelowego. Kiedy napicie zasilania pobierane jest z układu docelowego jego warto powinna wynosi od 4.5 do 5.5V. Sygnały pomidzy programatorem a układem docelowym mona podzieli na trzy grupy: wejcia (TDO), wyjcia (TCK, TMS, TDI) oraz wejcia/wyjcia(nsrst). Oprócz regeneracji sygnałów magistrali JTAG, bufory konwerterów poziomów sygnałów ograniczaj prd wejciowy i wyjciowy. Bufory zastosowano dla wszystkich linii sygnałowych emulatora. Implementacja konwertera poziomów sygnałów dla linii wyjciowych pokazana została na poniszym rysunku. 4
From uc 1 R To Target ISP HEADER ZENER Konwerter poziomów napi (wyjcia) Implementacja konwertera poziomów dla linii wejciowej programatora MISO pokazana została na poniszym rysunku. From Target R 10k 1 o uc ISP HEADER ZENER Konwerter poziomów napi (wejcie) Implementacja dwukierunkowego konwertera poziomów jest kombinacj powyszych rozwiza. Zasilanie emulatora Emulator moe by zasilany na dwa sposoby: Poprzez złcze JTAG. W tym przypadku napicie zasilania systemu () powinno zawiera si w przedziale od 4.5 do 5.5V. Zworka powinna by zamknita, do emulatora nie moe by podłczony zewntrzny zasilacz. Prd pobierany przez programator wynosi max. 50mA. Poprzez złcze POWER emulatora. W tym wypadku napicie zasilania systemu powinno zawiera si w przedziale od 1.8 do 6V, zworka wewntrz programatora pozostaje otwarta. Zasilanie programatora powinno odbywa si poprzez wtyk o rednicy bolca.5mm, napicie powinno wynosi odpowiednio 9-15V dla napicia stałego (DC) i 7-1V dla napicia zmiennego (AC). W wypadku zasilania programatora napiciem stałym DC polaryzacja jest nieistotna. 5
Implementacja układu zasilania wewntrz emulatora JTAGcable I została pokazana na poniszym rysunku. POWER JUMPER POWER 1 7805 Level conventer ISP HEADER Układ zasilania emulatora Dane techniczne Wymiary : 55 x 5 x 16 mm Waga : około 0,1 kg Połczenie do PC : Port szeregowy 9-pin D-SUB eskie Prdko komunikacji : max. 11500 bit/s Kabel programujcy : długo 0cm Złcze programujce : 10-wyprowadze IDC 0.1 standard Atmela Czstotliwo zegara JTAG : max 50kHz Napicie układu docelowego : 1.8 6.0V Zasilanie : wymaga zasilania z układu docelowego lub zewntrznie z układu docelowego 4.5 5.5V Is max 50mA. z zewntrznego zasilacza Vpower 9-15 DC; 7-1 AC, Ip max 50mA 1.8 6.0V Is max 5mA Zawarto opakowania Emulator JTAGcable I Przewód zakoczony wtykami IDC10 do połczenia emulatora z układem docelowym Przewód RS- do połczenia emulatora z komputerem PC Płyta CD z dokumentacj i oprogramowaniem Pomoc techniczna W celu uzyskana pomocy technicznej prosimy o kontakt support@propox.com. Prosimy równie o zamieszczenie nastpujcych danych: Czstotliwo taktowania i typ procesora PC Wersja systemu operacyjnego Rodzaj procesora (kompletny numer układu) i czstotliwo oscylatora Szczegółowy opis problemu 6