Minimoduł z układem programowalnym FPGA. fpga02. MMfpga0. Instrukcja Użytkownika REV 1. Many ideas one solution

Transkrypt

1 MMfpga0 fpga0 REV Minimoduł z układem programowalnym FPGA Instrukcja Użytkownika Evalu ation Board s for 5, AVR, ST, PIC microcontrollers Sta- rter Kits Embedded Web Serve rs Prototyping Boards Minimodules for microcontrollers, etherdesigning Evaluation Boards net controllers, RFID High Spe- ed In System programmers for AVR, PIC, ST microcontrollers Microprocesor systems, PCB for 5, AVR, ST, PIC microcontrollers Starter Kits Embedded Web Servers Prototyping Boards mi- nimodules for microcontrollers, ethernet controllers, RFID High Speed In Systems programme- rs for AVR, PIC, ST microcontrlollers Microprocesor systems, PCB designing Evaluation Bo- ards for `5, AVR, ST, PIC microcontrollers Starter Kits Embe- dded Web Serwers Prototyping Boards Minimodules for microcontrollercontrollers, ethernet controllers, High Speed In System program- mers for AVR, PIC, ST microco- Microprocesor R Many ideas one solution Systems, PCB Designing Evaluation Boards

2 Spis Treści WPROWADZENIE... CECHY... BUDOWA MODUŁU... SCHEMAT BLOKOWY... ROZMIESZCZENIE WYPROWADZEŃ... 5 UKŁAD XCS00-VQ00I... 5 ŹRÓDŁO SYGNAŁU ZEGAROWEGO... 6 STABILIZATORY... 6 DIODY LED I PRZYCISK PROG... 6 PROGRAMOWANIE MODUŁU... 7 PŁYTA EWALUACYJNA... 8 PARAMETRY TECHNICZNE POMOC TECHNICZNA GWARANCJA ROZMIESZCZENIE ELEMENTÓW WYMIARY... 9 SCHEMAT...

3 Wprowadzenie MMfpga jest uniwersalnym minimodułem z układem programowalnym FPGA. Układ ten jest dostępny w obudowie TQFP00, która ze względu na zagęszczony układ wyprowadzeń utrudnia stosowanie go w układach prototypowych i amatorskich. My podjęliśmy próbę umieszczenia go na płytce o wymiarach x5 mm z układem wyprowadzeń pasującym do ogólnie dostępnych druków prototypowych. Dodatkowo dodaliśmy niezbędne stabilizatory oraz pamięć konfiguracyjną i generator sygnału zegarowego. Wszystkie sygnałowe końcówki wyprowadzone są przy pomocy dwurzędowych złącz szpilkowych o rastrze 0,. Minimoduł ten nie jest jedynie adapterem, ale kompletną płytą główną dla FPGA. Dzięki zintegrowaniu całości na jednej płytce, zastosowanie modułu może skrócić czas projektowania i ułatwić budowę systemów bazujących na układach FPGA, eliminując konieczność projektowania obwodu drukowanego. Do modułu dostarczone jest przykładowe oprogramowanie. Moduł MMfpga może również znaleźć zastosowanie w pracowniach dydaktycznych uczelni informatycznych i elektronicznych, jak również posłużyć do budowy prac dyplomowych. Cechy Minimoduł MMfpga: Kompletny, gotowy do użycia system oparty na układzie FPGA XCS00 układ z rodziny Spartan-, zawierający 00 tysięcy bramek / 0 komórek logicznych 6 końcówki I/O Pamięć konfiguracyjna XCF0S o pojemności Mbit Wbudowany generator kwarcowy 50MHz Wbudowane stabilizatory.v i.5v Pojedyncze napięcie zasilania modułu.v Diody LED do sygnalizacji pracy Wbudowane złącze JTAG z podłączonym układem FPGA i pamięcią konfiguracyjną x 0 wyprowadzenia z rastrem 0." (.5 mm), pasujące do wszystkich druków prototypowych Małe wymiary: mm x 5mm Dostępna płyta ewaluacyjna i przykładowe oprogramowanie

4 Budowa modułu Schemat blokowy Schemat blokowy minimodułu MMfpga0 przedstawiono na rysunku:.5v &.V Voltage Regulators PWR J TDO XCF0s LED LED XCS00 J J 50MHz gen Rysunek Schemat blokowy minimodułu MMfpga.

5 Rozmieszczenie wyprowadzeń Rysunek Rozmieszczenie wyprowadzeń widok z góry. Szczegółowy opis portów można znaleźć w dokumentacji układów Spartan-. Układ XCS00-VQ00I 00 tysięcy bramek, 0 komórek logicznych 6kb pamięci Block RAM 0kb pamięci Distributed RAM sprzętowych układów mnożących układy Digital Clock Manager 6 piny I/O Interfejs JTAG 5

6 Źródło sygnału zegarowego Moduł posiada wbudowany generator sygnału zegarowego o częstotliwości 50 Mhz, którego sygnał doprowadzony jest do globalnego wejścia zegarowego GCLK0 układu FPGA. U VCC OE OUT HG-50 50MHz R R P8 GCLK0 Rysunek Stabilizatory na module. Drugie globalne wejście zegarowe GCLK podłączone jest do końcówki 6 złącza J i może posłużyć do doprowadzenia dodatkowego, zewnętrznego sygnału zegarowego. Stabilizatory Minimoduł posiada wbudowane stabilizatory.v i.5v o wydajności odpowiednio A i 0.8A, dzięki temu może być on zasilany pojedynczym napięciem.v, doprowadzonym do końcówek i złącza J. Napięcia te mogą być również używane na zewnątrz modułu, pod warunkiem, że nie zostanie przekroczony łączny pobór prądu. C 0u/6V U5 TC7-.5VDB VIN VOUT TAB ADJ R6 0R R5.5V C 0u/6V R7 D5 N00 C 0u/6V U6 SPX80AM VIN VOUT TAB ADJ R9 0R R8.V C 0u/6V R0 Rysunek Stabilizatory na module. Diody LED i przycisk PROG Na module zamontowane są cztery diody LED. Dwie Rysunek nich służą do sygnalizacji pracy modułu: D (PWR) wskazuje zasilanie a D () poprawną konfigurację układu FPGA. Pozostałe dwie diody D i D (USER i USER) podłączone są do końcówek P i P7 układu FPGA i dostępne są dla użytkownika. Umieszczony obok diod LED przycisk służy do wymuszenia ponownej konfiguracji układu FPGA. 6

7 P P7 SW D PWR D LED D USER LED D USER R 50R R0 50R R 50R Rysunek 5 Stabilizatory na module. Programowanie modułu Znajdujący się na module układ FPGA może zostać skonfigurowany na kilka sposobów. Najpopularniejsze z nich to bezpośrednia konfiguracja ze środowiska ISE za pomocą interfejsu JTAG, oraz konfiguracja z wbudowanej w moduł pamięci Platform Flash XCF0S. Tryb konfiguracji zależny jest od stanu wejść M0 M, domyślnie wszystkie te wejścia są ściągnięte do niskiego poziomu logicznego, co oznacza tryb Master Serial, czyli przy użyciu pamięci konfiguracyjnej. Pozostałe tryby przedstawione są w poniższej tabeli: M0 M M Tryb Master Serial Slave Serial 0 Master Parallel 0 Slave Parallel 0 JTAG.5V.5V.5V R k7 P INIT_B U 0 VCCJ 8 9 VCCO OE/RESET CE CLK XCF0SVO0C R7 00R R8 00R DNC DNC 9 DNC D0 CF CEO 7 TDO 7 DNC DNC 5 DNC 6 VTG CCLK/ DIN/ J R 00R Header 5X HARD JTAG P8 DIN R R5 D/P/TDO nprog/ 00R 0R R 70R R R5 R6 R6 00R R9 00R R k7 k k k TDO CCLK M0 M M HSWAP_EN.5V.V UB CCLK M0 M M TDO HSWAP_EN XCS00-VQ00I Rysunek 6 Połączenie pamięci konfiguracyjnej oraz interfejsu JTAG. Po podłączeniu interfejsu JTAG w łańcuchu widoczne są dwa układy: 7

8 Po kliknięciu prawym przyciskiem myszy na wybranym układzie można wybrać plik oraz zaprogramować układ. Po zaprogramowaniu pamięci XCF0S odpowiednio przygotowanym plikiem, konfiguracja z tej pamięci będzie ładowana do układu FPGA po każdym włączeniu zasilania, oraz wciśnięciu przycisku SW. Poprawne skonfigurowanie FPGA sygnalizowane jest zaświeceniem się diody. Programator/emulator JTAG można znaleźć na stronie: - PLDCable II: Płyta ewaluacyjna Aby ułatwić projektowanie urządzeń wykorzystujących minimoduł, przygotowana została płyta ewaluacyjna EVBfpga. W jej skład wchodzą elementy: gniazdo pod moduły MMfpga0/0// złącza ze wszystkimi końcówkami modułu MMfpga stabilizatory 5V i włącznik zasilania dwa porty RS wraz z diodami sygnalizującymi pracę złącze pod moduł MMusb5 złącze pod moduł MMlan0 złącze pod wyświetlacz LCD x6 6-cyfrowy wyświetlacz LED 8 diod LED 8 klawiszy DIP switch buzzer złącze do kart SD/MMC dwa złącza PS/ wyjście VGA 8

9 Parametry techniczne Układ FPGA XCS00-VQ00I Pamięć konfiguracyjna XCF0S Generator zegarowy 50MHz Ilość końcówek I/O 6 Wbudowane stabilizatory.v A.5V 0.8A Zasilanie.V Pobór prądu do A Wymiary x5mm Waga ok. 5g Zakres temperatur pracy 0 70ºC Wilgotność 5 95% Złącza Dwa złącza szpilkowe x0 wyprowadzenia. Standardowe złącze JTAG. Dodatkowe złącze 6-pinowe. 5 Pomoc techniczna W celu uzyskania pomocy technicznej prosimy o kontakt support@propox.com. W pytaniu prosimy o umieszczenie następujących informacji: Numer wersji modułu (np. REV ) Szczegółowy opis problemu 6 Gwarancja Minimoduł MMfpga objęty jest sześciomiesięczna gwarancją. Wszystkie wady i uszkodzenia nie spowodowanie przez użytkownika zostaną usunięte na koszt producenta. Koszt transportu ponoszony jest przez kupującego. Producent nie ponosi żadnej odpowiedzialności za zniszczenia i uszkodzenia powstałe w wyniku użytkowania modułu MMfpga. 9

10 7 Rozmieszczenie elementów Rysunek 7 Rozmieszczenie elementów na górnej warstwie. Rysunek 8 Rozmieszczenie elementów na dolnej warstwie. 0

11 8 Wymiary Rysunek 9 Wymiary - widok z góry. Rysunek 0 Wymiary widok z boku. 9 Schemat

12 .5V.5V P.5V R k7 INIT_B U 0 VCCJ 8 9 VCCO 8 0 OE/RESET CE CLK 6 5 XCF0SVO0C R7 00R R8 00R DNC DNC 9 DNC D0 CF CEO 7 TDO 7 DNC DNC 5 DNC 6 VTG CCLK/ DIN/ J R R Header 5X HARD JTAG P8 DIN R R5 D/P/TDO nprog/ 0R R 70R 00R R R5 R6 R6 00R R9 00R R k7 TDO k k k CCLK M0 M M HSWAP_EN 98.5V.V 5 CCLK 5 99 UB 5 M0 M 6 M TDO HSWAP_EN XCS00-VQ00I V P89 P9 P96 P P P8 P P P5 P7 P P7 P0 P P6 J Header 0X.V HSWAP_EN P90 P9 P97 P P5 P9 P P P6 P P P8 P P5 P7 TDO CCLK P88 P86 P8 P79 P7 P7 P67 P6 P6 P60 P55 P5 P9 LED P7 P DOUT P0 GCLK0 P8 M J Header 0X P87 P85 P80 P75 P7 P68 P65 P6 P6 P59 P5 P50 P8 P P P9 M M0 DIN LED INIT_B D5 N00 C 0u/6V C 0u/6V U5 TC7-.5VDB VIN VOUT TAB ADJ U6 SPX80AM VIN VOUT TAB ADJ R6 0R R9 0R R5 R8.5V C 0u/6V R7 P7 P8 P0 P J 5 6 Header 6 SOFT JTAG.V C 0u/6V R0 C5 P P P8 P9 P P5 P P P P6 P P5 P P7 P P.5V C6 IO_L0N_7/VREF_7 IO_L0P_7 8 IO_LP_7 9 IO_LN_7 IO_LP_7 5 IO_LN_7 IO_L0P_7/VRN_7 IO_L0N_7/VRP_7 6 VCCO_7 9 VCCO_6 IO_L0P_6/VREF_6 6 IO_LN_6/VREF_6 IO_L0N_6 5 IO_LP_6 IO 7 IO IO_L0P_6/VRN_6 IO_L0N_6/VRP_6 C7 C8 P97 P96 P90 P89 P9 P IO_L0N_0/VRP_0 IO_L0P_0/VRN_0 IO_LN_0/GCLK7 IO_LP_0/GCLK6 IO_LN_0 IO_LP_0/VREF_0 BANK 6 BANK 7 IO_LP_5/GCLK IO_LN_5/GCLK IO_LP_5/D5 IO_LN_5/D IO_L8P_5/D7 IO_L8N_5/D6 IO_L0P_5/CS_B IO_L0N_5/RDWR_B P6 P7 P P5 P0 P P7 P8 9 8 VCCO_0 VCCO_ BANK 0 BANK BANK 5 VCCO_5 VCCO_ 6 C9 P80 P79 P88 P87 P8 P85 P86 80 IO_L0N_/VRP_ 79 IO_L0P_/VRN_ 88 IO_LN_/GCLK5 87 IO_LP_/GCLK IO 8 85 IO_LP_ 86 IO_LN_/VREF_ BANK BANK BANK IO_LP_/GCLK0 IO_LN_/GCLK IO_LP_/DOUT/BUSY IO_LN_/INIT_B IO_L0P_/D IO_L0N_/D IO_L7P_/D IO_L7N_/DIN/D0 IO_L0P_/VRN_ IO_L0N_/VRP_ P8 P9 P0 P P P P7 P8 P9 P50 GCLK0 DOUT INIT_B.V C0 LED LED C UA XCS00-VQ00I 75 IO_L0N_/VRP_ 7 IO_L0P_/VRN_ 7 IO_LN_ 7 IO_LP_ 68 IO_LN_ 67 IO_LP_ 65 IO_L0N_ 6 IO_L0P_/VREF_ 70 VCCO_ 57 VCCO_ 5 IO_L0N_/VRP_ 5 IO_L0P_/VRN_ IO 55 IO 59 6 IO_LN_ 60 IO_LP_ 6 IO_L0P_ 6 IO_L0N_/VREF_ DIN C P75 P7 P7 P7 P68 P67 P65 P6 P5 P5 P55 P59 P6 P60 P6 P6 SW U VCC OE OUT HG-50 50MHz D PWR R 50R R R D P8 GCLK0 P LED D USER R0 50R P7 LED D USER R 50R C5 C6 C7 C8 C9 C0 C C C C5 Title: MMfpga0 support@propox.com Size: File: Rev: Date: Sheet of.00