Katedra Systemów Mikroelektronicznych Wydział Elektroniki, Telekomunikacji i Informatyki Politechnika Gdańska Proponowane tematy prac dyplomowych magisterskich z Katedry Systemów Mikroelektronicznych w języku Zadania Zastosowanie optymalizacji numerycznej do przyspieszonej syntezy topologii anten reprezentowanych przy użyciu zmiennych dyskretnych. Application of numerical optimization for expedited synthesis of antenna topologies represented using discrete variables. dr hab. inż. Adrian Bekasiewicz Celem pracy jest zaprojektowanie grupy anten planarnych o niekonwencjonalnych topologiach. Zakłada się, że geometrie struktur będą wyznaczanie w sposób automatyczny z wykorzystaniem algorytmów optymalizacji dyskretnej oraz modeli zastępczych. W celu realizacji zadania konieczne będzie przygotowanie odpowiednich modeli struktur gwarantujących dużą swobodę modyfikacji topologii (np. dzięki reprezentacji topologii anteny w postaci macierzy binarnej, bądź grafu). Przygotowane modele zostaną wykorzystane do zbudowania modelu zastępczego, który zostanie poddany optymalizacji względem wybranych kryteriów projektowych (np. dopasowania w paśmie pracy, zysku, charakterystyki promieniowania, itp.) przy użyciu odpowiednich algorytmów optymalizacji (np. metod ewolucyjnych, algorytmów naśladujących żerowanie mrówek czy A * pathfinder). Opracowane rozwiązania układowe zostaną zweryfikowane eksperymentalnie. 1. Przegląd literatury; 2. Analiza modeli zastępczych przydatnych do rozwiązywania problemów dyskretnych; 3. Zdefiniowanie wymagań projektowych; 4. Zaprojektowanie uniwersalnego modelu/modeli anten reprezentowanych przy użyciu zmiennych dyskretnych; 5. Optymalizacja rozwiązań układowych z punktu widzenia stawianych wymagań; 6. Analiza charakterystyk pracy struktur i porównanie do układów z literatury a także weryfikacja eksperymentalna. Strona 1 z 17
Literatura 1. T.B. Bach, L.H. Manh, K.N. Khac, M. Beccaria, A. Massaccesi, and R. Zich, Evolved design of microstrip patch antenna by genetic programming, Int. Conf. EM Adv. Apps., pp. 1393-1397, 2019. 2. L.V. Tung, L.H. Manh, C.D. Ngoc, M. Beccaria, and P. Pirinoli, Automated design of microstrip patch antenna using ant colony optimization, Int. Conf. EM Adv. Apps., pp. 0587-0590, 2019. 3. Y. Chen, R. Jian, S. Ma, and S.A. Mohadeskasaei, A research for millimeter wave patch antenna and array synthesis, Wireless Opt. Comm. Conf., pp. 1-5, 2017. 4. A. Pichler, D. Steffelbauer, and A. Nazarov, Examples for genetic algorithm based optimal RFID tag antenna design, IEEE RFID Tech. Apps Conf., pp. 223-227, 2014. 5. H. Chaabane, E. Perret and S. Tedjini, A methodology for the design of frequency and environment robust UHF RFID tags, IEEE Trans. Ant. Prop., vol. 59, no. 9, pp. 3436-3441, Sept. 2011. 6. M. Zaefferer, Surrogate Models For Discrete Optimization Problems, PhD Thesis, Technical University of Dortmund, Germany, 2018. Proponowana 1 Projekt jest trudny i będzie wymagał znacznego zaangażowania czasowego. Do jego realizacji niezbędna jest znajomość środowiska MATLAB, oraz wybranego oprogramowania CAD do projektowania anten. Praca z modelami zastępczymi oraz algorytmami optymalizacji wymaga też dość sprawnego radzenia sobie z matematycznymi opisami problemów (definicje, wzory matematyczne, formułowanie funkcji celu, itp.). Strona 2 z 17
w języku Implementacja sprzętowa algorytmu MSA (Multiple Sequence Alignment) w układzie FPGA. Hardware implementation of the MSA (Multiple Sequence Alignment) algorithm using the FPGA. dr inż. Miron Kłosowski Celem pracy jest przegląd i analiza algorytmów Multiple Sequence Alignment. Algorytmy te mają zastosowania w bioinformatyce do poszukiwania dopasowań wielu sekwencji nukleotydów. Po wyborze algorytmu powinna zostać zrealizowana jego implementacja sprzętowa w układzie FPGA oraz wykonane konieczne testy i pomiary. Zadania 1. Przegląd literatury. 2. Przegląd algorytmów MSA oraz ich analiza pod kątem możliwości implementacji sprzętowej. 3. Wybór algorytmu nadającego się do adaptacji i implementacji w dostępnym układzie FPGA. 4. Implementacja wybranego algorytmu w postaci kodu w języku C. 5. Implementacja wybranego algorytmu w postaci syntezowalnego kodu w języku VHDL. 6. Opracowanie systemu demonstrującego działanie algorytmu zaimplementowanego w układzie FPGA. 7. Testy i pomiary wydajności implementacji. Porównanie wydajności implementacji sprzętowej i programowej. 8. Wnioski i propozycje usprawnień. Literatura 1. T. Oliver, B. Schmidt, D. Maskell, D. Nathan, R. Clemens; Multiple Sequence Alignment on an FPGA; 11th International Conference on Parallel and Distributed Systems (ICPADS'05) Year: 2005, Volume: 2; Pages: 326 330. 2. Atabak Mahram, Martin C. Herbordt; FMSA: FPGA-Accelerated ClustalW-Based Multiple Sequence Alignment through Pipelined Prefiltering; 2012 IEEE 20th International Symposium on Field-Programmable Custom Computing Machines; Year: 2012; Pages: 177-183. 3. Xu Lin, Zhang Peiheng, Bu Dongbo, Feng Shengzhong, Sun Ninghui; To accelerate multiple sequence alignment using FPGAs; Eighth International Conference on High-Performance Computing in Asia-Pacific Region (HPCASIA'05); Year: 2005; Pages: 5 pp. 176-180. Strona 3 z 17
w języku Sensor obrazu z mikrosekundową migawką w standardowej technologii CMOS 180 nm. Image sensor with a microsecond shutter in a standard CMOS 180 nm technology. dr hab. inż. Waldemar Jendernalik Celem pracy jest zbadanie możliwości implementacji sensora obrazu wykonującego zdjęcia w krótkim czasie rzędu pojedynczych mikrosekund (taki sensor służy do rejestracji szybko poruszających się obiektów). Badania będą prowadzone w ramach 180 nanometrowej standardowej technologii CMOS od jednego z następujących dostawców: X-FAB (X-FAB Silicon Foundries SE), ams AG (austriamicrosystems AG) lub TSMC (Taiwan Semiconductor Manufacturing Company). Do dyspozycji jest profesjonalne oprogramowanie firmy Cadence. Zadania 1. Zapoznanie się z szybkimi sensorami obrazu CMOS. 2. Opracowanie schematu elektrycznego sensora i wykonanie symulacji typu pre-layout. 3. 3. Projekt topografii układu scalonego (microchipa) i weryfikacja typu post-layout. Literatura 1. P.E. Allen, D.R. Holberg CMOS Analog Circuits Design, Oxford University Press, USA 2002. 2. B. Pankiewicz, W. Jendernalik Projektowanie full-custom układów scalonych CMOS w środowisku Cadence Virtuoso, skrypt Politechniki Gdańskiej, 2016. 3. Dokumentacja technologii X FAB, TSMC oraz ams AG (materiały dostępne w Katedrze Systemów Mikroelektronicznych). Strona 4 z 17
w języku Scalony wzmacniacz operacyjny z kompensacją napięcia niezrównoważenia w technologii 180 nm SOI CMOS. Integrated operational amplifier with offset cancellation in 180 nm SOI CMOS technology. dr hab. inż. Jacek Jakusz Celem pracy jest zaprojektowanie scalonego wzmacniacza operacyjnego w technologii 180 nm SOI (Silicon on Insulator) CMOS z kompensacją napięcia niezrównoważenia. Zadania 1. Zapoznanie się z typowymi architekturami wzmacniaczy operacyjnych 2. Zapoznanie się z metodami kompensacji napięcia niezrównoważenia wzmacniaczy operacyjnych. 3. Opracowanie schematu elektrycznego wzmacniacza operacyjnego i zbadanie wpływu jego elementów na wejściowe napięcia niezrównoważenia. Opracowanie układu kompensacji wejściowego napięcia niezrównoważenia wykorzystującego możliwości technologii SOI. 4. Opracowanie schematu elektrycznego kompletnego wzmacniacza z kompensacją napięcia niezrównoważenia w technologii SOI CMOS i zbadanie jego właściwości. 5. Opracowanie topografii wzmacniacza i przeprowadzenie symulacji weryfikujących jego parametry. Literatura 1. P.E. Allen, D.R. Holberg, CMOS Analog Circuit Design, Oxford University Press, 2002. 2. D. Johns, K. Martin, Analog Integrated Circuit Design, John Wiley & Sons, Inc., 2012. 3. Zbigniew Jaworski, A fully differential OTA with dynamic offset cancellation in 28 nm FD-SOI process, Proc. SPIE 10175, Electron Technology Conference 2016. 4. Behzad Razavi, "Design of Analog CMOS Integrated Circuits", McGraw-Hill Education, 2017. Strona 5 z 17
w języku Programowany stabilizator napięcia w technologii CMOS. Programmable voltage regulator in CMOS technology. dr hab. inż. Grzegorz Blakiewicz Opracowanie koncepcji, schematu elektrycznego oraz topografii stabilizatora napięcia w technologii CMOS. Wymagane parametry stabilizatora: napięcie wyjściowe programowane w zakresie od 2,2 V do 3,0 V z krokiem 50 mv; napięcie wejściowe od 2,4 V do 3,2 V; spadek napięcia między wejściem i wyjściem nie większy niż 200 mv przy maksymalnym prądzie wyjściowym 5 ma. Zaprojektowany układ ma się składać z regulatora oraz skompensowanego termicznie źródła napięcia referencyjnego. Zadania 1. Zapoznanie się z zasadą działania i metodami projektowania zintegrowanych regulatorów o małym spadku napięcia. 2. Zapoznanie się z zasadą działania i metodami projektowania skompensowanych termicznie źródeł napięcia referencyjnego. 3. Opracowanie schematu elektrycznego regulatora i źródła napięcia referencyjnego. 4. Opracowanie topografii układu scalonego CMOS realizującego scalony stabilizator o małym spadku napięcia. 5. Wykonanie serii symulacji weryfikujących działanie zaprojektowanego stabilizatora. Literatura 1. T. Carusone, D. Johns, K. Martin, Analog Integrated Circuits Design, 2nd ed, Wiley 2012. 2. B. Razavi, Design of analog CMOS integrated circuits, Mc-Graw-Hill, 2001. 3. P. E. Allen, CMOS Analog Circuit Design, 2nd ed., Oxford University Press, 2002. Strona 6 z 17
w języku Anteny o przestrajanych charakterystykach pracy dla mobilnych terminali łączności bezprzewodowej. Reconfigurable antennas for mobile wireless communication terminals. dr hab. inż. Adrian Bekasiewicz Współczesne systemy komunikacji bezprzewodowej nakładają rygorystyczne wymagania na projektowe na tor nadawczo odbiorczy. Odnoszą się one m.in., do zapobiegania interferencjom ze współistniejącymi systemami, co stanowi istotne wyzwanie zwłaszcza w kontekście wielozakresowej pracy nowoczesnych terminali komunikacyjnych. W tym kontekście wykorzystanie anten o regulowanych parametrach pracy jest ciekawą alternatywą dla konwencjonalnych rozwiązań układowych, które są przeznaczone do spełnienia ściśle określonych wymagań. Możliwość strojenia (choćby częstotliwości pracy) anten wydaje się szczególnie interesująca z punktu widzenia regionalizacji częstotliwości dostępowych do medium bezprzewodowego dla systemów komunikacji. Celem pracy jest zaprojektowanie anten rekonfigurowanych (tzw. agile antennas) przeznaczonych do pracy we współczesnych systemach komunikacji (np. 4/5G, tagi wykorzystujące pasmo UWB, czy struktury dla WiFi 2.4/5 GHz). Realizacja zadania będzie uwzględniała zapoznanie się z technikami projektowania anten strojonych ze szczególnym uwzględnieniem analizy porównawczej komponentów używanych do zmian charakterystyk pracy struktury (diody PIN, waraktory, MEMS, FET). Następnie ustalone zostaną wymagania projektowe dla struktury antenowej, które będą stanowiły podstawę dla wyboru odpowiednich elementów skupionych do uzyskania pożądanych parametrów pracy. Dobrane technologie/wymagania posłużą za punkt wyjścia do projektowania geometrii kompaktowego promiennika. Projekt anteny będzie wspomagany komputerowo z wykorzystaniem algorytmów optymalizacji numerycznej. Zaprojektowane rozwiązanie układowe zostanie wyprodukowane i pomierzone, a jego charakterystyki pracy zostaną porównane ze strukturami z literatury. Zadania 1. Przegląd literatury; 2. Analiza własności elementów skupionych stosowanych do projektowania anten o przestrajanych charakterystykach pracy; 3. Zdefiniowanie wymagań projektowych; 4. Projekt przestrajanej struktury antenowej oraz jego testy numeryczne i fabrykacja; 5. Porównanie opracowanego rozwiązania układowego ze strukturami z literatury. Literatura 1. S. S. Yang, A. A. Kishk and K. Lee, "Frequency Reconfigurable U-Slot Microstrip Patch Antenna," in IEEE Antennas and Wireless Propagation Letters, vol. 7, pp. 127-129, 2008 2. S. A. Aghdam, "A Novel UWB Monopole Antenna With Tunable Notched Behavior Using Varactor Diode," in IEEE Antennas and Wireless Propagation Letters, vol. 13, pp. 1243-1246, 2014. 3. H. Li, C. Yeh, J. Huang, C. Chang, C. Yu and J. Fu, "CPW-Fed Frequency-Reconfigurable Slot-Loop Antenna With a Tunable Matching Network Based on Ferroelectric Varactors," in IEEE Antennas and Wireless Propagation Letters, vol. 14, pp. 614-617, 2015. 4. H. Huang, C. Tsai, C. Lai and S. Chen, "Frequency-Tunable Miniaturized Strip Loop Antenna Fed by a Coplanar Strip," in IEEE Antennas and Wireless Propagation Letters, vol. 15, pp. 1000-1003, 2016. 5. S. Malakooti and C. Fumeaux, "Pattern-Reconfigurable Antenna With Switchable Wideband to Frequency-Agile Bandpass/Bandstop Filtering Operation," in IEEE Access, vol. 7, pp. 167065-167075, 2019. Strona 7 z 17
Projekt wymaga samodzielności i chęci do zapoznania się z nowymi narzędziami projektowymi (w szczególności symulatorami elektromagnetycznymi i harmonic balance) oraz metodami analizy wyników. Ze względu na brak literatury w języku polskim wymagana jest dobra znajomość języka angielskiego. Strona 8 z 17
w języku Szybkie projektowanie struktur antenowych z uwzględnieniem komponentów peryferyjnych. Fast design of antenna structures with peripheral components. dr hab. inż. Adrian Bekasiewicz Anteny należą do kluczowych elementów torów nadawczo-odbiorczych urządzeń komunikacji bezprzewodowej. Ich projektowanie skupia się, w szczególności, na dobraniu stosownej topologii/geometrii układu oraz odpowiednim dostrojeniu jej parametrów w taki sposób, aby spełnić wymagania odnoszące się do charakterystyk pracy, czy ograniczeń geometrycznych. Niemniej, parametry pracy anteny zależą nie tylko od jej własności geometrycznych. Peryferia, tu rozumiane m.in. jako złącza, obudowa czy komponenty znajdujące się w bezpośrednim sąsiedztwie promiennika, w zauważalny sposób wpływają na jego charakterystyki. Celem pracy jest przeprowadzenie szybkiego projektowania wybranej struktury antenowej z uwzględnieniem takich komponentów jak obudowa czy złącze/złącza. Na pracę będą się składały dwa podstawowe etapu: (i) projekt struktury z obudową i złączem zorientowany na spełnienie wymagań oraz (ii) optymalizacja geometrii obudowy w taki sposób, aby poprawić charakterystyki pracy anteny. Szybka optymalizacja struktur będzie możliwa dzięki zastosowaniu modeli zastępczych oraz odpowiednich technik korekcji odpowiedzi układu. Zaprojektowana antena oraz jej obudowa zostaną wyprodukowane i pomierzone. Struktura zostanie porównana z konkurencyjnymi rozwiązaniami układowymi z literatury. Zadania 1. Przegląd literatury. 2. Analiza wpływu komponentów peryferyjnych na charakterystyki pracy anten. 3. Zdefiniowanie wymagań projektowych dla promiennika; 4. Zaprojektowanie i optymalizacja struktury antenowej z uwzględnieniem jej komponentów peryferyjnych. 5. Optymalizacja obudowy struktury zorientowana na poprawę charakterystyk pracy anteny. 6. Analiza charakterystyk pracy opracowanej struktury i porównanie do układów z literatury, a także weryfikacja eksperymentalna. Literatura 1. R. Bhattacharya, R. Garg, and T.K. Bhattacharyya, Design of a PIFA-driven compact yagi-type pattern diversity antenna for handheld devices, IEEE Ant. Wireless Prop. Lett., vol. 15, pp. 255-258, 2016. 2. Y. Wang, J. Zhang, F. Peng, and S. Wu, A glasses frame antenna for the applications in Internet of Things, IEEE IoT Journal, vol. 6, no. 5, pp. 8911-8918, 2019. 3. M.S. Khan, et al., A compact CSRR-enabled UWB diversity antenna, IEEE Ant. Wireless Prop. Lett., vol. 16, pp. 808-812, 2017. 4. A. Bekasiewicz, Model correction and optimization framework for expedited EM-driven surrogate-assisted design of compact antennas, IEEE Ant. Wireless Prop. Lett., vol. 17, no. 3, pp. 468-471, 2018. 5. M.G.N. Alsath, and M. Kanagasabai, Compact UWB monopole antenna for automotive communications, IEEE Trans. Ant. Prop., vol. 63, no. 9, pp. 4204-4208, 2015. 6. A. Bekasiewicz and S. Koziel, Low-Cost Design Optimization of Antennas with Peripheral Components, Baltic URSI Symposium (URSI), pp. 146-149, 2020. Proponowana 1 Strona 9 z 17
Projekt wymaga samodzielności i zaangażowania w rozwiązywaniu problemów. Do jego realizacji niezbędna jest znajomość środowiska MATLAB. Niezbędne będzie także zapoznanie się z wybranymi narzędziami projektowymi (w szczególności symulatorami elektromagnetycznymi, czy algorytmami optymalizacji lokalnej). Ze względu na brak literatury w języku polskim wymagana jest dobra znajomość języka angielskiego. Strona 10 z 17
w języku Badanie analogowych bloków programowalnych CMOS pracujących w zakresie podprogowym. Examination of analog CMOS programmable blocks working in the subthreshold range. dr hab. inż. Bogdan Pankiewicz Celem pracy jest zaproponowanie na podstawie literatury a następnie zbadanie podbloków analogowych CMOS nadających się do pracy w zakresie podprogowym oraz posiadających cechy programowalności ich struktury, parametrów lub pełnionych funkcji. Bloki te w przyszłości mają być ewentualnie użyte jako składniki programowalnej matrycy analogowej. Badania zaproponowanych bloków należy wykonać analitycznie oraz symulacyjnie. Zadania 1. Badania literaturowe. 2. Zaproponowanie podbloków oraz wykonanie badań analitycznych i symulacyjnych. 3. Wykonanie kilku przykładowych projektów wykorzystujących zaproponowane podbloki analogowe. Literatura 1. Y. Tsividis, C. McAndrew, "Operating and modelin of the MOS transistor", Oxford University Press 2011. 2. P. E.Allen, D. R. Holberg, "CMOS Analog Circuit Design", Oxford University Press 2012. 3. R. L. Geiger, P. E. Allen, N. R. Strader, VLSI design techniques for analog and digital circuits", McGraw-Hill 1990. 4. Dokumentacja technologii CMOS XFAB 0,18um dostępna w katedrze. 5. Dokumentacja pakietu oprogramowania CADENCE dostępna w katedrze. 6. P. M. Furth, H. E. Ommani, "Low-voltage highly-linear transconductor design in subthreshold CMOS, In. Proc. 40th Midwest Symposium on Circuits and Systems, 1997. 7. M. Pelgrom, A. Duinmaijer, A. Welbres, "Matching properties of MOS transistors, IEEE Journal of Solid-State Circuits, vol. 24, no. 5, October 1989. Strona 11 z 17
w języku Efektywna numerycznie analiza statystyczna oraz optymalizacja topologii i topografii układów formowania wiązek szyków antenowych w oparciu o koncepcję projektowania odpornościowego. Numerically efficient statistical analysis and optimization of topology and layout of antenna array beam forming networks based on the concept of robust design. dr inż. Piotr Kurgan Pierwszym celem pracy jest przygotowanie oprogramowania do efektywnej numerycznie analizy statystycznej oraz optymalizacji topologii i topografii układów formowania wiązek szyków antenowych bazując na koncepcji projektowania odpornościowego. Drugim celem pracy jest wykorzystanie opracowanego narzędzia do zaprojektowania modelu eksperymentalnego w wybranej technologii. Zadania 1. Przegląd literatury i opracowanie teoretyczne w zakresie metod statystycznych w projektowaniu przy uwzględnieniu rozrzutów technologicznych. 2. Przegląd literatury i opracowanie teoretyczne w zakresie szybkich metod optymalizacji bazujących na modelach zastępczych. 3. Opracowanie koncepcji metody efektywnej numerycznie analizy statystycznej oraz optymalizacji topologii i topografii układów formowania wiązek szyków antenowych w oparciu o koncepcję projektowania odpornościowego. 4. Przygotowanie oprogramowania do efektywnej numerycznie analizy statystycznej oraz optymalizacji topologii i topografii układów formowania wiązek szyków antenowych bazując na koncepcji projektowania odpornościowego. 5. Przegląd dostępnych technologii realizacji modelu eksperymentalnego systemu antenowego pracującego w zakresie pasm C oraz X. 6. Projekt i realizacja układu formowania wiązek szyku antenowego w wybranej technologii i specyfikacji systemowej na podstawie opracowanych narzędzi. 7. Badania eksperymentalne. Literatura 1. J.C Zhang, M.A. Styblinski, Yield and variability optimization of integrated circuits, Kluwer Academic Publishers, 1995. 2. M.A. Styblinski, L.J. Opalski, Algorithms and software tools for IC yield optimization based on fundamental fabrication parameters, IEEE. Trans. CAD, vol. 5, no. 1, 1986. 3. R.M. Biernacki, J. W. Bandler, J. Song and Q. J. Zhang, Efficient quadratic approximation for statistical design, IEEE Transactions on Circuits and Systems, vol. 36, no. 11, pp. 1449 1454, Nov 1989 4. R.F. Coelho, P. Bouillard, Multi-objective reliability-based optimization with stochastic metamodels, J. Evol. Comp. Comp., vol. 19, no. 4, pp. 525 560, 2011. 5. S. Koziel, J. Bandler, A. Mohamed, and K. Madsen, Enhanced surrogate models for statistical design exploiting space mapping technology, IEEE MTT S Int. Microw. Symp. Dig. Dig., pp. 1 4, 2005 6. S. Koziel and J.W. Band ler, Rapid yield estimation and optimization of microwave structures exploiting feature based statistical analysis, IEEE Trans. Microwave Theory Tech. Tech., vol. 63, no. 1, 2015. Proponowana 1 Strona 12 z 17
Strona 13 z 17
w języku Przetwarzanie sygnałów za pomocą algorytmów wykorzystujących sztuczną inteligencję ze sprzętową akceleracją. Signal processing using AI algorithms with hardware acceleration. dr hab. inż. Marek Wójcikowski Rozpoznanie możliwości i wykonanie przykładowej implementacji algorytmu wykorzystującego sztuczną inteligencję, np. z dziedziny Deep Neural Network, do przetwarzania sygnału. Celem algorytmu jest przetworzenie przykładowego sygnału w dziedzinie czasu lub częstotliwości. Należy zaprojektować, zrealizować i przebadać wybrany algorytm wykorzystujący sztuczną inteligencję. Następnie należy zaproponować możliwość realizacji algorytmu ze wspomaganiem sprzętowym. W wyniku analizy powinno powstać porównanie, wykazujące mocne i słabe strony proponowanego rozwiązania. Zadania 1. Rozpoznanie i analiza wybranych możliwości algorytmów wykorzystujących sztuczną inteligencję oraz Deep Learning, 2. Przygotowanie problemu testowego oraz sygnałów, które będą przetwarzane. Przykładowy sygnał: zmiana natężenia światła otrzymana w celu pomiaru tętna na nadgarstku wraz z sygnałem z akcelerometru mierzącego ruchy nadgarstka. 3. Projekt i realizacja algorytmu realizującego przetwarzanie analizowanego sygnału w celu poprawy jego właściwości. 4. Analiza możliwości sprzętowej akceleracji zaproponowanego algorytmu wraz z propozycją realizacji. 5. Analiza otrzymanych wyników projektowania pod kątem jakości otrzymanego sprzętu, prędkości działania, zużycia zasobów oraz poboru mocy. Literatura 1. Deep learning, John D. Kelleher, Cambridge, Massachusetts ; London, England : The MIT Press, 2019. 2. Uczenie głębokie od zera : podstawy implementacji w Pythonie, Seth Weidman, Gliwice : Helion, 2020. Strona 14 z 17
w języku Stanowisko laboratoryjne do kwazistatycznych pomiarów charakterystyk elektrycznych układów RLC. Laboratory setup for quasistatic investigation of electrical characteristics of RLC systems. dr inż. Łukasz Gołuński Laboratory setup for quasistatic investigation of electrical characteristics of RLC systems. Zadania 1. Opracowanie koncepcji stanowiska. 2. Wykonanie projektu i realizacja stanowiska. 3. Stworzenie oprogramowania do sterowania stanowiskiem. 4. Weryfikacja i testowanie zrealizowanego stanowiska. Literatura 1. Instrukcja obsługi Keithley 2604B. 2. Elektronika w laboratorium naukowym; Stacewicz, Tadeusz. Warszawa: Wydawnictwo Naukowe PWN, 1994. 3. Semiconductor Material and Device Characterization Dieter K. Schroder. John Wiley & Sons, 2006. Strona 15 z 17
w języku Potencjalne zastosowania technologii RFID dla osób z zaburzeniami takimi jak autyzm, depresja, problemy wieku starczego. Potential applications of RFID technology for people with disorders such as autism, depression, old age problems. dr inż. Łukasz Gołuński Celem pracy jest przegląd aktualnych rozwiązań wykorzystujących technologie RFID dla potrzeb osób zaburzeniami i wskazanie potencjalnych nowych zastosowań. Zadania 1. Zgromadzenie informacji odnośnie do dotychczasowych zastosowań układów RFID w medycynie. 2. Przegląd rozwiązań stosowanych do ułatwienia życia i pracy dla osób z zaburzeniami. 3. Zaproponowanie potencjalnych nowych rozwiązań wykorzystania układów RFID. Literatura 1. RFID handbook : fundamentals and applications in contactless smart cards, radio frequency identification and near-field communication; Finkenzeller, Klaus; Müller, Dörte; wydanie 3; rok wydania 2010. 2. Bridging Digital and Physical Educational Games Using RFID/NFC Technologies, Orazio Miglino, Andrea Di Ferdinando i in.; Journal of e-learning and Knowledge Society 10, 3, str 89-106, 2014 r. 3. Osama Sohaib, Haiyan Lu, Walayat Hussain; materiał konferencyjny 12TH IEEE CONFERENCE ON INDUSTRIAL ELECTRONICS AND APPLICATIONS, ISSN: 2158-2297. Strona 16 z 17
w języku Zadania Literatura Proponowana Zmiennoczęstotliwościowy, czteroprzewodowy konduktometr elektrochemiczny. Electrochemical various frequency four-point conductometer. dr inż. Maciej Kokot Zaprojektowanie i wykonanie konduktometru przeznaczonego do pomiarów konduktancji i impedancji w środowiskach wodnych, współpracującego z różnorodnymi elektrodami konduktometrycznymi włącznie z czterozaciskową. Układ powinien stwarzać możliwość pomiarów dla różnych częstotliwości w zakresie od ok. 20 Hz do 20 khz. Korzystne byłoby, acz nieobowiązkowe, umożliwienie pomiarów spektrometrycznych i prezentacja ich wyników na komputerze. 1. Projekt i wykonanie analogowej części zasilającej elektrodę konduktometryczną z uwzględnieniem analizy stabilności układu. 2. Projekt i wykonanie części z przetwornikami A/D i D/A np. z wykorzystaniem układu AD1836A. 3. Projekt, wykonanie i oprogramowanie modułu cyfrowego przetwarzania sygnałów z mikrokontrolerem sterującym. 4. Testowanie gotowego urządzenia, analiza dokładności pomiarowej z wykorzystaniem roztworów wzorcowych o znanej konduktancji. 1. Ramos at al., A Four-Terminal Water-Quality-Monitoring Conductivity Sensor, IEEE Transactions on Instrumentation and Measurement, 2008, DOI:10.1109/TIM.2007.911703. 2. Radii at. al, DSP Based Portable Impedance Measurement Instrument Using Sine-Fitting Algorithms, Proceedings of the IEEE Instrumentation and Measurement Technology Conference, 2005. IMTC 2005, DOI:10.1109/IMTC.2005.1604294 3. AD1836A Karta katalogowa Analog Devices. 1 Strona 17 z 17