Systemy wbudowane. Poziomy abstrakcji projektowania systemów HW/SW. Wykład 9: SystemC modelowanie na różnych poziomach abstrakcji

Podobne dokumenty
Systemy wbudowane. Wykład 6: Modelowanie systemów wbudowanych w SystemC, cz.i struktura specyfikacji. Standard IEEE Open source

Wpływ dyrektywy PSD II na korzystanie z instrumentów płatniczych. Warszawa, 15 stycznia 2015 r. Zbigniew Długosz

Rev Źródło:

Strona główna > Produkty > Systemy regulacji > System regulacji EASYLAB - LABCONTROL > Program konfiguracyjny > Typ EasyConnect.

Network Services for Spatial Data in European Geo-Portals and their Compliance with ISO and OGC Standards

Metodyki projektowania i modelowania systemów Cyganek & Kasperek & Rajda 2013 Katedra Elektroniki AGH

Zarządzanie sieciami telekomunikacyjnymi

Urzadzenie Gwintujace ` Technologia Direct Drive

LCD (Liquid Crystal Display)

Systemy wbudowane. Architektura środowiska SystemC. Wykład 8: SystemC zasady modelowania systemów wbudowanych

Instrukcja obsługi User s manual

Integracja istniejącej infrastruktury do nowego systemu konwersja protokołów

Układy reprogramowalne i SoC Implementacja w układach FPGA

Fig 5 Spectrograms of the original signal (top) extracted shaft-related GAD components (middle) and

Paweł Rajba

Wykaz linii kolejowych, które są wyposażone w urządzenia systemu ETCS

IBM Corporation IBM SOA Center of Excellence

Wykaz linii kolejowych, które są wyposażone w urzadzenia systemu ETCS

Pieniądz elektroniczny aktualne wyzwania prawne. Paweł Widawski Konferencja Bankowość Przyszłości Prawo i Technologia Warszawa, dnia

PORTS AS LOGISTICS CENTERS FOR CONSTRUCTION AND OPERATION OF THE OFFSHORE WIND FARMS - CASE OF SASSNITZ

Ustawienia Zabezpieczeń

XC4000: LUT jako ROM Układy Cyfrowe i Systemy Wbudowane 2 Układy FPGA cz. 2 ROM32X1 VHDL inference example ROM 16x2b type

OSI Network Layer. Network Fundamentals Chapter 5. ITE PC v4.0 Chapter Cisco Systems, Inc. All rights reserved.

archivist: Managing Data Analysis Results

POLITYKA PRYWATNOŚCI / PRIVACY POLICY

HAPPY ANIMALS L01 HAPPY ANIMALS L03 HAPPY ANIMALS L05 HAPPY ANIMALS L07

HAPPY ANIMALS L02 HAPPY ANIMALS L04 HAPPY ANIMALS L06 HAPPY ANIMALS L08

Author: Bartłomiej Słota. Supervisor: prof. dr hab. inż. Zbigniew Kotulski

Realizacja systemów wbudowanych (embeded systems) w strukturach PSoC (Programmable System on Chip)

kdpw_stream Struktura komunikatu: Status komunikatu z danymi uzupełniającymi na potrzeby ARM (auth.ste ) Data utworzenia: r.

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL

Wprowadzenie do psql i SQL. Język komend psql. Podstawy instrukcji SELECT

Sposoby projektowania systemów w cyfrowych

1. ISE WebPack i VHDL Xilinx ISE Design Suite 10.1 VHDL Tworzenie projektu Project Navigator Xilinx ISE Design Suite 10.1 File

System optymalizacji produkcji energii

Projekt prostego procesora

OSI Transport Layer. Network Fundamentals Chapter 4. Version Cisco Systems, Inc. All rights reserved. Cisco Public 1

SYSTEMY DEDYKOWANE W UKŁADACH PROGRAMOWALNYCH

Zarządzanie sieciami komputerowymi - wprowadzenie

Raport bieżący: 44/2018 Data: g. 21:03 Skrócona nazwa emitenta: SERINUS ENERGY plc

DATA-S EASY MONITORING ROZPROSZONY OŚWIETLENIA AWARYJNEGO DIVERSIFIED MONITORING OF EMERGENCY LIGHTING

Nadchooooodzi FireMooooooooonkey!

DM-ML, DM-FL. Auxiliary Equipment and Accessories. Damper Drives. Dimensions. Descritpion

IEEE Centronics

Podstawy języka UML2 w realnych projektach

Planning and Cabling Networks

Faculty: Management and Finance. Management

CENNIK (bazowy) INWERTERY SIECIOWE FOTTON PLATINIUM

Camspot 4.4 Camspot 4.5

Wykaz norm i innych dokumentów normalizacyjnych serii ISO i ich polskie odpowiedniki

Telemetria. PTIB 2 semestr. Instrukcja do ćwiczenia GPRS i licznik energii elektrycznej

Instrukcja konfiguracji usługi Wirtualnej Sieci Prywatnej w systemie Mac OSX

KARTA KATALOGOWA RODZINY PRODUKTÓW PrevaLED Flat AC HF

Installation of EuroCert software for qualified electronic signature

ABOUT NEW EASTERN EUROPE BESTmQUARTERLYmJOURNAL

ARNOLD. EDUKACJA KULTURYSTY (POLSKA WERSJA JEZYKOWA) BY DOUGLAS KENT HALL

Aktualizacja Oprogramowania Firmowego (Fleszowanie) Microprocessor Firmware Upgrade (Firmware downloading)

Effective Governance of Education at the Local Level

CWF - Piece komorowe ogólnego przeznaczenia

Wsparcie dyplomacji ekonomicznej dla strategii surowcowej

Stacja sieciowa BL compact dla CANopen 4 Digital PNP Outputs BLCCO-4M12MT-4DO-0.5A-P

Realizacja algorytmu wyznaczania wyrazów ciągu w języku VHDL z zastosowaniem podziału projektu na moduły: FSM i Data Path.

ERASMUS + : Trail of extinct and active volcanoes, earthquakes through Europe. SURVEY TO STUDENTS.

Application Layer Functionality and Protocols

Warsztaty: Angular, ngrx, RxJS, TypeScript

Stacja sieciowa BL compact dla CANopen 4 Digital PNP Outputs BLCCO-2M12MT-4DO-2A-P

Auditorium classes. Lectures

Zestaw w IP20 TI-BL20-E-EN-8

Układy reprogramowalne i SoC Język VHDL (część 4)

Zestaw w IP20 dla PROFINET IO TI-BL20-E-PN-4

DIGA Object Dictionary opis

OSI Network Layer. Network Fundamentals Chapter 5. Version Cisco Systems, Inc. All rights reserved. Cisco Public 1

& portable system. Keep the frame, change the graphics, change position. Create a new stand!

deep learning for NLP (5 lectures)

Laboratorium Programowania Kart Elektronicznych

WYŁĄCZNIK CZASOWY OUTDOOR TIMER

Architektura typu multi cycle

Machine Learning for Data Science (CS4786) Lecture 11. Spectral Embedding + Clustering

Życie za granicą Studia

Interfejsy szeregowe. Dariusz Chaberski

Moduł 4 przekaźników sterowanych RS485

Zmiany techniczne wprowadzone w wersji Comarch ERP Altum

Pomoc do programu konfiguracyjnego RFID-CS27-Reader User Guide of setup software RFID-CS27-Reader

MDK-Plus. Licencja Node-Locked 8260 EUR 5740 EUR 3340 EUR gratis 3300 EUR 2300 EUR 1330 EUR 650 EUR 3970 EUR 2760 EUR 1600 EUR

TTIC 31210: Advanced Natural Language Processing. Kevin Gimpel Spring Lecture 9: Inference in Structured Prediction

Programowanie Mikrokontrolerów

Kamera internetowa TRACER Prospect Cam. Instrukcja obsługi. TRACER Prospect Cam Webcam User Manual

CompactPCI. PCI Industrial Computers Manufacturers Group (PICMG)

Zasady rejestracji i instrukcja zarządzania kontem użytkownika portalu

Twoje osobiste Obliczenie dla systemu ogrzewania i przygotowania c.w.u.

Języki opisu sprzętu VHDL Mariusz Rawski

Testowanie aplikacji mobilnych na platformie Android - architektura, wzorce, praktyki i narzędzia

DO MONTAŻU POTRZEBNE SĄ DWIE OSOBY! INSTALLATION REQUIRES TWO PEOPLE!

LABORATORIUM TECHNIKA CYFROWA. Pamięci. Rev.1.35

Analiza i Synteza Układów Cyfrowych

mgr inż. Tadeusz Andrzejewski JTAG Joint Test Action Group

Systemy Czasu Rzeczywistego FPGA

Rozproszone systemy internetowe

Transkrypt:

Systemy wbudowane Wykład 9: SystemC modelowanie na różnych poziomach abstrakcji Poziomy abstrakcji projektowania systemów HW/SW 12/17/2011 S.Deniziak:Systemy wbudowane 2 1

Model czasu 12/17/2011 S.Deniziak:Systemy wbudowane 3 Poziom RTL (1) 12/17/2011 S.Deniziak:Systemy wbudowane 4 2

Poziom RTL (2) Licznik: 8-bitowy clear=1: licznik 0 load=1: licznik Data_in clk= : licznik (licznik +1) mod 256 Rejestr przesuwający: 8-bitowy load=1: licznik din clk= : LR=1: licznik licznik <<1 LR=0: licznik licznik >>1 12/17/2011 S.Deniziak:Systemy wbudowane 5 Poziom RTL (3) 12/17/2011 S.Deniziak:Systemy wbudowane 6 3

Poziom RTL (4) 12/17/2011 S.Deniziak:Systemy wbudowane 7 Poziom RTL (5) 12/17/2011 S.Deniziak:Systemy wbudowane 8 4

Poziom RTL (6) 12/17/2011 S.Deniziak:Systemy wbudowane 9 Bus Cycle Accurate Model Specyfikacja na poziomie cykli kanałów komunikacyjnych Nie odwzorowuje obliczeń w komponenty sprzętowe 12/17/2011 S.Deniziak:Systemy wbudowane 10 5

Przykład: GCD (1) #include "systemc.h" SC_MODULE(euclid) { sc_in_clk clock; sc_in<bool> reset; sc_in<unsigned> a, b; sc_out<unsigned> c; sc_out<bool> ready; void compute(); SC_CTOR(euclid){ SC_THREAD(compute); sensitive << clock.pos; reset_signal_is(reset,true); } }; 12/17/2011 S.Deniziak:Systemy wbudowane 11 Przykład (2) 12/17/2011 S.Deniziak:Systemy wbudowane 12 6

UnTimed Functional Model 12/17/2011 S.Deniziak:Systemy wbudowane 13 Przykład (1) 12/17/2011 S.Deniziak:Systemy wbudowane 14 7

Przykład (2) 12/17/2011 S.Deniziak:Systemy wbudowane 15 Przykład (3) 12/17/2011 S.Deniziak:Systemy wbudowane 16 8

Przykład (4) 12/17/2011 S.Deniziak:Systemy wbudowane 17 Przykład (5) 12/17/2011 S.Deniziak:Systemy wbudowane 18 9

Timed Functional Model 12/17/2011 S.Deniziak:Systemy wbudowane 19 Modelowanie na poziomie transakcji (TLM) UTFU TF UTF (untimed) Functional level executable specification Transaction level analyze SoC architecture, early SW development estimated timing Pin level RTL/behavioral HW design and verification UTFU TF TLMT LM TLM TLM TLM RTLR TL RTL RTL RTL At TLM level, concerns only focus on mapping out data flow details: the type of data that flows and where it is stored 12/17/2011 S.Deniziak:Systemy wbudowane 20 10

Podstawowe komponenty TLM Transaction : exchange of a data or an event between two components of a modeled and simulated system Module : structural entity, which contain processes, ports, channels, and other modules Channel : implements one or more interfaces, and serves as a container for communication functionality Port : object through which a module can access a channel s interface. 12/17/2011 S.Deniziak:Systemy wbudowane 21 Typy modeli 1. Specification model 2. PE*-assembly model 3. Bus-arbitration model 4. Time-accurate communication model 5. Cycle-accurate computation model TLM 6. Implementation model * Processing elements 12/17/2011 S.Deniziak:Systemy wbudowane 22 11

PE-assembly & Bus-arbitration Models Processing elements (PEs) Message-passing channels Abstract bus channels Bus arbiter arbitrates bus conflict 12/17/2011 S.Deniziak:Systemy wbudowane 23 Time-accurate Communication model Time/cycle accurate communication (time constraint) Approximate timed computation Protocol channel provides functions for all abstraction bus transaction 12/17/2011 S.Deniziak:Systemy wbudowane 24 12

Cycle-accurate computation model Modeled at register-transfer level PE are pin accurate and execute cycle-accurately Wrappers convert data transfer from higher level of abstraction to lower level abstraction 12/17/2011 S.Deniziak:Systemy wbudowane 25 Design Tasks System Design 7 Bus-arbitration 8 model Time-accurate Communication model Component Design 4 3 Specification model 1 PE-assembly model 2 5 Implementation model Cycle-accurate Computation model 6 1. PE assembly and model generation 2. Communication exploration and busarbitration model generation 3. Protocol refinement and time-accurate communication model generation 4. RTL/ISS* synthesis 5. IP replacement 6. Communication synthesis and interconnect network generation 7. Accurate communication feedback 8. Accurate computation feedback * ISS : Instruction set simulator 12/17/2011 S.Deniziak:Systemy wbudowane 26 13

Źródła informacji o SystemC www.systemc.org SystemC User Guide SystemC Language Reference Manual http://standards.ieee.org/getieee/1666/index.html 12/17/2011 S.Deniziak:Systemy wbudowane 27 Koniec 12/17/2011 S.Deniziak:Systemy wbudowane 28 14