Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: SYNTEZA UKŁADÓW CYFROWYCH ES2D100005

Transkrypt

1 Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: SYNTEZA UKŁADÓW CYFROWYCH ES2D Ćwiczenie Nr 9 Procesor złożony Opracował: dr inż. Marian Gilewski dr inż. Walenty Owieczko Białystok 2017r.

2 1. Cel ćwiczenia. 2. Przebieg ćwiczenia. 3. Wymagania BHP 4. Sprawozdanie. 5. Literatura. 1. Cel ćwiczenia. W ćwiczeniu 9 badaliśmy prosty mikroprocesor. W części pierwszej niniejszego ćwiczenia przebadasz osobiście zaprojektowany procesor, zaś w części drugiej połączysz go z zewnętrznym licznikiem oraz chipem pamięci. Ćwiczenie opisuje poszczególne sekwencje składowe projektowania procesora. Zauważ, iż numeracja rysunków i tabel w tym ćwiczeniu jest kontynuacją z 1 i 2 części poprzedniego. 2. Część trzecia. W tej części rozszerzysz możliwości procesora, tak aby można było zrezygnować z zewnętrznego licznika oraz żeby procesor posiadał zdolność obsługi operacji zapisu i odczytu pamięci lub innych urządzeń. Dołączysz trzy instrukcje nowego typu do listy rozkazów procesora, tak jak to pokazano w tabeli 3. Operacja Wykonywana funkcja ld Rx, [Ry] Rx []Ry]] st Rx, [Ry] [Ry] [Rx] mvnz Rx, Ry if G!= 0, Rx [Ry] Tab. 3. Nowe instrukcje procesora. Instrukcja ładowania ld (load) ładuje dane do rejestru Rx z komórki pamięci zewnętrznej adresowanej zawartością rejestru Ry. Instrukcja zapamiętania st (store) gromadzi w pamięci dane z rejestru Rx pod adresem pamięci określonym zawartością rejestru Ry. Wreszcie instrukcja przeniesienia warunkowego mvnz (move in not zero) pozwala przenieść dane pod warunkiem, że zawartość rejestru G nie jest zerowa. Schemat udoskonalonego procesora pokazano na rysunku 7. Widoczne są na nim takie same rejestry R0... R6 jakie były na rysunku 1 w ćwiczeniu nr 9, jedynie rejestr R7 został przekształcony w licznik. Licznik ten pełni rolę licznika rozkazów, ustala adres pamięci, spod którego czytane są instrukcje procesora, w poprzednim ćwiczeniu zastosowano w tym celu licznik zewnętrzny. W stosunku do rejestru R7 będziemy używać określenia licznik rozkazów (program counter PC), gdyż jest to terminologia przyjęta dla procesorów przemysłowych. Gdy procesor jest zerowany, PC jest ustawiany na adres 0. W czasie startu tej instrukcji zawartość PC używana jako adres instrukcji w pamięci programu. Treść instrukcji jest zapamiętywana w IR a zawartość PC automatycznie inkrementowana, w celu wskazania następnego rozkazu (w przypadku mvi PC wskazuje bezpośredni adres danych i inkrementuje się ponownie). CPU (procesor s control unit) inkrementuje PC wykorzystując sygnał incr_pc, który jest sygnałem zezwolenia licznika. Możliwe jest również bezpośrednie załadowanie adresu do PC w wyniku wykonania instrukcji mv lub mvi, w których rejestrem docelowym operacji jest R7. W tym przypadku

3 CPU używa sygnału R7in do wykonania równoległego załadowania licznika. W ten sposób procesor może wykonywać rozkazy w dowolnym miejscu pamięci programu, w przeciwieństwie do możliwego wykonywania instrukcji następujących po sobie pod kolejnymi adresami.. Podobnie, aktualna zawartość PC może być skopiowana do innego rejestru z zastosowaniem instrukcji mv. Poniżej pokazano przykładowy program używający PC do implementacji pętli, w którym tekst następujący po znaku % jest komentarzem. Instrukcja mv R5, R7 umieszcza w R5 adres instrukcji sub R4, R2 w pamięci programu. Następnie rozkaz mvnz R7, R5 powoduje, iż rozkaz sub jest wykonywany powtarzalnie, dopóki R4 nie osiągnie wartości 0. Ten typ pętli może być używany w większym programie jako sposób realizacji opóźnień. mvi R2,#1 mvi R4,# % binary delay value mv R5,R7 % save address of next instruction sub R4,R2 % decrement delay count mvnz R7,R5 % continue subtracting until delay count gets to 0 Rys. 7. Rozbudowana wersja procesora. Rysunek 7 pokazuje dwa rejestry używane przez procesor do transferu danych. Rejestr ADDR jest używany do ustawiania adresu zewnętrznego urządzenia, takiego jak moduł pamięci, zaś rejestr DOUT jest używany przez procesor danych wysyłanych na zewnątrz.

4 Jednym z zastosowań ADDR jest odczyt lub pobieranie rozkazów z pamięci gdy procesor chce pobrać rozkaz, zawartość PC jest transferowana magistralą i ładowana do ADDR. Ten adres jest dostarczany do pamięci. W przypadku instrukcji pobierania dodatkowo procesor może czytać dane spod dowolnego adresu używając ADDR. Zarówno dane jak i rozkazy są wczytywane do procesora przez port wejściowy DIN. Procesor może zapisywać dane do zapamiętania pod zewnętrznym adresem umieszczając ten adres w ADDR, dane do zapamiętania umieszczając w DOUT i zatwierdzając stabilność informacji wyjściowej poprzez ustawienie wysokiego poziomu przerzutnika W (write). Rysunek 8 przedstawia w jaki sposób rozbudowany procesor łączy się z pamięcią lub innymi urządzeniami. Moduł pamięci zabezpiecza zarówno operacje odczytu jak i zapisu, dlatego zarówno wejścia danych jak i adresowe posiadają wejście zezwolenia zapisu. Pamięć posiada również wejście sygnału zegarowego, ponieważ adres, dane oraz wejście zezwolenia zapisu muszą być ładowane do pamięci synchronicznie, na narastającym zboczu sygnału zegarowego. Ten typ pamięci nazywany jest synchroniczną RAM. Rysunek 8 zawiera również 16 bitowy rejestr używany do zapamiętywania danych z procesora, może on być podłączony do zestawu diod LED, w celu zobrazowania danych. W celu umożliwienia procesorowi wyboru zarówno pamięci lub rejestru w czasie wykonywania operacji zapisu, układ zawiera bramki logiczne, które wykonują dekodowanie adresu. Jeżeli starsza część adresu A 15 A 14 A 13 A 12 = 0000, wówczas następuje zapis do pamięci, do komórki adresowanej młodszymi bitami. Rys. 8. Połączenia procesora z pamięcią i wyjściowym rejestrem. Rysunek 8 pokazuje n młodszych linii adresowych połączonych z pamięcią. W tym ćwiczeniu pamięć 128 komórkowa jest prawdopodobnie wystarczająca, jej wielkość implikuje n = 7 a w związku z tym jej szyna adresowa jest sterowana liniami A 6,..., A 0. Dla adresów, których A 15 A 14 A 13 A 12 = 0001, dane zapisywane przez procesor ładowane są do rejestru, którego wyjścia na rysunku nazwane są LEDs. 1. Utwórz nowy projekt rozbudowanej wersji procesora. 2. Napisz program VHDL opisujący procesor i przetestuj układ symulując funkcjonalnie: podawaj rozkazy na port DIN i obserwuj wewnętrzne sygnały procesora w czasie wykonywania instrukcji. Zwróć szczególną uwagę na zależności czasowe w komunikacji procesora z pamięcią, zważywszy, iż pamięć zewnętrzna posiada buforowane (rejestrowe)

5 porty wejściowe. 3. Utwórz nowy projekt konkretyzujący: procesor, pamięć i rejestr pokazane na rysunku 8. Użyj MegaWizard Plug-In Manager do zdefiniowania pamięci ALTSYNCRAM. Zgodnie z kolejnymi instrukcjami Wizard utwórz pamięć, która posiada 16 bitową szynę danych i głębokość 128 słów. Użyj pliku MIF do zapisania rozkazów w pamięci, wykonywanych przez procesor. 4. Zastosuj symulację funkcjonalną do przetestowania układu. Upewnij się, iż dane są poprawnie odczytywane z RAM i wykonywane przez procesor jako instrukcje. 5. Zastosuj w projekcie odpowiednie przypisania pinów. Użyj SW 17 jako przełącznika Start, KEY0 jako Reset oraz 50 MHz sygnału zegarowego. Upewnij się, czy przy częstotliwości 50 MHz nie uwidocznią się ograniczenia czasowe ustawione w Quartus II. Przeczytaj raport wygenerowany przez Timing Analyzer, żeby upewnić się czy twój układ może pracować przy tej częstotliwości. Jeżeli nie, użyj narzędzi Quartus II do analizy i modyfikacji kody VHDL. Zauważ również, wejście Start jest asynchroniczne w stosunku do sygnału zegarowego, zatem zsynchronizuj je używając przerzutników. Podłącz LEDy i obejrzyj sygnały wejściowe generowane przez procesor. 6. Skompiluj układ i załaduj FPGA. 7. Przetestuj funkcjonowanie układu wykonując rozkazy z RAM i obserwując diody. 3. Część czwarta. W tej części podłącz dodatkowe moduły I/O do twojego układu z części 3 i napisz program wykonywany przez procesor. Dodaj moduł seg7_scroll do twojego układu. Moduł ten powinien zawierać po jednym rejestrze na każdy siedmiosegmentowy wyświetlacz DE2. Każdy z rejestrów powinien bezpośrednio sterować wyświetlaczem. Utwórz niezbędny dekoder adresów, pozwalający procesorowi zapisywać do seg7_scroll. 1. Utwórz nowy projekt i napisz program w VHDL, zawierający układ z rysunku 8 i dodatkowo moduł seg7_scroll. 2. Dokonaj symulacji funkcjonalnej układu. 3. Zapewnij odpowiednie taktowanie układu i przypisanie pinów. Utwórz plik MIF pozwalający procesorowi zapisywać znaki do wyświetlaczy. Prosty program powinien zapisać słowo do wyświetlaczy i zawiesić się. Bardziej złożony program powinien przewijać informację wzdłuż wyświetlaczy, skrolować wyraz w lewo, prawo lub w obu kierunkach. 4. Przetestuj funkcjonowanie układu. 3. Część piąta. Dodaj do układu z części 4 dodatkowy moduł port_n, który pozwoli procesorowi odczytywać stan przełączników. Wartości przełączników powinny być zapisywane w rejestrze, zaś procesor powinien potrafić odczytać je wykonując instrukcję ld. Użyj dekodera adresów i multiplekserów umożliwiających procesorowi odczyt z pamięci RAM lub z port_n, w zależności od użytego adresu. 1. Narysuj schemat w jaki sposób port_n jest włączony w system. 2. Utwórz nowy projekt i napisz program w VHDL, napisz plik MIF demonstrujący użycie port_n. Interesującym rozwiązaniem byłoby, gdyby procesor skrolował informację wzdłuż wyświetlaczy siedmiosegmentowych, wcześniej odczytaną z port_n. 3. Przetestuj układ dokonując symulacji funkcjonalnej oraz załaduj FPGA i sprawdź działanie sprzętu.

6 4. Zadanie bonusowe. 1. Używając narzędzi Quartus II zlokalizuj krytyczne ścieżki w układzie twojego procesora. 2. Zmodyfikuj układ w taki sposób aby pracował z wyższymi częstotliwościami zegarowymi. 3. Rozszerz listę rozkazów procesora, czyniąc go bardziej elastycznym. Mogą to być rozkazy logiczne (AND, OR,...), przesunięcia lub rozgałęzienia lub warunków logicznych. 4. Napisz program Assembler dla twojego procesora, automatycznie generujący plik MIF. 5. Jeżeli wykonałeś wszystkie ćwiczenia stanowczo domagaj się od prowadzącego zajęcia bardzo dobrej oceny końcowej z laboratorium. 5. Wymagania BHP Warunkiem przystąpienia do wykonywania ćwiczenia jest zapoznanie się z instrukcją stanowiskową BHP stosowaną w Laboratorium i ogólnymi zasadami pracy przy stanowisku komputerowym. Instrukcje te powinny być przedstawione studentom podczas pierwszych zajęć laboratoryjnych i dostępne do wglądu w Laboratorium. Tekst instrukcji stanowiskowej obowiązującej w Laboratorium został umieszczony na początku niniejszego opracowania.