Informatyka 1. Wykład nr 6 ( ) Plan wykładu nr 6. Politechnika Białostocka. - Wydział Elektryczny. Architektura von Neumanna

Transkrypt

1 Rok akademicki 2008/2009, Wykład nr 6 2/61 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2008/2009 Wykład nr 6 ( ) Architektura von Neumanna i architektura harwardzka Struktura i funkcjonowanie komputera procesor wykonywanie rozkazów, przerwania, przerwania wielokrotne magistrale, DMA systemy pamięci komputerowych, pamięć podręczna Definicje algorytmu komputerowego Sposoby opisu algorytmów opis słowny, schemat blokowy, pseudokod, język programowania Klasyfikacje algorytmów Rok akademicki 2008/2009, Wykład nr 6 3/61 Rok akademicki 2008/2009, Wykład nr 6 4/61 Architektura von Neumanna Architektura von Neumanna jest to rodzaj architektury komputera, opisanej w 1945 roku przez matematyka Johna von Neumanna ChociaŜ nazwa pochodzi od jego nazwiska, to tego typu architektura była znana juŝ wcześniej Inne spotykane nazwy: architektura z Princeton, store-program computer (koncepcja przechowywanego programu) Architektura von Neumanna zakłada podział komputera na kilka części: jednostkę sterującą (CU, Control Unit) jednostkę arytmetyczno-logiczną (ALU) pamięć główną (Memory) urządzenia wejścia-wyjścia (Input/Output) CU oraz ALU tworzą obecnie procesor (CPU, Central Processing Unit) Architektura von Neumanna Pamięć w architekturze von Neumanna: informacje przechowywane są w komórkach pamięci (cell) o jednakowym rozmiarze, zawierających jednostki informacji zwane słowami (word) komórki pamięci tworzą uporządkowany zbiór z jednoznacznie określonymi numerami zwanymi adresami zawartość komórki pamięci moŝe zmienić tylko procesor dokonując, w wyniku wykonania rozkazu, przesłania słowa do pamięci dane oraz instrukcje programu (rozkazy) przechowywane są w tej samej pamięci i są jednakowo dostępne dla procesora dane i instrukcje zakodowane są za pomocą liczb - bez analizy programu trudno jest określić, czy dany obszar pamięci zawiera dane czy instrukcje program jest wprowadzany do systemu komputerowego poprzez urządzenia zewnętrzne i przechowywany w pamięci w sposób identyczny jak dane

2 Rok akademicki 2008/2009, Wykład nr 6 5/61 Rok akademicki 2008/2009, Wykład nr 6 6/61 Architektura von Neumanna Charakterystyka architektury von Neumanna: praca systemu komputerowego polega na sekwencyjnym odczytywaniu instrukcji z pamięci komputera i ich wykonywaniu w procesorze wykonanie rozkazu polega na: pobraniu z pamięci słowa będącego kodem instrukcji pobraniu z pamięci danych przetworzeniu danych (wykonanie instrukcji) zapisaniu wyników do pamięci system komputerowy ma skończoną i funkcjonalnie pełną listę rozkazów procesor komunikuje się z pamięcią przy wykorzystaniu jednej magistrali danych - nie moŝe zatem w tym samym czasie odczytywać danych i instrukcji wadą architektury von Neumanna jest ograniczony transfer pomiędzy procesorem a pamięcią (von Neumann bottleneck) - procesor jest w stanie szybko przetwarzać dane, ale musi czekać na ich przesyłane do lub z pamięci (rozwiązanie - zastosowanie pamięci podręcznej cache) Architektura harwardzka Architektura komputera, w której pamięć danych programu jest oddzielona od pamięci instrukcji Nazwa architektury pochodzi od nazwy komputera Harward Mark I, zaprojektowanego przez Howarda Aikena, w którym pamięć instrukcji stanowiła taśma dziurkowana, zaś pamięć danych - elektromechaniczne liczniki Rok akademicki 2008/2009, Wykład nr 6 7/61 Rok akademicki 2008/2009, Wykład nr 6 8/61 Architektura harwardzka Pamięci przeznaczone do przechowywania danych i instrukcji nie muszą być takie same, mogą róŝnić się technologią wykonania, strukturą adresowania, długością słowa Pamięć na instrukcje jest zazwyczaj większa niŝ pamięć na dane Pamięć instrukcji i danych zajmują inną przestrzeń adresową RóŜnice między architekturą harwardzką a von Neumanna W architekturze harwardzkiej: pamięć instrukcji i pamięć danych zajmują róŝne przestrzenie adresowe pamięć instrukcji i pamięć danych mają oddzielne szyny (magistrale) do procesora pamięć instrukcji i pamięć danych są zaimplementowane w inny sposób Procesor moŝe w tym samym czasie czytać instrukcje oraz uzyskiwać dostęp do danych Dzięki prostszej budowie oraz moŝliwości jednoczesnego odczytywania instrukcji i danych architektura harwardzka jest szybsza od architektury von Neumanna Architektura harwardzka jest stosowana w mikrokomputerach jednoukładowych, procesorach sygnałowych oraz przy dostępie procesora do pamięci cache (w komputerach osobistych - PC) Architektura von Neumanna Magistrala instrukcji Pamięć programu (instrukcje programu) Procesor Magistrala danych Pamięć danych (dane programu) Architektura harwardzka

3 Rok akademicki 2008/2009, Wykład nr 6 9/61 Rok akademicki 2008/2009, Wykład nr 6 10/61 Zmodyfikowana architektura harwardzka (mieszana) Zmodyfikowana architektura harwardzka łączy w sobie cechy architektury harwardzkiej i architektury von Neumanna W architekturze tej oddzielone są pamięci danych i rozkazów, lecz wykorzystują one wspólną magistralę danych i adresową Część pamięci instrukcji moŝe zawierać stałe dane, np. łańcuchy znaków, które mogą być przesyłane bezpośrednio do procesora z pominięciem pamięci na dane - zapewnia to oszczędność pamięci na dane Dodatkowo w architekturze tego typu istnieją odpowiednie połączenia i instrukcje umoŝliwiające przesyłanie danych z pamięci instrukcji do pamięci danych Architektura von Neumanna i harwardzka - podsumowanie W obecnie stosowanych procesorach występują elementy obu architektur: von Neumanna i harwardzkiej Pamięć operacyjna komputera jest to typowa architektura von Neumanna Pamięć cache jest podzielona na pamięć instrukcji i pamięć danych - jeśli danych nie ma w pamięci cache to są ściągane z pamięci głównej Z punktu widzenia programisty posługujemy się architekturą von Neumana, zaś implementacje sprzętowe zawierają architekturę harwardzką Większość stosowanych obecnie mikrokontrolerów jest oparta na zmodyfikowanej architekturze harwardzkiej, np. AVR (Atmel) TMS320 (Texas Instruments) ZiLOG Z8Encore! Rok akademicki 2008/2009, Wykład nr 6 11/61 Rok akademicki 2008/2009, Wykład nr 6 12/61 Architektura i organizacja systemu komputerowego Przedstawienie struktury i zasady działania komputerów jest zagadnieniem dość skomplikowanym, gdyŝ: istnieje ogromna róŝnorodność sprzętu komputerowego technika komputerowa rozwija się bardzo szybko, pojawiają się nowe technologie, interfejsy, standardy komputer jest systemem złoŝonym z bardzo duŝej liczby elementów Z powyŝszych powodów zazwyczaj przedstawia się hierarchiczną strukturę systemu komputerowego system hierarchiczny jest to układ wzajemnie powiązanych podsystemów, z których kaŝdy ma równieŝ strukturę hierarchiczną na kaŝdym poziomie określana jest: struktura składników systemu - sposób ich wzajemnego powiązania funkcje składników systemu - działanie poszczególnych składników jako części struktury Struktura komputera Komputer składa się z czterech głównych składników strukturalnych: procesor (jednostka centralna, CPU) - steruje działaniem komputera i realizuje funkcje przetwarzania danych pamięć główna - przechowuje dane wejście-wyjście - przenosi dane między komputerem a jego otoczeniem zewnętrznym połączenia systemu - wszystkie mechanizmy zapewniające komunikację między jednostką centralną, pamięcią główną a wejściem-wyjściem Wszystkie powyŝsze składniki mogą występować w komputerze pojedynczo lub w większej liczbie

4 Rok akademicki 2008/2009, Wykład nr 6 13/61 Rok akademicki 2008/2009, Wykład nr 6 14/61 Struktura procesora Główne składniki strukturalne procesora to: jednostka sterująca - steruje działaniem procesora i pośrednio całego komputera jednostka arytmetyczno-logiczna (ALU) - realizuje funkcję przetwarzania danych przez komputer rejestry - realizują wewnętrzne przechowywanie danych w procesorze połączenia procesora - wszystkie mechanizmy zapewniające komunikację między jednostką sterującą, ALU i rejestrami Wykonywanie rozkazów Podstawowe zadanie komputera to wykonywanie programu Program składa się z zestawu rozkazów przechowywanych w pamięci Rozkazy są przetwarzane w dwu krokach: Cykl pobierania (ang. fetch): odczytanie rozkazu z pamięci do śledzenia, który rozkaz ma być pobrany słuŝy rejestr zwany licznikiem rozkazów (PC) lub wskaźnikiem instrukcji (IP) jeśli procesor nie otrzyma innego polecenia, to powoduje inkrementację licznika PC po kaŝdym pobraniu rozkazu i wykonuje następny rozkaz w ciągu Rok akademicki 2008/2009, Wykład nr 6 15/61 Rok akademicki 2008/2009, Wykład nr 6 16/61 Wykonywanie rozkazów Podstawowe zadanie komputera to wykonywanie programu Program składa się z zestawu rozkazów przechowywanych w pamięci Rozkazy są przetwarzane w dwu krokach: Cykl wykonywania (ang. execution): moŝe zawierać kilka operacji, jest zaleŝny od natury rozkazu pobrany rozkaz jest ładowany do rejestru w procesorze zwanego rejestrem rozkazu (IR) rozkaz ma formę kodu binarnego określającego działania, które ma podjąć procesor procesor interpretuje rozkaz i przeprowadza wymagane działania Wykonywanie rozkazów W celu przyspieszenia pracy systemu stosuje się tzw. wstępne pobranie instrukcji (ang. prefetching) Operacje wykonywane przez procesor moŝna podzielić na cztery grupy: CP1 CW1 CP2 CW2 CP3 CW3 CP1 CW1 CP2 CW2 prefeching CP3 CW3 czas CP - cykl pobierania CW - cykl wykonywania przesłanie danych z procesora do pamięci lub odwrotnie przesłanie danych z procesora do modułu we/wy lub odwrotnie przetwarzanie danych - operacje arytmetyczne lub logiczne na danych sterowanie - np. zmiana sekwencji wykonywania programu, czyli pobranie innego rozkazu niŝ kolejny Wykonywanie rozkazów moŝe zawierać kombinacje powyŝszych działań

5 Rok akademicki 2008/2009, Wykład nr 6 17/61 Rok akademicki 2008/2009, Wykład nr 6 18/61 Wykonywanie rozkazów Graf stanów cyklu wykonania rozkazu ma następującą postać: Wykonywanie rozkazów Graf stanów cyklu wykonania rozkazu ma następującą postać: (3) - analizowanie rozkazu w celu określenia rodzaju operacji, która ma być wykonana oraz w celu określenia argumentu (jednego lub kilku) (8) - zapisanie wyniku w pamięci lub skierowanie go do we/wy Mogą wystąpić sytuacje, w których jeden rozkaz moŝe określać operacje na wektorze liczb lub na szeregu znaków, co wymaga powtarzania operacji pobrania i/lub przechowywania Nie wszystkie stany z powyŝszego schematu muszą występować Rok akademicki 2008/2009, Wykład nr 6 19/61 Rok akademicki 2008/2009, Wykład nr 6 20/61 Wykonywanie rozkazów KaŜdy rozkaz przechowywany jest w postaci binarnej, ma określony format i uŝywa określonego trybu adresowania Format rozkazu jest to sposób rozmieszczenia informacji w kodzie rozkazu Rozkaz zawiera: kod operacji - rodzaj wykonywanej operacji argumenty / adresy argumentów wykonywanych operacji Tryb adresowania jest to sposób określania miejsca przechowywania argumentów rozkazu (operandów) Kod operacji Operandy adresowanie natychmiastowe - argument znajduje się w kodzie rozkazu adresowanie bezpośrednie - adres argumentu znajduje się w kodzie rozkazu adresowanie rejestrowe - argument znajduje się w rejestrze adresowanie pośrednie - adres argumentu znajduje się w rejestrze Przerwania Wykonywanie kolejnych rozkazów przez procesor moŝe być przerwane poprzez wystąpienie tzw. przerwania MoŜna wyróŝnić kilka klas przerwań: programowe - generowane po wystąpieniu błędu podczas wykonania rozkazu (np. przepełnienie arytmetyczne, dzielenie przez zero) zegarowe - generowane przez wewnętrzny zegar procesora we/wy - generowane przez sterownik we/wy w celu zasygnalizowania normalnego zakończenia operacji lub zasygnalizowania błędu uszkodzenie sprzętu - generowane przez uszkodzenie, np. defekt zasilania, błąd parzystości pamięci Przerwania zostały zaimplementowane w celu poprawienia efektywności przetwarzania Poprzez wykorzystanie przerwań procesor moŝe wykonywać inne rozkazy, gdy jest realizowana operacja we/wy

6 Rok akademicki 2008/2009, Wykład nr 6 21/61 Rok akademicki 2008/2009, Wykład nr 6 22/61 Przerwania Aby dostosować się do przerwań do cyklu rozkazu jest dodawany cykl przerwania: Przerwania Jak działa przerwanie? Po sygnale przerwania procesor: zawiesza wykonanie bieŝącego programu i zachowuje jego kontekst ustawia licznik programu na początkowy adres programu obsługi przerwania wykonuje program obsługi przerwania wznawia wykonywanie programu uŝytkowego Rok akademicki 2008/2009, Wykład nr 6 23/61 Rok akademicki 2008/2009, Wykład nr 6 24/61 Przerwania wielokrotne Podczas obsługi jednego przerwania moŝe pojawić się sygnał kolejnego przerwania Problem przerwań wielokrotnych rozwiązywany jest na dwa sposoby: uniemoŝliwienie innych przerwań, jeśli jakiekolwiek inne przerwanie jest przetwarzane określenie priorytetów przerwań - przerwanie o wyŝszym priorytecie powoduje przerwanie programu obsługi przerwania o niŝszym priorytecie Struktura połą łączeń: : magistrala Struktura połączeń jest to zbiór ścieŝek łączących podstawowe moduły komputera, tj. procesor, pamięć i urządzenia wejścia/wyjścia Najczęściej stosowana struktura połączeń to magistrala Magistrala jest wspólnym nośnikiem transmisji, do którego dołączonych jest wiele urządzeń, a sygnały wysyłane przez jedno z nich mogą być odbierane przez pozostałe urządzenia Magistrala składa się z wielu linii komunikacyjnych, którym przypisane jest określone znaczenie i określona funkcja Fizycznie magistrala jest zbiorem równoległych połączeń elektrycznych System komputerowy zawiera pewną liczbę róŝnych magistrali Magistrala łącząca główne zasoby komputera (procesor, pamięć, wejście/wyjście) nazywana jest magistralą systemową

7 Rok akademicki 2008/2009, Wykład nr 6 25/61 Rok akademicki 2008/2009, Wykład nr 6 26/61 Magistrala Linie moŝna podzielić na trzy grupy: linie danych, adresów i sterowania Magistrala Linie moŝna podzielić na trzy grupy: linie danych, adresów i sterowania Magistrala Magistrala Linie danych: przenoszą dane między modułami systemu wszystkie linie danych nazywane są szyną danych liczba linii określa szerokość szyny danych (8, 16, 32, 64 bity) Linie adresowe: słuŝą do określania źródła i miejsca przeznaczenia danych przesyłanych magistralą liczba linii adresowych (szerokość szyny adresowej) określa maksymalną moŝliwą pojemność pamięci systemu Rok akademicki 2008/2009, Wykład nr 6 27/61 Rok akademicki 2008/2009, Wykład nr 6 28/61 Magistrala Linie moŝna podzielić na trzy grupy: linie danych, adresów i sterowania Struktury wielomagistralowe W przypadku większej liczby urządzeń podłączonych do magistrali znacząco spada jej wydajność Magistrala Rozwiązaniem tego problemu są struktury wielomagistralowe o określonej hierarchii Linie sterowania: słuŝą do sterowania dostępem do linii danych i linii adresowych

8 Rok akademicki 2008/2009, Wykład nr 6 29/61 Rok akademicki 2008/2009, Wykład nr 6 30/61 Typy magistral ISA (ang. Industry Standard Architecture) 1981 rok 8-bitowa (XT) i 16-bitowa (AT) szyna danych 24-bitowa szyna adresowa teoretyczna przepustowość: 8 MB/s (praktycznie: 1,6-1,8 MB/s) PCI (ang. Peripheral Component Interconnect) PCI 2.0, 1993 rok, 32-bitowa szyna danych, przepustowość: 133 MB/s PCI 2.1, 1994 rok, 64-bitowa szyna danych, przepustowość: 533 MB/s PCI 2.2, 1999 rok, 64-bitowa szyna danych, przepustowość: 533 MB/s PCI 3.0, 2002 rok, 64-bitowa szyna danych, przepustowość: 533 MB/s PCI-Express (PCIe, PCI-E) 2004 rok magistrala lokalna typu szeregowego, łącząca dwa punkty występuje w kilku wariantach: x1 (250 MB/s), x2 (500 MB/s), x4 (1000 MB/s), x8 (2000 MB/s), x16 (4000 MB/s), x32 (8000 MB/s) DMA - bezpośredni dostęp p do pamięci Struktura połączeń musi umoŝliwiać przesyłanie następujących danych: DMA - bezpośredni dostęp do pamięci: najczęściej procesor bezpośrednio odczytuje dane z pamięci i zapisuje oraz komunikuje się z urządzeniami wejścia/wyjścia w pewnych przypadkach poŝądane jest umoŝliwienie bezpośredniej wymiany danych między we/wy a pamięcią podczas takiego przesyłania moduł we/wy odczytuje lub zapisuje rozkazy w pamięci, uwalniając proces od odpowiedzialności za tę wymianę powyŝsze operacje nazywane są bezpośrednim dostępem do pamięci (ang. DMA - Direct Memory Access) Rok akademicki 2008/2009, Wykład nr 6 31/61 Rok akademicki 2008/2009, Wykład nr 6 32/61 Systemy pamięci komputerowych Ze względu na połoŝenie pamięci w stosunku do komputera wyróŝniamy pamięć: procesora (rejestry) wewnętrzną (pamięć główna) zewnętrzną (pamięć pomocnicza - pamięci dyskowe i taśmowe) Parametry charakteryzujące pamięć: pojemność - maksymalna liczba informacji jaką moŝna przechowywać w danej pamięci; wyraŝana w bitach lub bajtach czas dostępu - czas niezbędny do zrealizowania operacji odczytu lub zapisu, tj. czas od chwili doprowadzenia adresu do chwili zmagazynowania lub udostępnienia danych czas cyklu pamięci - czas dostępu plus dodatkowy czas, który musi upłynąć zanim będzie mógł nastąpić kolejny dostęp szybkość przesyłania (transferu) - maksymalna liczba danych jakie moŝna odczytać z pamięci lub zapisać do pamięci w jednostce czasu Systemy pamięci komputerowych Ze względu na sposób dostępu do danych wyróŝniamy: dostęp sekwencyjny (pamięci taśmowe) dostęp bezpośredni (pamięci dyskowe) dostęp swobodny (pamięć główna) dostęp skojarzeniowy (pamięć podręczna) Dostęp sekwencyjny: jednostka danych to rekord dostęp do rekordów jest moŝliwy w określonej sekwencji liniowej przejście z jednego rekordu do następnego następuje poprzez przepuszczenie i odrzucenie rekordów pośrednich czas dostępu do róŝnych rekordów moŝe bardzo róŝnić się

9 Rok akademicki 2008/2009, Wykład nr 6 33/61 Rok akademicki 2008/2009, Wykład nr 6 34/61 Systemy pamięci komputerowych Dostęp bezpośredni: odczyt i zapis realizowany jest za pomocą tego samego mechanizmu poszczególne bloki (rekordy) mają unikatowy adres oparty na fizycznej lokacji dostęp jest realizowany przez bezpośredni dostęp do najbliŝszego otoczenia, po którym następuje sekwencyjne poszukiwanie, liczenie lub oczekiwanie w celu osiągnięcia lokacji finalnej Dostęp swobodny: kaŝda adresowalna lokacja w pamięci ma unikatowy fizycznie wbudowany mechanizm adresowania czas dostępu jest stały i niezaleŝny od poprzednich operacji dostępu Dostęp skojarzeniowy: kaŝda lokacja ma własny mechanizm adresowania czas dostępu jest stały i niezaleŝny od poprzednich operacji dostępu słowa są wprowadzane na podstawie części swojej zawartości, a nie na podstawie całego adresu Hierarchia pamięci Istnieją wzajemne zaleŝności pomiędzy parametrami pamięci: kosztem, pojemnością i czasem dostępu: mniejszy czas dostępu - większy koszt na bit większa pojemność - mniejszy koszt na bit większa pojemność - dłuŝszy czas dostępu W systemach komputerowych nie stosuje się jednego typu pamięci, ale hierarchię pamięci Rozpatrując hierarchię od góry do dołu obserwujemy zjawiska: malejący koszt na bit rosnącą pojemność rosnący czas dostępu malejącą częstotliwość dostępu do pamięci przez procesor Rok akademicki 2008/2009, Wykład nr 6 35/61 Rok akademicki 2008/2009, Wykład nr 6 36/61 Półprzewodnikowa pamięć główna RAM (ang. Random Access Memory) - pamięć o dostępie swobodnym odczyt i zapis następuje za pomocą sygnałów elektrycznych pamięć ulotna - po odłączeniu zasilania dane są tracone dzieli się na pamięć dynamiczną DRAM i statyczną SRAM DRAM: przechowuje dane podobnie jak kondensator ładunek elektryczny wymaga operacji odświeŝania jest mniejsza, gęściej upakowana i tańsza niŝ pamięć statyczna stosowana jest do budowy głównej pamięci operacyjnej komputera SRAM: przechowuje dane za pomocą przerzutnikowych konfiguracji bramek logicznych nie wymaga operacji odświeŝania jest szybsza i droŝsza od pamięci dynamicznej stosowana jest do budowy pamięci podręcznej Półprzewodnikowa pamięć główna ROM (ang. Read-Only Memory) - pamięć stała pamięć o dostępie swobodnym przeznaczona tylko do odczytu dane są zapisywane podczas procesu wytwarzania pamięć nieulotna PROM (ang. Programmable ROM) - programowalna pamięć ROM pamięć nieulotna, moŝe być zapisywana tylko jeden raz zapis jest realizowany elektrycznie po wyprodukowaniu Inne typy pamięci: EPROM - pamięć wielokrotnie programowalna, kasowanie następuje przez naświetlanie promieniami UV EEPROM - pamięć kasowana i programowana na drodze czysto elektrycznej Flash - rozwinięcie koncepcji pamięci EEPROM, moŝliwe kasowanie i programowanie bez wymontowywania pamięci z urządzenia, występuje w dwóch odmianach: NOR (Flash BIOS), NAND (pen drive, karty pamięci)

10 Rok akademicki 2008/2009, Wykład nr 6 37/61 Rok akademicki 2008/2009, Wykład nr 6 38/61 Pamięć podręczna Zastosowanie pamięci podręcznej ma na celu przyspieszenie dostępu procesora do pamięci głównej W systemie komputerowym występuje względnie duŝa i wolniejsza pamięć główna oraz mniejsza i szybsza pamięć podręczna Pamięć podręczna Do pamięci podręcznej jest przesyłany cały blok, gdyŝ ze względu na tzw. zjawisko lokalności odniesień, istnieje duŝe prawdopodobieństwo, Ŝe przyszłe odniesienia będą dotyczyły innych słów w tym samym bloku pamięć podręczna zawiera kopię części zawartości pamięci głównej przed odczytaniem słowa z pamięci następuje sprawdzenie czy znajduje się ono w pamięci podręcznej jeśli tak, to jest przesyłane do procesora jeśli nie, to blok pamięci głównej (ustalona liczba słów) jest wczytywany do pamięci podręcznej, a następnie słowo jest przesyłane do procesora Rok akademicki 2008/2009, Wykład nr 6 39/61 Rok akademicki 2008/2009, Wykład nr 6 40/61 Algorytm - definicje Definicja 1 Algorytm to skończony, uporządkowany ciąg jasno zdefiniowanych czynności, koniecznych do wykonania pewnego zadania Definicja 2 Metoda rozwiązania zadania Definicja 3 Ściśle określona procedura obliczeniowa, która dla właściwych danych wejściowych zwraca Ŝądane dane wyjściowe zwane wynikiem działania algorytmu Definicja 4 Skończony zbiór reguł, wskazujący kolejność operacji przy rozwiązywaniu problemu pewnego typu Algorytmy Słowo algorytm pochodzi od nazwiska Mohammed ibn Musa al-khowarizmiego (po łacinie pisane jako Algorismus), matematyka perskiego z IX wieku i początkowo oznaczało w Europie sposób obliczeń oparty na dziesiętnym systemie liczbowym Badaniem algorytmów zajmuje się algorytmika Algorytm moŝe zostać zaimplementowany w postaci programu komputerowego lub dla innego urządzenia Ten sam algorytm moŝe być zaimplementowany w róŝny sposób przy uŝyciu róŝnych języków programowania Jeśli dany algorytm da się wykonać na maszynie o dostępnej mocy obliczeniowej i pamięci oraz akceptowalnym czasie, to mówi się Ŝe jest to algorytm obliczalny

11 Rok akademicki 2008/2009, Wykład nr 6 41/61 Rok akademicki 2008/2009, Wykład nr 6 42/61 Algorytmy Podstawowe cechy algorytmu Algorytm powinien posiadać dane wejściowe (w ilości większej lub równej zeru) pochodzące z dobrze zdefiniowanego zbioru Algorytm powinien zwracać pewien wynik Algorytm powinien być precyzyjnie zdefiniowany (kaŝdy krok algorytmu musi być jednoznacznie określony) Sposoby opisu algorytmów 1. Opis w punktach, w języku naturalnym (opis słowny, lista kroków) 2. Za pomocą schematu blokowego 3. Z zastosowaniem pseudokodu (język publikacyjny), czyli niezbyt formalnej odmianie języka programowania (np. odformalizowany Pascal, C, C++) 4. W konkretnym języku programowania, np. w Pascalu, C, C++, Matlabie Algorytm powinien być zawsze poprawny (dla kaŝdego z załoŝonego dopuszczalnego zestawu danych wejściowych) Algorytm powinien zawsze kończyć się po skończonej liczbie kroków (powinna istnieć poprawnie działająca reguła stopu algorytmu) Algorytm powinien być efektywny (jak najkrótszy czas wykonania i jak najmniejsze zapotrzebowanie na pamięć) Rok akademicki 2008/2009, Wykład nr 6 43/61 Rok akademicki 2008/2009, Wykład nr 6 44/61 Opis słowny s algorytmu Opis słowny przypomina przepis kulinarny z ksiąŝki kucharskiej Schematy blokowe Elementy występujące na schematach blokowych: Przykład: Algorytm: Tortilla (na podstawie PodróŜy kulinarnych R. Makłowicza) STOP Dane wejściowe: Dane wyjściowe: Kolejne kroki: 0,5 kg ziemniaków, 100 g kiełbasy Chorizo, 8 jajek gotowa Tortilla początek algorytmu moŝe występować tylko jeden raz koniec algorytmu musi występować przynajmniej jeden raz 1. Ziemniaki obrać i pokroić w plasterki 2. Kiełbasę pokroić w plasterki 3. Ziemniaki wrzucić na gorącą oliwę na patelni i przyrumienić z obu stron 4. Kiełbasę wrzucić na gorącą oliwę na patelni i przyrumienić z obu stron 5. Ubić jajka i dodać do połączonych ziemniaków i kiełbasy 6. Dodać sól i pieprz 7. UsmaŜyć z obu stron wielki omlet nadziewany chipsami ziemniaczanymi z kiełbaską Opis operacji elementarna instrukcja blok funkcyjny operacje obliczeniowe lub organizacyjne blok decyzyjny operacje warunkowe testy

12 Rok akademicki 2008/2009, Wykład nr 6 45/61 Rok akademicki 2008/2009, Wykład nr 6 46/61 Sposoby opisu algorytmów - przykłady Sposoby opisu algorytmów - przykłady algorytm Euklidesa znajdowania największego wspólnego dzielnika dwóch liczb - NWD(a,b) algorytm Euklidesa znajdowania największego wspólnego dzielnika dwóch liczb - NWD(a,b) Opis w punktach: Dane wejściowe: niezerowe liczby naturalne a i b NWD(1675,3752) =? Dane wyjściowe: Kolejne kroki: NWD(a,b) 1. Czytaj liczby a i b 2. Dopóki a i b są większe od zera, powtarzaj krok 3, a następnie przejdź do kroku 4 3. Jeśli a jest większe od b, to weź za a resztę z dzielenia a przez b, w przeciwnym razie weź za b resztę z dzielenia b przez a 4. Przyjmij jako największy wspólny dzielnik tę z liczb a i b, która pozostała większa od zera 5. Drukuj NWD(a,b) a b NWD(1675,3752) = 67 Dzielenie większej liczby przez mniejszą b/a = 3752/1675 = 2 reszta 402 a/b = 1675/402 = 4 reszta 67 b/a = 402/67 = 6 reszta 0 KONIEC Zamiana b = 402 a = 67 b = 0 Rok akademicki 2008/2009, Wykład nr 6 47/61 Rok akademicki 2008/2009, Wykład nr 6 48/61 Sposoby opisu algorytmów - przykłady Sposoby opisu algorytmów - przykłady algorytm Euklidesa znajdowania największego wspólnego dzielnika dwóch liczb - NWD(a,b) algorytm Euklidesa znajdowania największego wspólnego dzielnika dwóch liczb - NWD(a,b) Schemat blokowy: Pseudokod: NWD(a,b) while a>0 i b>0 do if a>b then a a mod b else b b mod a if a>0 then return a else return b

13 Rok akademicki 2008/2009, Wykład nr 6 49/61 Rok akademicki 2008/2009, Wykład nr 6 50/61 Sposoby opisu algorytmów - przykłady Sposoby opisu algorytmów - przykłady algorytm Euklidesa znajdowania największego wspólnego dzielnika dwóch liczb - NWD(a,b) zamiana zapisu liczby naturalnej l danej w systemie dziesiętnym, na zapis w systemie pozycyjnym o podstawie p Język C: int NWD(int a, int b) { while (a>0 && b>0) if (a>b) a = a % b; else b = b % a; if (a>0) return a; else return b; } Opis w punktach: Dane wejściowe: Dane wyjściowe: Kolejne kroki: 1. Czytaj liczby l i p liczba l w systemie dziesiętnym, podstawa systemu p zapis liczby l w systemie o podstawie p 2. Dopóki l > 0 powtarzaj krok 3 3. Wykonaj dzielenie całkowite liczby l przez p, resztę z dzielenia zapamiętaj jako kolejną cyfrę przedstawienia liczby l w nowym systemie pozycyjnym 4. Drukuj cyfry przedstawienia liczby l w nowym systemie pozycyjnym w odwrotnej kolejności niŝ były zapamiętywane Rok akademicki 2008/2009, Wykład nr 6 51/61 Rok akademicki 2008/2009, Wykład nr 6 52/61 Sposoby opisu algorytmów - przykłady zamiana zapisu liczby naturalnej l danej w systemie dziesiętnym, na zapis w systemie pozycyjnym o podstawie p 1751 (10) =?(6) 1751(10) = 12035(6) 1751/ 6 291/ 6 48 / 6 8 / 6 1/ 6 = = = = = reszta reszta reszta reszta reszta kolejność odczytywania cyfr liczby w systemie szóstkowym Klasyfikacje algorytmów Podstawowe paradygmaty tworzenia programów komputerowych: strategia dziel i zwycięŝaj programowanie dynamiczne algorytmy zachłanne programowanie liniowe algorytmy siłowe (brute force) algorytmy probabilistyczne heurystyka NajwaŜniejsze techniki implementacji algorytmów komputerowych: proceduralność obiektowość praca sekwencyjna praca wielowątkowa praca równoległa rekurencja

14 Rok akademicki 2008/2009, Wykład nr 6 53/61 Rok akademicki 2008/2009, Wykład nr 6 54/61 Strategia dziel i zwycięŝ ęŝaj Strategia dziel i zwycięŝaj (ang. divide and conquer) jest strategią konstruowania algorytmów, jedną z najefektywniejszych metod w informatyce W strategii tej zazwyczaj rekurencyjnie dzielimy problem na dwa lub więcej mniejszych problemów tego samego (lub podobnego) typu tak długo, aŝ stanie się on wystarczająco prosty do bezpośredniego rozwiązania Rozwiązania otrzymane dla mniejszych podproblemów są scalane w celu uzyskania rozwiązania całego zadania Przykłady zastosowań: sortowanie szybkie (quicksort) wyszukiwanie binarne - polega na sprawdzeniu czy szukany element znajduje się w uporządkowanej tablicy, jeśli tak, to zwraca jego indeks Programowanie dynamiczne Konstrukcja programu wykorzystującego zasadę programowania dynamicznego moŝe być sformułowana w trzech etapach: Koncepcja: Inicjacja: Progresja: dla danego problemu stwórz rekurencyjny model jego rozwiązania (wraz z jednoznacznym określeniem przypadków elementarnych) stwórz tablicę, w której będzie moŝna zapamiętywać rozwiązania przypadków elementarnych i podproblemów, które zostaną obliczone na ich podstawie wpisz do tablicy wartości numeryczne odpowiadające przypadkom elementarnym na podstawie wartości wpisanych do tablicy, uŝywając formuły rekurencyjnej, oblicz rozwiązanie problemu wyŝszego rzędu i wpisz je do tablicy postępuj w ten sposób do osiągnięcia poŝądanej wartości Rok akademicki 2008/2009, Wykład nr 6 55/61 Rok akademicki 2008/2009, Wykład nr 6 56/61 Programowanie dynamiczne - przykład Koncepcja: (F 10 w ciągu Fibonaciego) Inicjacja: Progresja: model rekurencyjny rozwiązania + przypadki elementarne F, tablica z rozwiązaniem 0 = 0 F1 = 1, Fn = Fn 1 + Fn 2 n F n wpisanie do tablicy wartości dla przypadków elementarnych n F n 0 1 obliczenie rozwiązań problemów wyŝszego rzędu aŝ do osiągnięcia poŝądanej wartości i wpisanie ich do tablicy n F n Algorytmy zachłanne anne Algorytm zachłanny (ang. greedy algorithm) jest to algorytm, w którym w celu rozwiązania pewnego zadania w kaŝdym kroku dokonuje się zachłannego, tj. najlepiej rokującego w danym momencie wyboru rozwiązania częściowego Algorytm podejmuje decyzję lokalnie optymalną, dokonuje wyboru wydającego się w danej chwili najlepszym, kontynuując rozwiązanie podproblemu wynikające z podjętej decyzji Algorytmy zachłanne stosowane są przede wszystkim w optymalizacji Musi zawsze istnieć kryterium pozwalające ocenić jakość rozwiązania Dokonywany lokalnie najkorzystniejszy wybór ma w załoŝeniu prowadzić do znalezienia globalnego optymalnego rozwiązania

15 Rok akademicki 2008/2009, Wykład nr 6 57/61 Rok akademicki 2008/2009, Wykład nr 6 58/61 Koniec wykładu nr 6 Źródła a (KsiąŜ ąŝki): Biernat J.: Architektura komputerów. Oficyna Wydawnicza Politechniki Wrocławskiej, Wrocław, Rozdz Koncepcja programu pamiętanego (str ) Rozdz. 9. System pamięci (str ) Dziękuj kuję za uwagę! Ogrodzki J.: Wstęp do systemów komputerowych. Oficyna Wydawnicza Politechniki Warszawskiej, Warszawa, Rozdz. 1. Podstawy funkcjonowania procesora (str. 7-25) Rozdz. 2. Cykl rozkazu - wykonywanie i sterowanie (str ) Rozdz. 5. Pamięci fizyczne systemów komputerowych (str ) Rozdz. 6. Sytuacje wyjątkowe i system wejścia-wyjścia (str ) Stallings W.: Organizacja i architektura systemu komputerowego. Projektowanie systemu a jego wydajność. WNT, Warszawa, Rozdz Krótka historia komputerów. Maszyna von Neumanna (str ) Rozdz Działanie komputera (str ) Rozdz Połączenia magistralowe (str ) Rozdz Przegląd systemów pamięci komputerowych (str ) Rozdz Pamięć podręczna (str ) Rok akademicki 2008/2009, Wykład nr 6 59/61 Rok akademicki 2008/2009, Wykład nr 6 60/61 Źródła a (KsiąŜ ąŝki): Źródła a (Internet): Wojtuszkiewicz K.: Urządzenia techniki komputerowej. Część 1. Jak działa komputer?. PWN, Warszawa, Rozdz Pamięci (str ) Rozdz Pojęcie systemu mikroprocesorowego (str ) Rozdz Podstawy działania mikroprocesora (str ) Rozdz Układy wejścia/wyjścia (str ) Rozdz Operacje wejścia/wyjścia (str ) Rozdz Pamięć wirtualna (str ) Rozdz Koncepcja pamięci podręcznej (cache) (str ) Rozdz Standard ISA (str ) Rozdz Standardy magistrali rozszerzającej (str ) - Architektura von Neumanna - Architektura harwardzka - Zmodyfikowana architektura harwardzka - Algorytm - Dziel i zwycięŝaj - Programowanie dynamiczne - Algorytm zachłanny - von Neumann architecture - Harvard architecture - Modified Hardvard architecture

16 Rok akademicki 2008/2009, Wykład nr 6 61/61 Źródła a (Internet): - von Neumann architecture - Harvard architecture - Modified Hardvard architecture