Architektura komputera...2 Pojęcie systemu mikroprocesorowego...2 Schemat blokowy systemu mikroprocesorowego...3 Procesory rodziny Intel 80x86...

Transkrypt

1 Architektura komputera...2 Pojęcie systemu mikroprocesorowego...2 Schemat blokowy systemu mikroprocesorowego...3 Procesory rodziny Intel 80x Podstawowe wersje procesora Pentium...4 Płyty główne systemu ISA...6 Wstęp...6 Podsystem ISA...7 BIOS (Basic Input Output system)...10 Standardy magistrali rozszerzającej...12 ISA...12 EISA...12 VESA-Local Bus...12 PCI...13 Pozostałe układy płyty głównej...15 Chipsety...15 Urządzenia Plug and Play...17

2 Architektura komputera Pojęcie systemu mikroprocesorowego Układy cyfrowe słuŝą do przetwarzania informacji. Przetwarzanie informacji polega na dostarczeniu do układu bądź systemu danych, które poddawane są określonym działaniom, dzięki którym otrzymujemy wyniki. Wynikami mogą być przykładowo sygnały sterujące pracą pewnych urządzeń, obrazy, teksty, dźwięki. Przetwarzanie informacji moŝemy obecnie zrealizować dwoma sposobami: 1. Za pomocą tak zwanego specjalizowanego układu cyfrowego, będącego zestawem róŝnorodnych układów cyfrowych połączonych tak, aby realizowały określony sposób przetwarzania informacji. Sposób ten będzie zaleŝał wyłącznie od uŝytych układów i ich połączenia, czyli od sprzętu (ang. hardware). Dane Specjalizowany układ cyfrowy Wyniki 2. Stosując system mikroprocesorowy. Jedną z najwaŝniejszych części tego systemu jest uniwersalny układ przetwarzający informację, czyli procesor. Procesor przetwarza informację, wykonując na niej elementarne operacje zwane instrukcjami (bądź rozkazami). Ciąg takich instrukcji realizujący konkretne zadanie przetwarzania informacji nazywamy programem. Do systemu mikroprocesorowego oprócz danych wejściowych musimy więc dostarczyć takŝe program lub zestaw programów, czyli oprogramowanie (ang. software). Ułatwia to w razie potrzeby zmianę sposobu przetwarzania informacji. Dane System mikroprocesorowy Wyniki Program UTK. Płyta główna. Zasada działania

3 Schemat blokowy systemu mikroprocesorowego Zadaniem CPU oprócz przetwarzania informacji jest sterowanie pracą pozostałych układów systemu. W skład CPU wchodzą mikroprocesor i zegar oraz opcjonalnie sterownik magistral i koprocesor arytmetyczny (obecnie jest on zintegrowany z procesorem). Mikroprocesor jest układem przetwarzającym informację i sterującym pracą reszty układów. Zegar systemowy wytwarza przebiegi czasowe niezbędne do pracy mikroprocesora i systemu. Sterownik magistral jest układem, który pośredniczy w sterowaniu magistralami, wytwarzając na podstawie informacji otrzymanych z mikroprocesora sygnały sterujące pracą układów pamięci i układów wejścia/wyjścia. KaŜde działanie wykonywane przez system jest wynikiem realizacji określonego programu bądź jego fragmentu. CPU (µp+zegar) ROM (BIOS) MEM RAM (PAO) I/O DB AB CB Oznaczenia bloków: CPU centralna jednostka przetwarzająca RAM pamięć do zapisu i odczytu BIOS podstawowy system obsługi we/wy I/O układy wejścia wyjścia AB magistrala adresowa MEM pamięć PAO pamięć operacyjna ROM pamięć tylko do odczytu DB magistrala danych CB magistrala sterująca UTK. Płyta główna. Zasada działania

4 Podczas pracy systemu program musi być przechowywany w miejscu, z którego mikroprocesor będzie mógł szybko odczytywać kolejne instrukcje przeznaczone do wykonania. Miejscem tym jest pamięć półprzewodnikowa (blok MEM) tj. pamięć RAM i ROM. Ostatnim niezbędnym blokiem systemu są tak zwane układy wejścia/wyjścia. Pośredniczą one w wymianie informacji pomiędzy mikroprocesorem i pamięcią systemu a urządzeniami zewnętrznymi w stosunku do systemu (na przykład takimi jak klawiatura, monitor, drukarka, stacja dysków). Omówione bloki wymieniają informację i współpracują ze sobą za pomocą pewnych wspólnych dróg przesyłania informacji zwanych magistralami. Zadaniem magistrali danych jest przesyłanie danych, wyników oraz kodów instrukcji. Jest to magistrala dwukierunkowa. Natomiast magistralą adresową przesyłane są adresy komórek pamięci lub układów wejścia/wyjścia. Jest to magistrala jednokierunkowa. Trzecią magistralą jest magistrala sterująca będąca zestawem linii sterujących do sterowania pracą układów współpracujących z mikroprocesorem oraz do sygnalizowania pewnych określonych stanów. Procesory rodziny Intel 80x86 Podstawowe wersje procesora Pentium Pentium P54C Następną po procesorach Pentium 60/66 wersją jest Procesor Pentium 90/100 MHz, oznaczany często symbolem P54C. Wprowadzono w nim mechanizm wspomagający pracę dwuprocesorową. Pozwala on na bezpośrednie komunikowanie się dwóch procesorów za pomocą lokalnej magistrali, co zapewnia arbitraŝ i utrzymanie zgodności pamięci cache. Kolejną zmianą jest dodanie nowoczesnego sterownika przerwań APIC (ang. Advanced Programmable Interrupt Controller). Procesory tej wersji mogą pracować z zegarem od 75 do 200 MHz. Pentium Pro Pentium Pro to wersja Pentium optymalizowana pod kątem obsługi oprogramowania 32- biowego oraz pracy w systemach wieloprocesorowych. Jego podstawowe własności to: - mikroarchitektura dynamicznej realizacji instrukcji (ang. Dynamic Execution Microarchitecture), - realizacja potokowa instrukcji podzielona na 12 faz, - zintegrowany interfejs magistrali, - realizacja instrukcji dla aplikacji 32-bitowych, - przystosowanie do pracy wieloprocesorowej. Pentium Pro montowany jest w prostokątnym gnieździe ZIF (ang. Zero Insert Force) oznaczanym jako Socket 8. Pentium MMX UTK. Płyta główna. Zasada działania

5 Pentium MMX to modyfikacja zwykłego Pentium, często oznaczanego jako P55C, umoŝliwiająca skuteczną realizację aplikacji multimedialnych. Dodatkowe cechy Pentium MMX to: - zestaw instrukcji MMX realizujący rozkazy typu SIMD (ang. Single Instruction Multiple Data) tj. rozkazy wykonujące równolegle tą samą operację na danych spakowanych, - dwie 16 KB wewnętrzne pamięci cache (jedna dla kodu programu i jedna dla danych), - ulepszony układ przewidywania rozgałęzień, - udoskonalona praca potokowa, - praca potokowa w trybie MMX, - moŝliwość wykonania do dwóch instrukcji na takt. Pentium MMX wymaga dwóch napięć zasilających oraz gniazda ZIF Socket 7. Pentium II Ta wersja procesora łączy w sobie rozwiązania zastosowane w Pentium Pro z technologią MMX. Poprawiono teŝ obsługę aplikacji 16-bitowych. Rdzeń procesora wraz z układami wejścia/wyjścia umieszczono na osobnej płytce drukowanej. Płytka ta zapewnia teŝ kontakt z płytą główną w postaci listwy na krawędzi płytki, oznaczanej jako SEC (ang. Single Edge Contact). Płytka z procesorem montowana jest na płycie głównej w złączu krawędziowym Slot 1. Jądro procesora komunikuje się z pamięcią cache L2 za pośrednictwem specjalizowanej magistrali, pozwalając odciąŝyć magistralę procesora. Architektura taka nosi nazwę Dual Independent Bus. Podstawowe własności procesora to: - mikroarchitektura dynamicznej realizacji instrukcji, - dwie rozdzielone magistrale, osobna dla pamięci cache L2 i osobna magistrala zewnętrzna, - technologia MMX, - udoskonalony system zarządzania poborem mocy, - 32 KB wewnętrznej pamięci cache L1, - zintegrowana 512 KB pamięć cache L2, - moŝliwość pracy w systemach wieloprocesorowych. Celeron Celeron jest tanią wersją procesora Pentium II. ObniŜenie ceny osiągnięto w sposób prosty, lecz drastyczny, usuwając z płytki procesora pamięć cache L2 (wersje 266 i 300) lub, w późniejszych wersjach (300A i 333), ograniczając jej rozmiar do 128 KB. Pozwoliło to obniŝyć cenę oraz zmniejszyć pobór mocy (procesor nie wymaga radiatora), lecz obniŝyło szybkość jego działania. Celeron jest montowany w gnieździe Slot1. Pentium III Został opracowany w maju 1999 roku pod roboczą nazwą Katmai. Zasadnicza architektura procesora jest 32-bitowa, lecz wprowadzono w nim wiele zmian, głównie z myślą o grafice trójwymiarowej i multimediach. W liście rozkazów umieszczono 50 nowych instrukcji UTK. Płyta główna. Zasada działania

6 zmiennoprzecinkowych SIMD i 12 nowych instrukcji MMX. Wprowadzono takŝe numer pozwalający programowo zidentyfikować konkretny egzemplarz procesora. Procesor Pentium III instalowany jest w gnieździe Slot1. Gniazda procesorów i Pentium Począwszy od procesorów stosowano z reguły gniazda typu ZIF (ang. Zero Insert Force) pozwalające na łatwy montaŝ lub demontaŝ procesora. Gniazda pod procesory noszą określone oznaczenia, które zostały podane w poniŝszej tabeli. Gniazdo Socket 4 Socket 5 Socket 6 Socket 7 Socket 8 Slot 1 Model procesora Pentium 60/66 MHz zasilany napięciem 5V Pentium 90/100 MHz (P54C) zasilany napięciem 3,3V (do 120 MHz) DX P54C (od 133 MHz) kompatybilny z gniazdem Socket 5, Pentium MMX (P55C) Pentium Pro Pentium II, Pentium III Płyty główne systemu ISA Wstęp Standard ISA (ang. Industrial Standard Architecture) dotyczy specyfikacji złącza magistrali rozszerzającej oraz pewnych elementów występujących na płycie głównej. Płyta główna podzielona jest na podsystemy. Koncepcja architektury komputerów typu IBM PC zakłada modułową budowę komputera. Podstawowym elementem komputera jest tak zwana płyta główna (ang. main board) na której umieszczone są podstawowe układy potrzebne do pracy systemu (zwane tutaj podsystemami), a więc CPU, układy sterujące oraz podstawowe układy wejścia i wyjścia. Podsystem CPU tworzą procesor, zegar oraz sterownik magistral. Podsystem pamięci to przede wszystkim pamięć główna (pamięć operacyjna) zbudowana z pamięci DRAM oraz pamięć ROM (zawierająca BIOS). Do podsystemu pamięci moŝna teŝ zaliczyć pamięć cache (lecz raczej dla płyt dla procesorów niŝszych niŝ 80486). Podsystem ISA składa się głównie z układów wejścia/wyjścia do których zaliczamy: układy DMA, przerwań, sterownik klawiatury, złącza magistrali rozszerzającej. Pozostałe bloki, zegar czasu rzeczywistego i zespół generatorów programowanych (timerów) związane są z odmierzaniem czasu, co w pewnym sensie związane jest z dostarczaniem informacji do systemu. NajwaŜniejszymi załoŝeniami koncepcji budowy komputerów IBM PC są: - budowa (tzw. konfiguracja sprzętowa) powinna być moŝliwie elastyczna. Oznacza to moŝliwość dostosowywania tej konfiguracji do naszych wymagań i moŝliwości sprzętowych; - płyty główne róŝnych producentów powinny z punktu widzenia systemu operacyjnego zachowywać się identycznie. UTK. Płyta główna. Zasada działania

7 Podsystem ISA W skład podsystemu ISA wchodzą następujące układy: - układ przerwań zbudowany w oparciu o dwa sterowniki 8259A, - układ DMA zbudowany przy uŝyciu dwóch sterowników DMA 8237A, - sterownik klawiatury, będący mikrokontrolerem 8042, - zegar czasu rzeczywistego będący odpowiednikiem układu , - układ trzech generatorów programowanych, układ 8224, - gniazda magistrali rozszerzającej w systemie ISA. W starszych wersjach płyt głównych wymienione układy były fizycznymi układami scalonymi. W nowszych płytach głównych znalazły one miejsce w tak zwanych chipsetach, czyli układach scalonych wielkiej skali integracji. Układ DMA zawiera dwa sterowniki przerwań 8237A połączone kaskadowo: master i slave. KaŜdy sterownik 8237A moŝe obsługiwać 4 kanały DMA. Sterownik master obsługuje transmisje 16-bitowe, natomiast sterownik slave transmisje 8-bitowe. Układ przerwań Układ przerwań sprzętowych decyduje o priorytecie obsługi urządzeń znajdujących się na płycie głównej lub na kartach rozszerzających pełny zestaw standardowych przerwań opisuje tabela. Numer przerwania Nazwa urządzenia Nr wektora przerwań sprzętowego IRQ0 Licznik 0 08h IRQ1 Sterownik klawiatury h IRQ2 Wejście kaskadowe sterownika 8257A Slave 0Ah IRQ3 COM2 0Bh IRQ4 COM1 0Ch IRQ5 LPT2 0Dh IRQ6 Sterownik FDD 0Eh IRQ7 LPT1 0Fh IRQ8 Zegar czasu rzeczywistego h IRQ9 Wywołanie przerwania IRQ2 71h IRQ10 Wolne 72h IRQ11 Wolne 73h IRQ12 Wolne 74h IRQ13 Koprocesor arytmetyczny 75h IRQ14 Sterownik HDD 76h IRQ15 Wolne 77h UTK. Płyta główna. Zasada działania

8 Schemat blokowy płyty głównej systemu ISA CPU Podsystem pamięci Mikroprocesor Magistrala lokalna Pamięć główna (PAO) Zegar Sterownik magistral ROM Układ przerwań Układ DMA Zegar czasu rzeczywistego X B u s I S A B u s Podsystem ISA Generatory programowalne Gniazda magistrali rozszerzającej ISA Sterownik klawiatury UTK. Płyta główna. Zasada działania

9 Sterownik klawiatury Sterownik klawiatury zbudowany jest z układu mikrokontrolera, czyli jednoukładowego komputera Intel 8042 i komunikuje się poprzez port szeregowy typu DIN lub PS/2 z mikrokontrolerem (układem 8049) umieszczonym w klawiaturze. Klawiatura 8049 dane Płyta główna 8042 zegar Mikrokontroler klawiatury przesyła do mikrokontrolera 8042 kody (numery) klawiszy (ang. Scan Code), przy czym rozróŝniany jest kod naciśnięcia klawisza (ang. make Code) oraz kod zwolnienia klawisza (ang. break Code). Informacja odbierana przez mikrokontroler 8042 jest obrabiana i interpretowana przez programowy sterownik klawiatury (ang. keyboard handler) uruchamiany zgłoszeniem przerwania sprzętowego IRQ1. Dla systemu sterownik klawiatury 8042 widziany jest jako układ wejścia/wyjścia o adresach 60h i 64h. Naciśniety znak odbierany jest spod adresu 60h. Zegar czasu rzeczywistego Począwszy od modelu AT na płytach głównych ISA montowany jest układ Motoroli MC lub jego odpowiedniki. Układ ten pełni dwie funkcje: - jest zegarem czasu rzeczywistego (ang. RTC Real Time Clock), czyli przechowuje informacje o dacie i godzinie, - przechowuje w niewielkiej pamięci RAM pewne dane dotyczące parametrów sprzętu zainstalowanego w systemie. 32,768 MHz D7 D0 RTC DATARD# Alarm IRQ8 DATAWR# ADSWR UTK. Płyta główna. Zasada działania

10 Pamięć RAM układu MC posiada łącznie 64 B pod adresami od 00h do 3Fh. Adresy od 00 do 09 dotyczą godziny i daty zawierają między innymi tak zwany czas alarmu powodujący wygenerowanie przerwania sprzętowego IRQ8. Adresy 0Ah 0Dh dotyczą rejestrów sterujących pracą zegara. Adresy od 0Eh do 3Fh zawierają między innymi informacje o rodzaju napędów dyskowych, ilości pamięci, a takŝe sumę kontrolną dla przechowywanych wartości. Generatory programowalne Są to trzy programowalne generatory interwałów czasowych (timery) wchodzące w skład układu 8254 lub jego funkcjonalnego odpowiednika. Układ 8254 zawiera 3 programowalne dzielniki częstotliwości (Timer 0, Timer 1, Timer 2) napędzane zewnętrznym przebiegiem o częstotliwości 1,19318 MHz. Timer 0 nazywany jest timerem systemowym. W trakcie inicjalizacji (po restarcie) wpisywana jest do niego wartość dzielnika 0FFFFh, co daje na wyjściu częstotliwość 18,21 Hz (impuls co 54,9 ms). Timer ten często uŝywany jest do odmierzania czasu w systemie czy teŝ czasu wyłączenia silnika napędu dyskietek. Timer 1 jest źródłem sygnału odświeŝania pamięci, natomiast timer 2 generuje przebiegi czasowe podawane do standardowego głośniczka. BIOS (Basic Input Output system) BIOS to podstawowy system obsługi wejścia/wyjścia zawierający zestaw programów przechowywanych w pamięci ROM na płycie głównej. Podstawowe zadania BIOS-u to: - przeprowadzenie po restarcie systemu testów podstawowych układów i urządzeń systemu, zwanych autotestem po włączeniu zasilania POST (ang. Power On Self Test); - inicjalizacja pracy systemu (instrukcje pobierane podczas startu pracy procesora, programowanie układów programowalnych: sterowniki przerwań, DMA, wpisanie wartości początkowych do struktur systemowych w pamięci: inicjalizacja tablicy wektorów przerwań); - zapewnienie w postaci programów obsługi przerwań (programowych lub sprzętowych), procedur obsługi (sterowników, driverów) podstawowych, standardowych urządzeń systemu. Procedura POST Po restarcie systemu procesor rozpoczyna wykonywanie instrukcji od adresu pamięci F000:FFF0h. Pod adresem tym znajduje się kod instrukcji skoku do procedury POST. Jej zadaniem jest przetestowanie oraz inicjalizacja podstawowych elementów płyty głównej. Kolejno są testowane: - procesor, - zawartość pamięci ROM, - pamięć RAM, - układy programowalne płyty głównej. Następnie inicjowane są: - tablica wektorów przerwań, - obszar zmiennych BIOS-u. UTK. Płyta główna. Zasada działania

11 Później testowane są: - klawiatura, - stacje dysków, - karta grafiki, - sprawdzana jest obecność BIOS-ów na kartach rozszerzających. Końcową fazą działania procedury POST jest przekazanie sterowania do procedury ładującej system operacyjny (ang. Bootstrap Loader), dostępnej takŝe jako przerwanie INT19h. BIOS Setup Program BIOS Setup pozwala na dokonywanie zmian w ustawieniach konfiguracyjnych płyty głównej oraz innych urządzeń jak na przykład parametrów dysków twardych. Podstawowymi grupami ustawień spotykanymi w większości BIOS-ów są: - Standard CMOS Setup dotyczy parametrów zapisywanych w pamięci konfiguracji zegara rzeczywistego; - BIOS Features Setup zmienia własności procedur BIOS-u wywoływanych przerwaniami sprzętowymi bądź programowymi; - CHIPSET Features Setup zmienia sposób pracy układów zawartych w Chipsecie, sterujących pracą układów płyty głównej; - PCI Configuration Setup ustawia opcje dotyczące sposobu pracy magistrali PCI; - Power Management Setup zarządza oszczędzaniem mocy. BIOS na kartach System ISA zapewnia moŝliwość obsługi niestandardowych układów w postaci kart zawierających ich własny BIOS (ang. device ROM), dla których zarezerwowano obszar pamięci od adresu C0000h do adresu DFFFFh. W trakcie procedury POST przeszukiwany jest obszar od adresu C0000h. JeŜeli pod tym adresem zostanie wykryta sygnatura 55AAh, oznacza to wykrycie BIOS-u karty. UTK. Płyta główna. Zasada działania

12 Standardy magistrali rozszerzającej Rodzaj magistrali rozszerzającej decyduje między innymi o szybkości przesyłania informacji pomiędzy procesorem lub pamięcią i innymi urządzeniami. Wymagania w stosunku do tej szybkości wciąŝ rosną. Jednym z waŝniejszych jest komunikacja z kartą graficzną. Wprowadzenie graficznego interfejsu uŝytkownika (ang. GUI Graphical User Interface), np. Windows, zwiększyło wymagania co do szybkości komunikacji z tą kartą. ISA Magistrala ISA jest magistralą 16-bitową, taktowaną zegarem około 8 MHz. PoniewaŜ transmisja jednego słowa (2 bajtów), przy załoŝeniu braku stanów oczekiwania, zajmuje 2 cykle zegara, to maksymalna przepustowość tej magistrali wynosi: 8MHz 2B = 8MB / s 2takty W stosunku do szybkości przesyłania informacji przez współczesne procesory i urządzenia jest to bardzo wolna transmisja. Dodatkową wadą standardu ISA jest brak mechanizmów wspierających autokonfigurację (patrz urządzenia Plug and Play). EISA EISA (ang. Enhanced ISA) jest magistralą rozszerzającą standard ISA w którym bez zwiększania szybkości zegara, zwiększono jej szerokość do 4 bajtów. W trybie pracy burst, gdy jedno czterosłowo transmitowane jest w jednym takcie zegara, maksymalna przepustowość tej magistrali wynosi 32 MB/s. VESA-Local Bus Magistrala VESA-Local Bus (skrót VL-Bus) jest tak zwaną magistralą lokalną. Magistrala lokalna to taka magistrala, która korzysta bezpośrednio z sygnałów sterujących procesora, bez Ŝadnej ich translacji na inny zestaw sygnałów. W najlepszych wersjach magistrala VL-Bus (32-bitowa) obsługiwała do trzech gniazd rozszerzających. Szybkość magistrali wynosi 105 MB/s przy zegarze taktującym o częstotliwości 33 MHz. Zaletami tej magistrali jest jej niski koszt i prostota. Wady to niewielka ilość gniazd rozszerzających (standardowo jedno), brak moŝliwości równoległego wykonywania operacji na magistrali lokalnej procesora i magistrali rozszerzającej oraz to, Ŝe jest ona związana z jednym typem procesora (80486). UTK. Płyta główna. Zasada działania

13 PCI Firma Intel opracowała magistralę PCI (ang. Peripheral Component Interface) w 1992 roku na potrzeby procesora Pentium. Główną zaletą tej magistrali jest moŝliwość równoległej pracy trzech magistrali: lokalnej, PCI, ISA. Drugą jej zaletą jest wysoka przepustowość (dla 32-bitowej 264 MB/s; dla 64-bitowej 528 MB/s). Dalsze zalety to: zmiana procesora nie wymaga zmiany w układach magistrali, moŝliwość współpracy wielu magistral PCI (do 256). Schemat blokowy magistrali PCI Procesor CACHE L2 Magistrala lokalna Interfejs CPU / PCI Sterownik pamięci CACHE Magistrala pamięci Pamięć główna Magistrala PCI Sterownik SCSI Adapter sieciowy Gniazda rozszerzające PCI Bufory Interfejs PCI / ISA Magistrala ISA Zegar czasu rzeczywistego Sterownik DMA Sterownik przerwań Sterownik klawiatury Liczniki programowalne Gniazda rozszerzające ISA UTK. Płyta główna. Zasada działania

14 Zasada działania magistrali PCI Standard PCI dzieli urządzenia dołączone do magistrali na dwie kategorie. Pierwsza z nich to urządzenia inicjujące transmisję (inicjatory ang. initiators), które stają się zarządcą magistrali. Druga kategoria to urządzenia docelowe (ang. targets), mogące transmitować dane. PowyŜszy podział nie ma nic wspólnego z kierunkiem transmisji. KaŜde z powyŝszych urządzeń moŝe być nadajnikiem jak i odbiornikiem informacji. Sygnały magistrali moŝemy podzielić na kilka grup. Pierwsza z nich to adres/dane/komendy. Pozostałe grupy to: sygnały sterujące, sygnały systemowe, obsługi błędów, arbitraŝu, przerwań, testujące, obsługi pamięci cache oraz obsługi 64-bitowego rozszerzenia magistrali. Magistrala PCI ma multipleksowaną magistralę danych i adresową AD31 AD0. W fazie adresowania liniami tymi przesyłany jest adres, zaś w fazie transmisji dane. Z kolei stan linii C/BE3# - C/BE0# decyduje w fazie adresowania, jaka operacja ma być wykonana. Natomiast w fazie transmisji danych decydują one, które bajty czterosłowa (4 x 16 bitów) będą transmitowane. Z przesyłaniem danych związany jest takŝe sygnał PAR (kontrola parzystości). Grupa sygnałów sterujących to: FRAME#, TRDY#, IRDY#, STOP#, DEVSEL#, IDSEL#. Grupa sygnałów systemowych to: CLK, RST#). Grupa sygnałów obsługi błędów to : PERR#, SERR#. Grupa sygnałów zarządzania ostępem do magistrali to: REQ#, GNT#. Grupa sygnałów obsługi przerwań to: INTA#, INTB#, INTC#, INTD#. Grupa sygnałów obsługi 64-bitowego rozszerzenia magistrali to: AD63 AD32, C/BE7# - C/BE4#, PAR64, REQ64#, ACK64#. Przebieg transmisji na magistrali PCI ma następujący przebieg. Inicjator, po uzyskaniu w wyniku arbitraŝu dostępu do magistrali, podaje na linii AD adres początkowy identyfikujący urządzenie docelowe, a na linii C/Bex# kod rodzaju operacji. Inicjator uaktywnia teŝ sygnał FRAME# (ramka). Adres i kod komendy powinny zostać zatrzaśnięte w rejestrach urządzenia docelowego. W odpowiedzi, w określonym czasie, urządzenie docelowe powinno odpowiedzieć uaktywnieniem sygnału DEVSEL# (w przeciwnym wypadku transmisja nie jest realizowana). W następnych kolejnych taktach przesyłane są liniami ADx dane. Przesłanie kolejnej danej wymaga gotowości zarówno inicjatora, jak i urządzenia docelowego, co jest sygnalizowane aktywnymi poziomami sygnałów IRDY# (inicjator) i TRDY# (urządzenie deocelowe). W trakcie transmisji przekazywany jest tylko adres początkowy. Generowanie kolejnych adresów jest zadaniem urządzenia docelowego. O zakończeniu transmisji decyduje inicjator, za pomocą poziomu nieaktywnego sygnału FRAME# oraz aktywnego sygnału IRDY#. Po zakończeniu transmisji ostatniej danej przejście sygnału IRDY# w stan nieaktywny sygnalizuje zwolnienie magistrali. Wersje elektryczne kart PCI Urządzenia PCI mogą uŝywać logiki 5V oraz 3,3V. Gniazda kart 5V i 3,3V róŝnią się umieszczeniem przegrody w złączu. Trzeci rodzaj kart tzw. uniwersalnych moŝna umieszczać w dowolnym złączu (3,3V lub 5V). UTK. Płyta główna. Zasada działania

15 Pozostałe układy płyty głównej Chipsety Podstawowymi grupami urządzeń występujących w chipsetach są: - układy 8259A, - układy 8237A, - sterownik DRAM, - sterownik CACHE, - sterownik magistrali PCI, - sterownik magistrali ISA, - kontroler FDC, - kontroler IDE Dodatkowymi układami, które chipsety mogą zawierać to: - sterownik SCSI, - sterowniki interfejsów szeregowych i równoległych (Centronics, RS 232C, USB) - sterowniki magistral AGP, - system zarządzania poborem mocy MoŜliwości chipsetów w znacznej mierze decydują o moŝliwościach danego komputera. Są one dokładnie opisane w ich dokumentacji technicznej (nie jest ona łatwo dostępna, część jest osiągalna poprzez Internet). Innym źródłem o ich moŝliwościach jest dokumentacja płyty głównej i pozycje zawarte w Setupie. Chipset VL82C59x firmy Intel składa się z czterech układów: - VL82C591 sterownik systemu, interfejs Procesor-PCI, - VL82C592 x 2 bufory danych, - VL82C593 interfejs PCI-ISA. Zestaw ten obsługuje procesory Pentium do wersji P54C 66 MHz włącznie. Podstawowe elementy i cechy tego zestawu to: - interfejs Procesor-PCI, - sterownik pamięci cache L2 (strategia Write-through), - sterownik pamięci DRAM, - obsługa magistrali PCI, - arbiter magistrali PCI, - obsługa SMM i Shadow RAM, - interfejs PCI-ISA, - obsługa opóźnionych zapisów do pamięci. Chipset Intel 440BX składa się z dwóch elementów: BX intefejs Procesor-PCI i sterownik magistral PCI i AGP, EB interfejs PCI-ISA. Zestaw ten moŝe obsługiwać płyty z dwoma procesorami Pentium II. UTK. Płyta główna. Zasada działania

16 Schemat blokowy chipsetu 440BX przestawiony został na poniŝszym rysunku. Pentium II Pentium II Magistrala lokalna Urządzenia graficzne 528 Mb/s 800 Mb/s Magistrala AGP (wersja x2) 82443EX Magistrala systemowa Pamięć główna Magistrala SMM Magistrala PCI 132 MB/s Urządzenie PCI Urządzenie PCI Gniazda rozszerzające PCI 82387AB/EB Urządzenia EIDE 2 porty USB Urządzenia i gniazda rozszerzające ISA Magistrala ISA Elementy i właściwości zestawu 440BX: - interfejs Procesor-PCI, - magistrala pamięci 100 MHz, - sterownik pamięci DRAM (EDO i SDRAM), - obsługa autodetekcji typu pamięci, - obsługa dwóch procesorów Pentium II (protokół SMP (ang. Symetric Multiprocessor Ptotocol), - obsługa magistrali PCI, - arbiter magistrali PCI, - obsługa SMM, - sterownik magistrali AGP (ang. Accelerated Graphics Port), - obsługa opóźnionych zapisów, UTK. Płyta główna. Zasada działania

17 - obsługa równoległych transmisji pomiędzy procesorem, PCI i AGP a pamięcią główną, - zintegrowany sterownik EIDE (Ultra DMA/33), - zintegrowany sterownik interfejsu USB (ang. Universal Serial Bus). Urządzenia Plug and Play Zasada działania i wymagania standardu Plug and Play. Podstawowe załoŝenia dotyczące urządzeń i systemu spełniającego standard PnP są następujące: 1. W przypadku zainstalowania nowego urządzenia w systemie po włączeniu zasilania system stwierdzi ten fakt, a następnie automatycznie skonfiguruje nowe urządzenie, przydzielając potrzebne mu zasoby w sposób nie powodujący konfliktu z innymi, juŝ zainstalowanymi urządzeniami. Dotyczy to takŝe urządzeń instalowanych w tracie pracy systemu (ang. hot insertion lub installation on the fly). 2. W przypadku usunięcia urządzenia z systemu, ponownie, rozpozna on ten fakt i zwolni zasoby systemu przydzielone usuniętemu urządzeniu. Dotyczy to takŝe urządzenia usuwanego w tracie pracy systemu (ang. hot removal). Aby zrealizować powyŝsze załoŝenia urządzenia (np. karty rozszerzające) muszą spełniać następujące warunki: 1. istnienie mechanizmu detekcji obecności karty, 2. identyfikację rodzaju urządzenia i jego producenta, 3. źródło informacji o zasobach wymaganych przez urządzenie, 4. moŝliwość konfigurowania programowego (wybór ustawień przez zapis do określonych rejestrów konfiguracyjnych), Aby zrealizować powyŝsze załoŝenia system musi spełniać następujące warunki: 1. powinna istnieć nieulotna pamięć konfiguracji i przydziału zasobów dla urządzeń, 2. musi istnieć program obsługujący wykrywanie obecności i autokonfigurację urządzeń. W ostatnim przypadku wymienione oprogramowanie moŝe w całości stanowić element BIOS-u (PnP BIOS) lub być podzielone pomiędzy BIOS a system operacyjny. Start systemu PnP przebiega następująco. Po włączeniu zasilania inicjowane są i działają te urządzenia, które są niezbędne do rozpoczęcia pracy systemu (mogą to być zarówno urządzenia PnP, jak i zwykłe ). Przykłady tych urządzeń to: klawiatura, karta graficzna wraz z monitorem oraz urządzenie umoŝliwiające załadowanie systemu operacyjnego (ang. IPL device, Inital Program Load device), np. stacja dysków elastycznych, dysk twardy, CD- ROM, Boot-ROM. Za inicjalizację tych urządzeń odpowiedzialny jest BIOS. Następnie system powinien przeszukać wszystkie magistrale w celu stwierdzenia obecności określonego sprzętu i wykrycia ewentualnych zmian. Proces ten wymaga istnienia programu przeszukującego (ang. bus enumerator) dla kaŝdego rodzaju magistrali. Po wykryciu nowego urządzenia system powinien odczytać jego rodzaj, producenta oraz zasoby wymagane do popranej pracy urządzenia (adresy, przerwania, kanały DMA, sterowniki). UTK. Płyta główna. Zasada działania

18 Po odczytaniu tych informacji program konfigurujący powinien przydzielić urządzeniu potrzebne mu zasoby. Jednocześnie przydział tych zasobów jest zapisywany do nieulotnej pamięci konfiguracji i przydziału zasobów w systemie. W trakcie pierwszego startu systemu Ŝadne urządzenie PnP nie jest jeszcze skonfigurowane, stąd opisana powyŝej procedura dotyczy wszystkich urządzeń. W trakcie kolejnych restartów systemu wynik przeszukiwania moŝe dać następujące rezultaty: - Brak zmian w stosunku do poprzedniego restartu. - Wykryte zostało nowe urządzenie. - Urządzenie zostało usunięte z systemu. Konfiguracja kart standardu ISA W momencie tworzenia standardu ISA nie zakładano moŝliwości automatyzacji procesu konfiguracji instalowanych urządzeń. Dlatego teŝ karty standardu ISA powstałe przed opracowaniem standardu PnP nie zapewniają mechanizmów wymaganych przez standard PnP. TakŜe konfigurowanie nowych kart jest dość skomplikowane. Proces konfiguracji przebiega następująco: 1. Do portu konfiguracyjnego kart wpisywana jest określona sekwencja znaków powodująca ich przejście w stan oczekiwania. 2. Wykonywana jest seria odczytów, która powoduje przejście jednej wybranej karty w tak zwany stan izolacji. 3. Oprogramowanie konfiguracyjne nadaje karcie niepowtarzalny numer CSN (ang. Card Select Number). 4. Karta przechodzi w stan konfiguracji. W stanie konfiguracji oprogramowanie systemowe odczytuje listę wymaganych zasobów karty. 5. Karta wprowadzana jest w stan uśpienia. PowyŜsze czynności są powtarzane dla wszystkich kart ISA. Następnie dla wszystkich skonfigurowanych kart wykonywane są dwie kolejne czynności: 6. KaŜda z kart jest wybierana przy pomocy CSN i wprowadzana w stan konfiguracji. W tym stanie do rejestrów konfiguracyjnych karty wpisywane są wartości zapewniające jej bezkonfliktową pracę. 7. Karta jest wprowadzana w stan aktywny. Konfiguracja kart standardu PCI W standardzie PCI istnieją wszystkie niezbędne mechanizmy potrzebne do automatycznego skonfigurowania kart w systemie. W przypadku braku karty w złączu wartości sygnałów PRSNT1# i PRSNT2# wynoszą 1. Wartość 0 przynajmniej jednego z wymienionych sygnałów świadczy o obecności karty w złączu. KaŜde urządzenie PnP dysponuje przestrzenią adresową do konfiguracji wynoszącą 256 bajtów. Pierwsze 64 bajty mają określone, zdefiniowane znaczenie. Pozostałe są pozostawione do dyspozycji projektantów kart. UTK. Płyta główna. Zasada działania

19 PoniŜszy tabela przedstawia pierwsze 16 bajtów rejestrów konfiguracyjnych. Numer Numer bajtu dwusłow a Device ID Vendor ID 0 Status Register Command Register 1 Class Code Revision ID 2 BIST Header Type Latency Timer Cache line size 3 Przebieg autokonfiguracji jest następujący: 1) Identyfikacja urządzeń zainstalowanych w systemie i ich zasobów w postaci jednego z dwóch wariantów: a) Program inicjujący wykonuje serię zapisów i odczytów w zakresie adresów przydzielonych urządzeniom ISA, w celu wykrycia ich obecności. Proces ten da wiarygodne rezultaty jedynie dla kart ze standardowo przyporządkowanymi numerami przerwań i kanałów DMA. b) Uruchomiony zostaje program, który pozwoli uŝytkownikowi wprowadzić zasoby przydzielone zainstalowanym urządzeniom ISA. Istnieje teŝ moŝliwość wyboru typu urządzenia z podanej przez program listy popularnych urządzeń. 2) Przeszukiwanie magistrali PCI (odczytywanie identyfikatora Vendor ID oraz rejestry konfiguracyjne). 3) Program konfiguracyjny przydziela Ŝądane zasoby, a następnie programuje rejestry konfiguracyjne urządzeń PCI. 4) Program konfiguracyjny wpisuje określoną sekwencję do rejestru Command Register w celu zezwolenia na jego działanie. 5) Jeśli to konieczne, ładowane są przez system operacyjny sterowniki zainstalowanych urządzeń. 6) Do sterowników przekazywane są wartości przydzielonych zasobów. UTK. Płyta główna. Zasada działania