SigmaDSP+ Procesor DSP do urządzeń audio AVT 5483 PROJEKTY

Transkrypt

1 PROJEKTY SigmaDSP AVT Procesor DSP do urządzeń audio Przestawiony w EP/ projekt STK_ADAU0 pozwalał na zapoznanie się z obsługą i podstawowymi zastosowaniami procesorów sygnałowych z rodziny Sigma DSP firmy Analog Devices. Celem, który postawiono przy opracowaniu SigmaDSP było skonstruowanie samodzielnego bloku funkcjonalnego do zastosowania w własnych projektach urządzeń audio. Rekomendacje: urządzenie wzbogaci funkcjonalność niejednego zestawu audio. Schemat blokowy SigmaDSP pokazano na rysunku. Moduł pracuje tylko z cyfrowym sygnałem wejściowym w standardzie S/PDIF. Dzięki zastosowaniu konwertera częstotliwości próbkowania, synchroniczny procesor sygnałowy ADAU0 (schemat blokowy przedstawiony na rysunku ) może bez zmian w układzie i oprogramowaniu pracować z sygnałami o fs z zakresu khz. Obróbka sygnału odbywa się Odbiornik SPDIF WM0 Konwerter częstotliwości próbkowania ASRC AD Rysunek. Schemat blokowy SigmaDSP_Plus -CHANNEL FILTA/ ADC_.V VDD.V REGULATOR STEREO ADC ET/ MODE SELECT GROUND VDD GROUND -/-BIT, 0MIPS AUDIO PROCESSOR CORE 0ms DELAY MEMORY PLL PLL LOOP MODE FILTER GPIO / MATRIX CRYSTAL CONTROL INTERFACE AND SELFBOOT -CH ET SELFBOOT I C/SPI IN AND WRITEBACK OR GPIO ADAU0 PERFORMANCE AUDIO -BIT AUX ADC AUX ADC OR GPIO Rysunek. Schemat blokowy ADAU0 (za notą AD) z fs= khz, co odpowiada maksymalnej obsługiwanej przez wbudowane przetworniki C/A częstotliwości próbkowania. Taka konfiguracja umożliwia wykorzystanie układu w charakterze zwrotnicy aktywnej, korektora charakterystyki przenoszenia itp. Schemat ideowy Sigma DSP jest podzielony na bloki funkcjonalne. Na rysunku pokazano odbiornik/konwerter S/PDIF na I S z konwerterem częstotliwo- PLL CLOCK OSCILLATOR OUT OR GPIO DAC DAC -CH DSP ADAU0 FILTD/CM -CHANNEL W ofercie AVT* AVT- A Podstawowe informacje: Sygnałem wejściowy w standardzie S/PDIF. Możliwość pracy (bez zmian w układzie i oprogramowaniu) z sygnałami o fs z zakresu khz. Obróbka sygnału odbywa się z fs= khz. Sygnał wyjściowy w formacie IS, słowo -bitowe. Zasilanie z zewnętrznego transformatora, V AC o mocy minimalnej VA. Dodatkowe materiały na FTP: ftp://ep.com.pl, user:, pass: ofq wzory płytek PCB Projekty pokrewne na FTP: (wymienione artykuły są w całości dostępne na FTP) AVT- STK_ADAU Moduł wyjść analogowych (EP 0/0) AVT- STK_ADAU Mega DSP (EP /0) AVT-0 DSP dla każdego ADAU0 (EP -/0) AVT- Przetwornik D/A z układem TDA (EP /0) AVT- -bitowy przetwornik A/D wysokiej klasy (EP /0) AVT- Wielobitowy przetwornik cyfrowo- -analogowy audio z PCM0 (EP -/0) AVT- Kompaktowy przetwornik C/A dla Audiofilów (EP /00) AVT- SDSP procesor (EP /00) AVT- Stereofoniczny kodek z interfejsem SPDIF (EP /00) AVT- DsPICorder (EP /00) AVT-0 Przetwornik A/C z interfejsem ADAT (EP -/00) AVT- Przetwornik audio analogowo- -cyfrowy z wyjściem S/PDIF (EP /00) * Uwaga: Zestawy AVT mogą występować w następujących wersjach: AVT xxxx UK to zaprogramowany układ. Tylko i wyłącznie. Bez elementów dodatkowych. AVT xxxx A płytka drukowana PCB (lub płytki drukowane, jeśli w opisie wyraźnie zaznaczono), bez elementów dodatkowych. AVT xxxx A płytka drukowana i zaprogramowany układ (czyli połączenie wersji A i wersji UK) bez elementów dodatkowych. AVT xxxx B płytka drukowana (lub płytki) oraz komplet elementów wymieniony w załączniku pdf AVT xxxx C to nic innego jak zmontowany zestaw B, czyli elementy wlutowane w PCB. Należy mieć na uwadze, że o ile nie zaznaczono wyraźnie w opisie, zestaw ten nie ma obudowy ani elementów dodatkowych, które nie zostały wymienione w załączniku pdf AVT xxxx CD oprogramowanie (nieczęsto spotykana wersja, lecz jeśli występuje, to niezbędne oprogramowanie można ściągnąć, klikając w link umieszczony w opisie kitu) Nie każdy zestaw AVT występuje we wszystkich wersjach! Każda wersja ma załączony ten sam plik pdf! Podczas składania zamówienia upewnij się, którą wersję zamawiasz! (UK, A, A, B lub C). ELEKTRONIKA PRAKTYCZNA /0

2 SigmaDSP. Procesor DSP do urządzeń audio LD V R 0k U C R TR DA0MC SPDIF V C FB OSC,MHz GEN_SMD V EN R k V CE 0uFT LD V R k FB C uf V WM0 K IFM/GPO0 SDI/HWM SDO/GPO CSB/GPO ETB PVDD P 0 CLKOUT XOP C pf XT MHz RX0 TX0 MCLK LRCLK BCLK DIN DOUT XIN 0 C pf WLRCK WBCLK WDATA LD FB C RA RB RC RD RP R V R k V RA RB RC RD V C MCLKO OUT NC MCLKI MCLKO SDI SCKI LRCKI VDDIO BYPASS 0 SMI0 SMI SMI! MUTEI U AD ISOM MM MM MM0 SCKO LRCKO SDO VDDC TDMI SMO0 SMO WLO0 WLO MUTEO 0 BCKO LRCKO DATAO C FB V CE 0uFT Rysunek. Schemat ideowy modułu ADAU0_MB ści próbkowania ASRC. Wejściowy sygnał S/PDIF poprzez transformator separujący TR jest doprowadzony do odbiornika/dekodera U (WM0). Układ pracuje w typowej aplikacji, z konfiguracją sprzętową I S/ bity. Dioda świecąca LD sygnalizuje prawidłowy odbiór sygnału cyfrowego, natomiast LD załączenie napięcia zasilającego. Sygnał wyjściowy I S o częstotliwości fs z zakresu khz jest doprowadzony do U (AD) pełniącego rolę konwertera częstotliwości próbkowania. Ze względu na synchroniczną pracę DSP nie jest możliwe obrabianie sygnałów o różnych częstotliwościach fs bez zmian w układzie i oprogramowaniu, co ograniczałoby zastosowania modułu. Układ U (AD, rysunek ), przelicza próbki sygnału wejściowego o różnych częstotliwościach próbkowania na jedną fs= khz, z którą pracuje DSP. Układ AD jest konfigurowany sprzętowo poprzez odpowiednie wymuszenie poziomów na doprowadzeniach konfigura- MUTE_IN TA_I K_I LRCLK_I SMODE_IN_0 SMODE_IN_ SMODE_IN_ BYPASS SERIAL FIFO PLL ET cyjnych. Wyprowadzeniami SMIx jest ustalany format sygnału wejściowego w prototypie jest to I S (SMI 0=00). Wejście BYPASS umożliwia pominięcie bloku ASRC (w prototypie jest on zawsze aktywny). Wyprowadzeniami SMO/SMO0 jest ustalany format sygnału wyjściowego (I S=0), natomiast WLOx długość słowa wyjściowego ( bity=00). Wejścia MMx ustawiają tryb master/slave i krotność częstotliwości próbkowania. W modelu U jest skonfigurowany do pracy w trybie master dla sygnału wyjściowego, przy krotności fs= (MMx=0). Dla poprawnej pracy układu ASRC jest wymagany generator sygnału taktującego wykonany w oparciu o lokalny oscylator kwarcowy lub zewnętrzny generator. Maksymalna częstotliwość współpracującego generatora to 0 MHz. Dodatkowym wymogiem jest zapewnianie warunku fosc> fs. Zewnętrzny generator o częstotliwości, MHz spełnia ten warunek FS OUT FS IN FIR FILTER VDD_IO AD VDD_CORE SERIAL TA_O K_O LRCLK_O TDM_IN SMODE_OUT_0 SMODE_OUT_ z zapasem dla fs= khz będąc jednocześnie źródłem sygnału zegarowego dla ASRC i DSP. Układ uzupełniają elementy filtrujące zasilanie. Każdy z bloków funkcjonalnych układów U i U jest zasilany poprzez filtr LC. Na złącze LD są wyprowadzone sygnały sterujące diodami LED. W wypadku, gdy jest konieczna sygnalizacja stanu pracy, można pominąć diody LD oraz LD na płytce drukowanej i wyprowadzenie sygnałów np. na front obudowy. Wyjściowy sygnał I S o ustalonej fs jest doprowadzony wraz z sygnałem zegarowym MCLK do bloku procesora DSP. Schemat DSP pokazano na rysunku. Aplikacja układu ADAU0 (U) jest typowa. Pracuje on w trybie samodzielnym SELFBOOT, parametry i program przechowywane są w pamięci EEPROM (U). Zwora służy do wprowadzenia DSP w tryb programowania EEPROM za pomocą programatora USBi. Układ ADMT (U) zapewnia restart układów po włączeniu zasilania, natomiast ADML (U) jest odpowiedzialny za generowanie sygnału WB (Writeback) zapisującego do pamięci EEPROM parametry DSP przy zaniku napięcia zasilania. Układ REKLAMA MUTE_OUT CLOCK DIVIDER ROM WLNGTH_OUT_0 WLNGTH_OUT_ MCLK_IN MMODE_0 MMODE_ MCLK_OUT MMODE_ Rysunek. Schemat blokowy AD (za notą AD) ELEKTRONIKA PRAKTYCZNA /0

3 ELEKTRONIKA PRAKTYCZNA /0 PROJEKTY 0 DAC DAC DAC DAC0 R k R k C,nF C,nF R 0 R 0 R 0 R 0 DAC DAC DAC DAC0 CE uf CE uf CE uf CE uf R k R0 k C0,nF C,nF C CE 0uFT C U R 00k V MR R k V MCLKD MCLK0 LRCK0 BCK0 DATA0 R RP RA RB RC RD RA RB RC RD ADMT!ET!MR RP k USBI MR 0 V RA RB RC RD RA RB RC RD VA CE0 0uFT FB V C V FB C nf C,nF C C CE 0uFT CE 0uFT V C C0 GPIO V MP MP MP MP MP MP MP MP C MCLKD R 0R RA RB RC RD RA RB RC RD 0 C MP MP CE 0uFT R k V 0 BC0-0 CE 0uFT C WB R k R 0k V0 C U U LC ADML ET!MR A0 A A V C V SW R 0k R 0k RP MP MP 0R DIPSW P P P P RA RB RC RD RA RB RC RD U ADAU0 0 0 AVDD FILTA UT0 UT UT UT A FLITD CM PLLM PLLM0 A MP/SDO MP/SDO0 MP0/LRCKO VDRIVE IOVDD MP/BO ADDR/CDATA/WB CLT/ /COUT /CCKL AVDD PLLLF PVDD P MCLKI OSC0 RSVD SDI/MP SDI/MP SDO/MP SDO/MP A ADC0 ADC ADC!ET SELFBOOT ADDR0 MP/LRCKI MP/BCLKI MP/SDI MP0/SDI0 D RSD D RSD C D RSD D RSD...,V/0,A R 0 R0 0 V0 U LM- CE 0uF/V CE 0uF/V V VA U ADPAKC- C,uF C,uF U ADPAKC- C0,uF C,uF CE 00uF/0V Rysunek. Schemat bloku DSP Rysunek. Schemat zasilacza SigmaDSP

4 Committed to excellence CATALOG PROCUREMENT MASSQUOTATION PRODUCT CHANGE NOTIFICATION e-commerce made easy Rysunek. Rozmieszczenie elementów Rutronik is the modular Internet platform for the procurement of electronic components. The business processes are thereby simplifi ed substantially. The advantages of faster Online orders combine with customized advice to meet your needs. We thereby do not replace our service, quite the opposite: we complement it. Rysunek. Konfiguracja USBi jest zasilany napięciem, V. Stabilizator z tranzystorem Q zapewnia zasilanie, V dla rdzenia DSP. Przetworniki C/A procesora DSP pracują z filtrami biernymi RC. Do złącza GPIO doprowadzone są cztery uniwersalne sygnały GPIO przeznaczone do dołączenia zewnętrznych manipulatorów sterujących lub sygnalizujących pracę DSP. Dwa dodatkowe sygnały GPIO doprowadzone są do przełącznika SW umożliwiając np. wybór konfiguracji DSP. Poszczególne bloki DSP zasilane są poprzez filtry LC. Układ uzupełnia zasilacz, którego schemat zamieszczono na rysunku. Jest on zbudowany w oparciu o typowe układy: LM (U) dostarczający napięcie V oraz dwa niskoszumne stabilizatory ADP (U i U) dostarczające napiecia, V, osobno dla częsci cyfrowej i analogowej. Moduł jest zasilany z zewnętrznego transformatora, V o mocy minimalnej VA. Układ U wymaga zastosowania radiatora. Montaż i uruchomienie Moduł SigmaDSP jest zmontowany na niewielkiej, dwustronnej płytce drukowanej. Jej schemat montażowy pokazano na rysunku. Sposób montażu jest typowy i nie wymaga opisu, należy tylko sprawdzić jego poprawność. Moduł nie wymaga uruchamiania. Konfiguracja i oprogramowanie odbywa się za pomocą graficznego środowiska Sigma Studio i programatora USBi. Konfiguracja sprzętowa modułu jest stała i może zostać wykorzystana jako szablon we własnych aplikacjach. Na ry- REKLAMA ELEKTRONIKA PRAKTYCZNA /0

5 PROJEKTY Wykaz elementów Rezystory: (SMD 00) R, R, R, R: kv/% R, R, R, R: 0 kv/% R: V/% R, R, R, R0: kv/% R, R, R, R: 0 V/% R, R: kv/% R: 00 kv/% R: V/% R: 0 V/% R0: 0 V/% RP, RP: V (CRA0S0, drabinka SMD, %) RP:, kv (CRA0S0, drabinka SMD, %) RP, RP: 0 V (CRA0S0, drabinka SMD, %) Kondensatory: C: mf (SMD 00) C, C: pf (SMD 00) C C, C C, C C, C: 0, mf (SMD 00) C C:, nf (SMD 00) C:, nf (SMD 00) C: nf (SMD 00) C C0:, mf (SMD 00) CE, CE, CE CE: 0 mf (SMD A ) CE CE: mf (elektrolityczny, FC) CE: 00 mf/0 V (elektrolityczny, FC) CE, CE: 0 mf/ V (elektrolityczny, FC) Półprzewodniki: D D: dioda uniwersalna, prostownicza SMD LD, LD: dioda LED SMD Q: BC0-0 (SOT-) U: WM0 (SSOP0-00) U: AD (SSOP) U: ADAU0 (VQFP) U: ADMT (SOT-) U: LC (SO) U: ADML (SOT-) U: LM- (TO-0) U, U: ADPAKC- (SOT-) Inne: DAC0 DAC, SPDIF: gniazdo RCA do druku FB FB: dławik SMD PBY00T-0Y GPIO: gniazdo IDC- proste LD: listwa SIL- kątowa OSC:, MHz (generator kwarcowy, V) : złącze ARK/ mm SW: DIP-SWITCH -poz TR: DA0MC (transformator S/PDIF) USBI: złącze IDC0, proste : zwora SIP XT: MHz (kwarc SMD) sunku pokazano konfigurację USBi, DSP i pamięci EEPROM. Konfigurację sprzętową DSP przedstawia rysunek. Przetwornik A/C niewykorzystany w projekcie jest wyciszony i wyłączony dla obniżenia poboru mocy, podobnie wyjściowy interfejs szeregowy. Wyprowadzenia MP, MP, MP Rysunek. Konfiguracja sprzętowa DSP Rysunek 0. Aplikacja testowa Rysunek. Zmiana fs= khz skonfigurowane są jako wejściowy interfejs I S. Wyprowadzenia MP i MP służą jako wejścia cyfrowe tych ustawień nie należy zmieniać. Pozostałe piny (MP, MP, MP, MP) mogą być użyte w dowolny sposób. Nieskomplikowaną aplikację testową zamieszczono na rysunku 0. W wypadku tworzenia własnych aplikacji należy pamiętać o zmianie w menu Sigma Studio fs na khz Rysunek. Programowanie pamięci EEPROM dla całego projektu (rysunek ). Sygnał wejściowy z portu szeregowego SDI jest doprowadzony bez obróbki do wyjść prztwornika C/A. Umożliwia to szybkie sprawdzenie poprawności działania DSP. Aplikację w trybie symulowania F (zwora zdjęta) można sprawdzić po załadowaniu skompilowanego programu do DSP. Programowanie pamięci EEPROM do pracy samodzielnej (WriteLatestCompilation to EPROM) należy wykonać przy założonej zworze (rysunek ). Pozostaje życzyć powodzenia w tworzeniu własnych projektów! W wypadku problemów pomocne może być forum ez.analog.com w dziale Sigma DSP. Adam Tatuś, EP ELEKTRONIKA PRAKTYCZNA /0