S P R A W O Z D A N I E T e m a t: Projektowanie układów realizujących złożone funkcje logiczne.

Transkrypt

1 LABORATORIUM UKŁADÓW PROGRAMOWALNYCH I SPECJALIZOWANYCH G r u p a: E3DO O c e n a Data wykonania Prowadzący ćwiczenie: ćwiczenia: dr inż. Zbigniew JACHNA Przemysław Data oddania Podpis:: PANKOWSKI sprawozdania: S P R A W O Z D A N I E T e m a t: Projektowanie układów realizujących złożone funkcje logiczne. 1. Cel ćwiczenia Realizacja projektu układu logicznego, który spełnia funkcję o postaci: Y = ( AB + C) D Projekt zrealizowano dwoma sposobami. Pośrednio wykorzystując elementy INV i NAND zaprojektowane na poprzednich ćwiczeniach czyli wykonując tzw. projekt hierarchiczny oraz w formie bramki, która bezpośrednio realizuje zadaną funkcję. 1

2 2. Projekt hierarchiczny. Sprawozdania z poprzednich laboratoriów zawierają schematy elektryczne i layouty bramki nand i inwertera. Wykorzystując ich symbole wykonałem schemat układu realizującego zadaną funkcję 2.1 Schemat bramki. 2.2 Wyniki symulacji. 2

3 2.3 Layout. 2.3 Test zgodności. 3

4 3. Projekt bramki złożonej. 3.1 Schemat elektryczny. 3.2 Wyniki symulacji. 4

5 3.3 Graf logiczny układu Ścieżki Eulera: ABCD 3.5 Diagram kreskowy. 5

6 3.6 Layout. 6

7 3.7 Weryfikacja reguł projektowania i zgodności layoutu ze schematem. 4 Wnioski. Obie metody doprowadziły do zaprojektowania układu realizującego zadaną funkcję. Realizacja za pomocą projektu hierarchicznego wydaje się łatwiejsza. W tym przypadku wykorzystując przygotowane wcześniej schematy, symbole i layouty elementów należało tylko narysować schemat elektryczny układu i dokonać połączeń w projekcie topograficznym. Należy jednak robić to tak, by zminimalizować powierzchnię zajmowaną przez układ. Projekt ten okazał się stosunkowo prosty. Jednak w przypadku bardziej skomplikowanych projektów pomocne są schematyczne rysunki pokazujące połączenia tzw. diagramy kreskowe. Może zaistnieć także konieczność wprowadzania dodatkowych warstw metalu by wykonać połączenia. 7

8 Analizując wykonany projekt wymienię na podstawie layoutu i symulacji kilka charakterystycznych wielkości, które umożliwią porównanie obu sposobów realizacji zadania. Na rysunku przedstawiającym przebiegi sygnałów pomierzony został przykładowo wybrany czas propagacji układu, gdy na wejściu wszystkie stany zmieniają się z poziomu niskiego na wysoki. Wynosi on t D1 =39.82ns. Jest to przykładowo wybrany czas propagacji. Żeby mówić o czasach propagacji należy zawsze podawać w jakich warunkach propaguje się sygnał (tzn. na którym wejściu jest zmiana i jakie były wcześniejsze stany ustalone na innych końcówkach). W ten sposób uzyskalibyśmy całe widmo różnych czasów propagacji. Należałoby podać użytkownikowi pewne wartości średnie oraz wartości tzw. najgorszego przypadku. Z layoutu możemy odczytać, że zajmowana przez układ powierzchnia wynosi około s 1 = 80x150 lambda 2 a ilość użytych tranzystorów to n 1 = 14. Wykonanie projektu drugą metodą wymagało zdecydowanie większych przygotowań. Po wykonaniu schematu elektrycznego należało narysować graf logiczny i wyznaczyć ścieżki Eulera ułatwiające narysowanie diagramu kreskowego. W tym przypadku diagram ten okazał się niezbędny by narysować optymalny layout układu. Sama realizacja layoutu według określonego diagramu kreskowego jest już stosunkowo prosta. Tak jak w pierwszym przypadku odczytujemy wybrane wielkości charakterystyczne: t D2 = 20.67ns ( czas propagacji, gdy na wejściu wszystkie stany zmieniają się z niskich na wysokie ), s 2 = 100x50 lambda 2 ( powierzchnia układu ), n 2 = 8 (liczba tranzystorów ) Podsumowując należy stwierdzić, że druga metoda realizacji projektu jest efektywniejsza pod względem uzyskanych parametrów. Układ jest szybszy i do jego realizacji niezbędna jest mniejsza powierzchnia krzemu. Komentarza wymaga jeszcze kwestia obciążalności związana z rozmiarami tranzystorów. Układy złożone z wielu szeregowo połączonych bramek działają na zasadzie łańcucha buforów. W takim przypadku rozmiary tranzystorów mogą być mniejsze. W przypadku realizacji układu w postaci pojedynczej bramki zastosowałem duże tranzystory by zapewnić symetrię charakterystyki przełączania i właściwą obciążalność. Realizacja za pomocą projektu hierarchicznego jest metodą bardziej ekonomiczną pod względem włożonego wysiłku w projektowanie. Umożliwia wykorzystanie pracy wykonanej wcześniej ( przygotowane wcześniej elementy składowe ). Ważna jest przy tym konsekwencja przy projektowaniu bramek składowych tzn. np. zachowanie jednakowych odległości od magistral zasilających i masy we wszystkich elementach składowych. Uzyskane w ten sposób układy mają gorsze parametry czasowe ale wystarczające do wielu zastosowań. Jednakże metoda ta może okazać się nieskuteczna przy projektowaniu układów do zastosowań specjalnych, gdzie wymagane są szczególne parametry. Wówczas należy projektować układ drugim sposobem, tj. wykonując od początku kompletny proces projektowy. Projekt hierarchiczny Projekt bezpośredni Czas propagacji [µs] 39,82 20,67 Powierzchnia układu [µm 2 ] Liczba tranzystorów