Instrukcja Uytkownika

Transkrypt

1 System ewaluacyjny dla mikrokontrolerów STLITE i STFx. REV.0 Instrukcja Uytkownika Evalu ation Board s for, VR, ST, PIC microcontrollers Sta- rter Kits Embedded Web Serve rs Prototyping Boards Minimodules for microcontrollers, etherdesigning Evaluation Boards net controllers, RFID High Spe- ed In System programmers for VR, PIC, ST microcontrollers Microprocesor systems, PCB for, VR, ST, PIC microcontrollers Starter Kits Embedded Web Servers Prototyping Boards mi- nimodules for microcontrollers, ethernet controllers, RFID High Speed In Systems programmerocontrollers Starter Kits rs for VR, PIC, ST microcontrlollers Microprocesor systems, PCB designing Evaluation Boards for `, VR, ST, PIC mic- Embe- dded Web Serwers Prototyping Boards Minimodules for microcontrollercontrollers, ethernet controllers, High Speed In System program- mers for VR, PIC, ST microco- Microprocesor R Many ideas one solution Systems, PCB Designing Evaluation Boards

2 . Wstp EVBST-DISK powstał z myl o udostpnieniu projektantowi systemów opartych na mikrokontrolerach STMicroelectronics z serii STLITE oraz STx. Proponowana baza sprztowa umoliwia w szybki i łatwy sposób realizacj i weryfikacj swojego pomysłu. Majc to na uwadze płyta została zaprojektowana w ten sposób, aby uytkownik miał dostp do wszystkich pinów kadego procesora, które zostały wyprowadzone na złcza kołkowe. Na płycie znajduj si podstawki na sze rónych procesorów mogcych pracowa niezalenie, a take peryferia takie jak: termometr, przekaniki, potencjometry, zegar czasu rzeczywistego, interfejs RS, pami FLSH, wywietlacze -segmentowe oraz opcjonalnie montowany wywietlacz LCD x. Dodatkowo umieszczono osiem mikroprzełczników i osiem diod LED. Wszystkie te elementy s dostpne na złczach szpilkowych, pozwalajc na podłczenie ich do portu np. procesora. Na płycie jest umieszczony układ mostka i stabilizatora zwalniajcy uytkownika z obowizku dostarczania stałego napicia stabilizowanego. Wraz z płyt dostpne s kody ródłowe programów pozwalajce na przetestowanie dostpnych zasobów. yczymy samych sukcesów i duo satysfakcji przy projektowaniu i konstruowaniu urzdze w oparciu o EVBST-DISK Cechy: - gniazda pod rodzajów procesorów - wyprowadzone porty wszystkich mikrokontrolerów - zasilacz na pokładzie płyty - port RS - oddzielne złcza programowania - miejsce pod wywietlacz LCD x - potencjometry - przycisków - zegar czasu rzeczywistego - pami Flash z interfejsem SPI - diod LED - siedmiosegmentowe wywietlacze LED - buzzer

3 BO BO. Rozmieszczenie elementów na płycie Rys.. Rozmieszczenie elementów na płycie EVBST-DISK. Podstawka pod procesor STx. Podstawka pod procesor STLITExB. Podstawka pod procesor STLITE. Podstawka pod procesor STUltraLite. Podstawka pod procesor STLITE. Podstawka pod procesor STLITE0x i STSuperLite. Wyprowadzenia procesora STx. Wyprowadzenia procesora STLITExB. Wyprowadzenia procesora STLITE 0. Wyprowadzenia procesora STUltraLite. Wyprowadzenia procesora STLITE. Wyprowadzenia procesora STLITE0 i STUltraLite. Złcze programowania dla STLITExB

4 . Złcze programowania dla STLITE. Złcze programowania dla STUltraLite. Złcze programowania dla STx. Złcze programowania dla STLITE. Złcze programowania dla STLITE0 i STSuperLite. Kwarc ze zworkami dla procesora STLITExB 0. Kwarc ze zworkami dla procesora STLITE. Kwarc ze zworkami dla procesora STx. Kwarc ze zworkami dla procesora STLITE. Wyprowadzenia wszystkich peryferii dostpnych na płycie. Wyprowadzenia styków przekaników. Przekaniki. Potencjometr kontrastu wywietlacza LCD. Zworki ładowania akumulatora. Złcze dla wywietlacza LCD x. Zegar czasu rzeczywistego MT 0. Pami DataFlash Mbit - MPE0. Stabilizator LM umoliwiajcy podłczenie napicia niestabilizowanego. Konwerter poziomów RS TTL (ST). Złcze dla konwertera ST. Wejcie napicia zasilania. Włcznik zasilania płyty. Buzzer. kumulator,v mh. -segmentowe wywietlacze LED. Przycisk RESET 0. Diody LED. Termometr LM. Przyciski. Obsługiwane procesory EVBST-DISK przygotowana jest pod nastpujce procesory: - STx (obudowy SDIP-) - STLITE (obudowy DIP-0) - STLITE (obudowy DIP-0) - STLITExB (obudowy DIP-) - STLITE0 (obudowy DIP-) - STSuperLite (obudowy DIP-) - STUltraLite (obudowy DIP-). Zasilanie płyty Płyta powinna by zasilana z zewntrznego zasilacza o napiciu..v C, lub..v DC, przy pomocy standardowego wtyku o rednicy bolca. mm umieszczonego w gniedzie zasilajcym. Na płycie umieszczone s zworki: SUPPLY i V. Zamknicie zworki V powoduje zasilanie wszystkich układów na płycie napiciem.v, przy zworce otwartej napicie bdzie wynosi V.

5 Zworka SUPPLY daje moliwo dołczenia napicia z pominiciem układów mostka i stabilizatora, przy jej otwarciu zostaje odłczony układ zasilania umieszczony na płycie. Przy kadym procesorze znajduje si zworka, dziki, której napicie zasilania zostaje doprowadzone do nóek zasilania poszczególnych procesorów. S to zworki PWR ST, PWR L, PWR L, PWR LxB, PWR L0/S, PWR UL. Zastosowanie dodatkowych zworek do dołczania zasilania procesorów, było podyktowane udostpnieniem konstruktorowi moliwoci pomiaru prdu pobieranego przez mikrokontroler oraz zasilenia go z akumulatora.. Obwody procesorów Na płycie znajduje si sze podstawek pod procesory oznaczonych na rys.. numerami od do. Kady z umieszczonych w nich procesorów ma indywidualne złcze programowania oraz (jeeli jest taka moliwo) kwarc. Mikrokontrolery posiadaj take odrbne wyprowadzenia nóek na listwy kołkowe. Taka konstrukcja daje projektantowi moliwo równoczesnej pracy z kilkoma procesorami. Układy peryferyjne.. Diody LED Płyta posiada diod LED, które stanowi najprostszy interfejs pomidzy systemem a uytkownikiem, co jest szczególnie wane dla pocztkujcych programistów. Budowa płyty pozwala na dowolne połczenie diod. Włczenie diody moe nastpi po podaniu stanu niskiego na pin LDn skojarzony z odpowiednim LED-em. R k R k R k R0 k K R k D0 D D D D D D D R k R k R k L L L L JP L L L L LED L L L L L L L L Rys.. Schemat dołczenia diod do listwy kołkowej.. Przełczniki Płyta wyposaona jest w mikroprzełczników. Wcinicie jednego nich powoduje pojawienie si stanu niskiego na odpowiednim złczu szpilkowym skojarzonym z odpowiednim przyciskiem.

6 R 0k S0 R0 0k S R 0k S R 0k K K K K S R 0k R 0k R 0k R 0k K K K K K K K K K K S S S S K K JP KEY Rys.. Schemat dołczenia mikroprzełczników do listwy kołkowej.. Przekaniki Zastosowane przekaniki sterowane s poprzez tranzystory, gdzie baza tranzystora jest wyprowadzona na złcze MISC i oznaczona na płytce jako RL i RL Styki przekaników: NC, NO, COM dołczone do złcz JP i JP pozwalaj uytkownikowi na sterowanie zewntrznymi układami. Załczenie przekanika odbywa si poprzez podanie stany niskiego na baz tranzystora. Q BC R k REL Q BC R k REL REL REL D RL RELY-SPDT D LL RL RELY-SPDT REL REL REL REL TEM POT POT JP MISC REL REL BUZ REL REL REL JP REL REL REL REL JP REL Rys.. Schemat podłczenia przekaników do złcz.. Sygnalizator akustyczny Płyta zawiera sygnalizator akustyczny włczany i wyłczany tranzystorem, gdzie baza tranzystora jest wyprowadzona na złcze MISC i oznaczone na płytce opisem BUZ. Włczenie sygnalizatora obywa si poprzez podania stanu niskiego na baz tranzystora.

7 R k Q BC BUZ SPK BUZ TEM POT POT JP MISC REL REL BUZ Rys.. Schemat połczenia sygnalizatora akustycznego.. Termometr Na płycie umieszczony jest przetwornik temperatury na napicie LM. Kocówka LM, na której napicie jest proporcjonalne do temperatury wyprowadzona jest na złcze MISC. Uytkownik moe podłczy t kocówk do wejcia przetwornika /D w procesorze i w ten sposób dokonywa pomiaru temperatury. U LM JP VCC Vout TEM POT POT REL REL BUZ MISC C R TEM R 00n Rys.. Schemat połczenia termometru.. Potencjometry Płyta posiada dwa potencjometry, umoliwiajce np. symulacj wyj układów analogowych. Potencjometr umoliwia regulacj napicia w zakresie 0-. Kocówki potencjometrów POT i POT dostpne s na złczu MISC. JP POT R K POT R K TEM POT POT REL REL BUZ MISC Rys.. Schemat podłczenie potencjometrów do listwy kołkowej

8 .. Interfejs RS Na płycie umieszczone jest złcze DB- połczone z konwerterem stanów ST, który z kolei jest dołczony do złcza kołkowego JP0. Pozwala to na podłczenie si do procesora. C 00n C 00n C 00n C0 00n U C+ V+ C- C+ C- V- Tout Rin ST VCC Tout Rin Rout Tin Tin Rout 0 TxD RxD C 00n JP RS C RxD TxD JP0 RS Rys.. Połczenie konwertera stanów.. Zegar czasu rzeczywistego MT i akumulator Płyt wyposaono w zegar czasu rzeczywistego z podtrzymaniem z akumulatora. Zegar komunikuje si z otoczeniem poprzez interfejs I C. Wszystkie linie niezbdne do sterowania układem MT s wyprowadzone na złcze kołkowe RTC. W złczu znajduje si take pin V, na którym mona mierzy napicie akumulatora. X C J LOD D0 SS R 0R J QL R 0R V D SS.kHz GP0BVH U 00n OSCI Vcc OSCO FT/OUT Vbat SCL Vss SD RTC_MT VRTC R K R0 K R K VRTC FT SCL SD SD FT JP RTC SCL V VRTC JP Rys.. Układ zegara czasu rzeczywistego i akumulatora Naley zwróci uwag na listw JP gdzie, aby uzyska zasilanie zegara z zasilacza umieszczonego na płycie, naley zewrze ze sob piny i tej listwy. Dane katalogowe zegara czasu rzeczywistego MT mona odnale na

9 Na wszystkie piny listwy (JP) za porednictwem diody D zostało wyprowadzone napicie z akumulatora, skd mona zasili np. mikrokontroler. kumulator jest ładowany prdem stałym poprzez zamkniecie zworki LOD. Zworka QL słuy operacji szybkiego ładowania akumulatora, przy czym konstruktor musi uwaa, aby nie uszkodzi w tej sytuacji akumulatora. Dokładne parametry dotyczce akumulatora GP0BVH, z którymi naley si zapozna mona znale na stronie UWG: Nie naley dopuci do zbyt nadmiernego rozładowania akumulatora, poniewa moe on utraci swoje właciwoci... Wywietlacz LCD Na płycie umieszczono złcze do wywietlacza LCD x znaków. Ze złcza s poprowadzone cztery linie danych i dwie linie sterujce, tj. linia strobu E i linia sterujca R/S. Nastpnie wszystkie te linie s połczone z listw kołkow LCD, skd dalej wywietlacz moe by podłczony do procesora. Linia R/W (zapis/odczyt) wywietlacza dołczona jest na stałe do masy. Regulacja kontrastu odbywa si poprzez potencjometr R opisany na płycie jako CONTRST. Q BCB R JP LTG- LTG+ D D D D 0 D D D D0 E R/W R/S KONTR Vcc LCD_X K JP 0 LCD C 00n C 00n R K Rys.0.Podłczenie wywietlacza LCD ( wiersze, znaków) do listwy kołkowej JP Cztery linie danych wyprowadzone na listw kołkow s na płycie oznaczone jako D-D. Pin złcza JP słuy do kontroli podwietlenia wywietlacza za porednictwem tranzystora. Podwietlenie jest aktywne w przypadku podania stanu wysokiego na baz tranzystora. W przypadku nie wykorzystywania tej opcji, projektant moe załoy zwork pomidzy pinami i 0, aby włczy podwietlanie na stałe. Układ daje moliwo kontroli kontrastu wywietlacza, który jest zaleny od napicia podawanego, na pin złcza JP (oznaczenie VC na płycie). Istnieje moliwo wykorzystania do tego celu umieszczonego potencjometru, który jest dołczony do pinu (oznaczenie CNTR), poprzez zapicie zworki pomidzy tymi pinami.

10 .0. Pami FLSH Pami szeregowa MPE0 posiada Mbit pojemnoci. Jedna strona pamici natomiast ma pojemno B. Dostp do pamici jest moliwy za pomoc interfejsu SPI z szybkoci transmisji do MHz. Napicie zasilania mieci si w zakresie od.v do.v. Poniewa zasilanie na płycie moe by do V, to w celu obnienia napicia do poziomu bezpiecznego dla układu pamici, jest on zasilany poprzez diod wiecc. Wejcia pamici natomiast s podłczone przez rezystory. W przypadku zasilania obwodu z napicia,v diod obniajc napicie mona zbocznikowa zwork FLSH PWR. D Q C /S R U 00n R 00R R 0K D VCC R0 00R R 00R Q /RES /RES R 00R R 00R C /W /W R 00R R 0K /S VSS 0K Rys.. Schemat połczenia pamici Flash C Q D MPE0 FLSH C JP /RES /S /W SWH_ FLSH PWR D.. Wywietlacze siedmiosegmentowe Na płycie zostały umieszczone cztery siedmiosegmentowe wywietlacze LED o wspólnej anodzie. Wywietlacze te maj połczone wyprowadzenia poszczególnych segmentów, natomiast anody s sterowane poprzez tranzystory. Taki układ pozwala na multipleksowan prac podczas wywietlania informacji. R LED_ K LED LED_ a LED_B b LED_C c LED_D d LED_E e LED_F f 0 LED_G g LED_DP DP Q BC0B LED_ LED_B LED_C LED_D LED_E LED_F LED_G LED_DP R LED_ K LED a b c d e f 0 g DP Q BC0B LED_ LED_B LED_C LED_D LED_E LED_F LED_G LED_DP R LED_ K LED a b c d e f 0 g DP Q BC0B LED_ LED_B LED_C LED_D LED_E LED_F LED_G LED_DP R LED_0 K LED0 a b c d e f 0 g DP Q BC0B LED_0 LED_ LED_ LED_C LED_E LED_G JP R 0R R 0R R 0R R 0R R 0R R 0R 0 R 0R R 0R SEG LED_ LED_ LED_B LED_D LED_F LED_DP Rys.. Schemat podłczenie wywietlaczy siedmiosegmentowych do listwy kołkowej 0

11 . Złcza.. Złcza procesorów i peryferii 0 Złcze dla procesorów STx P0-P, PB0-PB, PC0-PC wyprowadzenia poszczególnych portów OSC wyprowadzenie nóki OSC/CLKIN (wejcie zewntrznego sygnału zegarowego 0 RST wyprowadzenie nóki RESET VDD napicie zasilania podawanego z płyty masa układu Złcze dla procesorów STLITE P0-P, PB0-PB wyprowadzenia poszczególnych portów 0 OSC wyprowadzenie nóki OSC/CLKIN (wejcie zewntrznego sygnału zegarowego RST wyprowadzenie nóki RESET VDD napicie zasilania podawanego z płyty 0 masa układu Złcze dla procesorów STLITE P0-P, PB0-PB wyprowadzenia poszczególnych portów OSC wyprowadzenie nóki OSC/CLKIN (wejcie zewntrznego sygnału zegarowego) RST wyprowadzenie nóki RESET VDD napicie zasilania podawanego z płyty 0 0 masa układu

12 0 0 Złcze dla procesorów STLITExB P0-P, PB0-PB wyprowadzenia poszczególnych portów PC0 wyprowadzenie bitu 0 opcjonalnego portu C, OSC, CLKIN (wejcie zewntrznego sygnału zegarowego) PC- wyprowadzenie bitu opcjonalnego portu C, OSC RST wyprowadzenie nóki RESET VDD napicie zasilania podawanego z płyty masa układu Złcze dla procesorów STLITE0 i ST SuperLite P0-P, PB0-PB wyprowadzenia poszczególnych portów RST wyprowadzenie nóki RESET 0 VDD napicie zasilania podawanego z płyty masa układu Złcze dla procesorów STUltraLite P0-P wyprowadzenia portu VDD napicie zasilania podawanego z płyty masa układu.. Złcza programowania ICCOSC wejcie sygnału zegarowego z programatora ICCCLK linia zegarowa programatora ICCDT linia danych programatora ICCRESET linia programatora sterujca resetem procesora ICCSEL/VPP linia uywana do programowania odpowiednim napiciem, wykorzystywana min. w STx VDD_PLI zasilanie z układu procesora masa

13 .. Złcza peryferii Złcze akumulatora, na wszystkich pinach znajduje si napicie z akumulatora (nominalnie.v) pomniejszonego o spadek napicia na diodzie Schottky ego Wyprowadzenia przycisków S0-S zwiernych do masy, kade z wyprowadze jest podcignite do VDD 0 Wyprowadzenia linii do sterowania wywietlaczami - segmentowymi.,b,c,d,e,f,g,dp wyprowadzenia poszczególnych segmentów wywietlaczy 0- wyprowadzenia baz tranzystorów sterujcych anod poszczególnych wywietlaczy Wyprowadzenia katod diod LED, podanie stanu niskiego na te piny spowoduje zapalenie si diod. 0 Wyprowadzenia wywietlacza LCD x znaków. D-D cztery najstarsze bity szyny danych wywietlacza R/S linia sterujca wywietlaczem dane/komenda CNTR wyprowadzenie potencjometru kontrastu VC linia LCD odpowiedzialna za kontrast wywietlacza LTG pin sterujcy podwietleniem wywietlacza za porednictwem tranzystora Złcze zegara czasu rzeczywistego. SD linia danych I C RTC SCL linia zegarowa I C RTC VRTC pin zasilania RTC VDD zasilanie płyty FT pin konfigurowalny RTC (patrz dokumentacja MT)

14 Wyprowadzenia linii interfejsu SPI pamici FLSH. C zegar dla FLSH Q wyjcie szeregowe dla FLSH D wejcie szeregowe dla FLSH /S linia wyboru układu (chip select) /W zabezpieczenie przed zapisem FLSH /RES reset dla FLSH Wyprowadzenia linii TTL konwertera stanów ST TXD linia transmisji RXD linia odbioru 0 Złcze resetu, słuce do podpinania wspólnego klawisza RESET do wyprowadze RESET poszczególnych procesorów RST wyprowadzenie klawiszu RESET L0 wyprowadzenie linii RESET STLITE0 lub STSuperLite ST wyprowadzenie linii RESET STx L wyprowadzenie linii RESET STLITE UL wyprowadzenie linii RESET/P STUltraLite L wyprowadzenie linii RESET STLITE L wyprowadzenie linii RESET STLITExB UWG: Naley uwaa na podłczenie pinu UL do pinu RST, gdy pin RESET w procesorach STUltraLite moe by skonfigurowany jako port, co w niektórych sytuacjach moe powodowa zwarcie lub resetowanie innych procesorów Wyprowadzenia pozostałych peryferii REL, sterowanie przekanikami POT, wyprowadzenia potencjometrów TEM wyprowadzenie termometru LM BUZ sterowanie sygnalizatorem dwikowym.. Złcze styków przekaników NO wejcie normalnie otwarte NC wejcie normalnie zamknite COM wejcie wspólne

15 . Zworki Zworka V zamknita powoduje ustawienie na wyjciu stabilizatora.v, otwarta V. Zworka SUPPLY zamknita powoduje podanie napicia ze stabilizatora na płyt, lub umoliwia uytkownikowi podanie napicia z zewntrz. Zworka FLSH PWR zworka zamknita, gdy na płycie pracujemy z napiciem.v, otwarta w przypadku napicia V Zworki PWR ST, PWR L, PWR L, PWR LxB, PWR L0/S, PWR UL zworki do podawania zasilania na poszczególne procesory Zworka ICP PWR słuy do podawania napicia do programatora ICPcable I w przypadku programowania procesora UltraLite przy wyłczonym napiciu zasilania Zworki OSC i OSC słu do zwierania pinów rezonatora X do masy w przypadku wykorzystywania wewntrznego oscylatora procesora STx; w przypadku podawania zewntrznego sygnału zegarowego dla procesora na pin OSC powinna by załoona tylko zworka OSC Zworki OSC, OSC i CLKIN zapite zworki OSC i OSC zwieraj piny oscylatora X do masy w sytuacji korzystania z wewntrznego oscylatora mikrokontrolera STLITExB; w przypadku podawania sygnału zegarowego na wejcie OSC lub PB zworka, zworka OSC powinna by załoona; jeeli zachodzi potrzeba podania zewntrznego sygnału zegarowego do procesora ze złcza programowania, naley zamkn zwork CLKIN (podanie sygnału na PB/CLKIN) lub zamkn połczenie pomidzy zworkami CLKIN a OSC (podanie sygnału na OSC/CLKIN), jak na poniszym rysunku W momencie programowania w trybie ICP OPT Disable powinna by zapita zworka CLKIN. Zworki OSC, OSC i CLKIN zapite zworki OSC i OSC zwieraj piny oscylatora X do masy w sytuacji korzystania z wewntrznego oscylatora mikrokontrolera STLITE; w przypadku podawania sygnału zegarowego na wejcie OSC lub PB zworka, zworka OSC powinna by załoona; jeeli zachodzi potrzeba podania zewntrznego sygnału zegarowego do procesora ze złcza programowania, naley zamkn zwork CLKIN (podanie sygnału na PB/CLKIN) lub

16 zamkn połczenie pomidzy zworkami CLKIN a OSC (podanie sygnału na OSC/CLKIN), jak na poniszym rysunku W momencie programowania w trybie ICP OPT Disable powinna by zapita zworka CLKIN. Zworki OSC, OSC i CLKIN zapite zworki OSC i OSC zwieraj piny oscylatora X do masy w sytuacji korzystania z wewntrznego oscylatora mikrokontrolera STLITE; w przypadku podawania sygnału zegarowego na wejcie OSC lub PB zworka, zworka OSC powinna by załoona; jeeli zachodzi potrzeba podania zewntrznego sygnału zegarowego do procesora ze złcza programowania, naley zamkn zwork CLKIN (podanie sygnału na BP/CLKIN) lub zamkn połczenie pomidzy zworkami CLKIN a OSC (podanie sygnału na OSC/CLKIN), jak na poniszym rysunku W momencie programowania w trybie ICP OPT Disable powinna by zapita zworka CLKIN. Zworka CLKIN zapicie tej zworki powoduje dołczenie zewntrznego sygnału zegarowego ze złcza programowania ICP_UL do pinu P/CLKIN procesora STUltraLite Zworka CLKIN - zapicie tej zworki powoduje dołczenie zewntrznego sygnału zegarowego ze złcza programowania ICP_L0 do pinu P/CLKIN procesora STLite0/STSuperLite Dioda POWER wiecenie tej diody sygnalizuje obecno napicia na płycie.

17 . Programy demonstracyjne LCD.c demo wywietlacza LCD, przesuwajcy si napis na wywietlaczu LED_DC.c na wejcie przetwornika /C podaje si sygnał z zakresu 0-V np. z potencjometru, wynik przetwarzania wywietlany na diodach. LED.c demo LED-ów, cztery funkcje wybierane z klawiatury, kada z funkcji wywołuje inny efekt wietlny na diodach.

18 0. Schemat ideowy JP OSC_ 0 ICP_STx OSC_ C p X C MHz p J J OSC OSC ICCDT_ ICCCLK_ RESET_ ICCSEL_ RESET_ PB_ PB_ PB_ PB_ PB_ PB_ PB_ PB0_ PC_ PC_ PC_ JP RESET_ P0_ OSC_ P_ PB_ P_ PB_ 0 P_ PB_ P_ PB_ P_ PB_ P_ PB_ P_ PB_ 0 PC0_ PB0_ PC_ PC_ PC_ PC_ PC_ PINS STx U RESET OSC Vss OSC ICCSEL PB/SS ICCCLK/P0 PB/SCK ICCDT/P PB/MISO P PB/MOSI P NC NC NC NC 0 PB/OCMP_ SCLI/P PB/ICP_ RDI/P PB/OCMP_ SDI/P PB0/ICP_ TDO/P PC/EXTCLK_/IN IN0/ICP_B/PC0 PC/OCMP_B/IN IN/OCMP/PC PC/ICP_B/IN IN/MCO/PC STx 0 0 C 00n PWR ST J R 0k P_ P_ P_ P_ P_ P_ PC0_ PC_ PC_ ICCSEL_ R R0 K K ICCCLK_ ICCDT_ P0_ P_ C 00n ICCOSC_L0 J PWR L0/S RESET_L0 PB0_L0 PB_L0 PB_L0 PB_L0 PB_L0 JP ICCDT_L0 ICCCLK_L0 RESET_L0 0 ICP_L0x U VSS VDD RESET PB0/IN0/SS PB/IN/SCK PB/IN/MISO PB/IN/MOSI PB/IN/CLKIN STLITE0 STLITES J ICCOSC_L0 CLKIN JP RESET_L0 PB0_L0 PB_L0 0 PB_L0 PB_L0 PB_L0 PINS LITE0x/Sx LTIC/P0(HS) P0_L0 P(HS) P_L0 TPWM0/P(HS) P_L0 R P(HS) P_L0 P(HS) P_L0 ICCDT/P(HS) 0 R MCO/ICCCLK/P P P_L0 P0_L0 P_L0 P_L0 P_L0 P_L0 P_L0 P_L0 P_L0 ICCDT_L0 K P_L0 K P_L0 ICCCLK_L0 JP JP PC0_L JP 0 PC_L ICCDT_L RESET_L P0_L ICCCLK_L PB0_L P_L RESET_L PB_L P_L PB_L P_L ICCOSC_L 0 PB_L P_L PB_L P_L ICP_LxB PINS LITExB 00n PC0_L J PC_L C PWR LxB U VSS OSC/CLKIN/PC0 VDD OSC/PC RESET_L RESET LTIC/P0(HS) P0_L PB0_L PB0/IN0/SS/COMPIN+ TPWM0/P(HS) P_L PB_L PB/IN/SCK TPWM/P(HS) P_L PB_L PB/IN/MISO TPWM/ICCDT/P(HS) 0 PB_L PB/IN/MOSI MCO/ICCCLK/BREK/P PB_L PB/IN/CLKIN/COMPIN- COMPOUT/P(HS) P_L J STLITExB CLKIN ICCCLK_L R K ICCOSC_L P_L R K P_L ICCDT_L J0 OSC J OSC p C X MHz C p ICCOSC_L PB_L R P_L ICCCLK_L ICCDT_L P_L R ICCOSC_L J CLKIN K K JP0 OSC_L ICCDT_L PB0_L ICCCLK_L PB_L RESET_L PB_L PB_L 0 PB_L PB_L ICP_Lx PB_L P_L U 0 PB_L PB/MIS0/IN SCK/IN/PB PB_L PB/MOSI/IN SS/IN0/PB0 PB/CLKIN/IN RESET PB_L PB/IN PB_L PB/IN Vss P_L P CLKIN/OSC P/MCO/ICCCLK/BREK OSC P/TPWM/ICCDT LTIC/P0 P_L P/TPWM TIC/P 0 P_L P/TPWM TPWM0/P STLITE RESET_L P0_L P_L P_L P_L P_L P_L 0 0 P_L PINS LITEx J PB_L PB0_L RESET_L P0_L P_L P_L OSC_L PWR L C 00n p C X MHz C0 p J OSC J OSC JP JP ICCDT_L ICCCLK_L RESET_L RESET_L PB0_L ICCOSC_L 0 PB_L 0 PB_L ICP_Lx PB_L PB_L PB_L PB_L 0 J PINS LITEx C PWR L 00n U 0 VSS CLKIN/OSC VDD OSC RESET_L RESET LTIC/P0(HS) PB0_L PB0/SS/IN0 TIC/P(HS) PB_L PB/SCK/IN TPWM0/P(HS) PB_L PB/MISO/IN TPWM/P(HS) PB_L PB/MOSI/IN TPWM/P(HS) PB_L PB/CLKIN/IN TPWM/ICCDT/P(HS) PB_L PB/IN MCO/ICCCLK/BRK/P 0 PB_L PB/RDI/IN TDO/P(HS) J STLITE CLKIN OSC_L P0_L P_L P_L P_L P_L P_L P_L P_L OSC_L P0_L P_L P_L P_L P_L P_L J OSC J OSC C p X MHz C p R K P_L ICCDT_L ICCCLK_L R0 K P_L JP JP ICCDT_UL ICCCLK_UL J ICP PWR P_UL P0_UL R P_UL P_UL ICCOSC_UL 0 K P_UL P_UL ICP_UL PINS ULTRLITE P_UL J PWR ULC 00n ICCDT_UL ICCCLK_UL U0 ICCOSC_UL J0 CLKIN VDD VSS P_UL P(HS)/IN/CLKIN TPWM/ICCDT/IN0/P0(HS) P_UL P(HS)/IN ICCCLK/IN/P(HS) P_UL P/RESET LTIC/IN/P(HS) P_UL STLITEUS P_UL P0_UL R K R K RESET_L0 RESET_ RESET_L P_UL RESET_L RESET_L JP 0 RESET JP RESET C 00n RESET S_RES ICCOSC_L

19 Sheet of Size: File: Rev: Date: Title: EVBST-DISK Cannot open file LogoFINL_many.bmp R 0R JP FLSH Q D C Q D C R0 00R R 00R R 00R R 00R R 00R POT TEM BUZ REL K K K K L L L L V SD FT SCL REL REL REL REL REL REL JP KEY JP LED K K K K L L L L D D D D D 0 D D D0 E R/W R/S KONTR Vcc LTG- LTG+ JP LCD_X /W /S /RES /W /S /RES JP MISC REL Vss Vbat OSCO OSCI Vcc FT/OUT SCL SD U RTC_MT X.kHz R K R0 K R K Vout VCC U LM R R C 00n TEM GP0BVH FT SCL SD R k BUZ RL RELY-SPDT R k REL REL REL REL Q BC Q BC SPK BUZ RL RELY-SPDT R k REL REL REL REL Q BC C 00n C 00n C0 00n C 00n C 00n C+ V+ C- C+ C- V- Tout Rin Rout Tin 0 Tin Rout Rin Tout VCC U ST JP RS C S S S0 R k R k R k R0 0k R 0k R 0k K R0 k S R 0k K K K K L L L L S S S R k R k R k R 0k R 0k R 0k R k S R 0k K K K K L L L L JP REL JP REL DJ OUT IN REG LM K R 0R R R C u C u R 0R C 00n SWH_ V J SUPPLY SW SW SPST, JP_S VCC_IN R k TxD RxD JP0 RS RxD TxD R K POT B BRIDGE D0 D D D D D D D D POWER D D C /RES /S /W VCC VSS Q U MPE0 R 00R R K R 0K R 0K R 0K C 00n SWH_ FLSH PWR D LL D D0 SS R 0R D SS J LOD R K POT 0 JP LCD Q BCB R K Q BC0B R K LED_ LED_ LED_B LED_C LED_D LED_E LED_F LED_G LED_DP Q BC0B R K LED_ LED_ LED_B LED_C LED_D LED_E LED_F LED_G LED_DP Q BC0B R K LED_ LED_ LED_B LED_C LED_D LED_E LED_F LED_G LED_DP Q BC0B R K LED_0 LED_ LED_B LED_C LED_D LED_E LED_F LED_G LED_DP 0 JP SEG LED_ LED_ LED_ LED_0 LED_ LED_B LED_C LED_D LED_E LED_F LED_G LED_DP POT f g 0 e d c DP b a LED f g 0 e d c DP b a LED f g 0 e d c DP b a LED f g 0 e d c DP b a LED0 R 0R R 0R R 0R R 0R R 0R R 0R R 0R R 0R C 00n C 00n C 00n JP V JP RTC VRTC VRTC VRTC J QL R 0R