Instrukcja Uytkownika

Transkrypt

1 REV Minimoduł Ethernetowy Instrukcja Uytkownika Evalu ation Board s for, AVR, ST, PIC microcontrollers Sta- rter Kits Embedded Web Serve rs Prototyping Boards Minimodules for microcontrollers, etherdesigning Evaluation Boards net controllers, RFID High Spe- ed In System programmers for AVR, PIC, ST microcontrollers Microprocesor systems, PCB for, AVR, ST, PIC microcontrollers Starter Kits Embedded Web Servers Prototyping Boards mi- nimodules for microcontrollers, ethernet controllers, RFID High Speed In Systems programme- rs for AVR, PIC, ST microcontrlollers Microprocesor systems, PCB designing Evaluation Bo- ards for `, AVR, ST, PIC microcontrollers Starter Kits Embe- dded Web Serwers Prototyping Boards Minimodules for microcontrollercontrollers, ethernet controllers, High Speed In System program- mers for AVR, PIC, ST microco- Microprocesor R Many ideas one solution Systems, PCB Designing Evaluation Boards

2 Spis Treci WPROWADZENIE... ZASTOSOWANIA... CECHY... BUDOWA MODUŁU... SCHEMAT BLOKOWY... ROZMIESZCZENIE WYPROWADZE... MIKROKONTROLER ATMEGA... KONTROLER ETHERNETOWY RTL0AS... KONTROLER PAMICI... PAMI RAM... PAMI DATAFLASH... ZEGAR CZASU RZECZYWISTEGO... ZASILANIE... UKŁAD RESETU... DIODY LED... POŁCZENIE MODUŁU ZE WIATEM ZEWNTRZNYM... 0 PODŁCZENIE DO SIECI ETHERNET... 0 INTERFEJS USB... 0 INTERFEJS RS-... INTERFEJS RS-... ŁCZE RADIOWE... WYWIETLACZ LCD... ZEWNTRZNE PERYFERIA NA MAGISTRALI SYSTEMOWEJ... PROGRAMOWANIE MODUŁU... ZŁCZE ISP... ZŁCZE JTAG... PRZYKŁAD UYCIA... PŁYTA EWALUACYJNA... PARAMETRY TECHNICZNE... 0 POMOC TECHNICZNA... 0 GWARANCJA ROZMIESZCZENIE ELEMENTÓW... 0 WYMIARY... SCHEMATY...

3 Wprowadzenie Dzikujemy bardzo za zakup minimodułu MMnet0. Powstał on z myl o umo liwieniu systemom mikroprocesorowym komunikacji za porednictwem sieci Internet/Ethernet. Sercem modułu jest mikrokontroler RISC ATmega z kb pamici programu oraz kb (zewntrznej) pamici RAM, współpracujcy z kontrolerem Ethernetowym RTL0AS (0BaseT). Zbudowany na programowalnym układzie CPLD kontroler pamici zarzdza przestrzeni adresow mikrokontrolera, generuje sygnały strobu/wyboru adresu u ywane przy rozbudowie serwera o zewntrzne układy I/O oraz obsługuje bankowanie pamici RAM. Minimoduł posiada pami szeregow DataFlash o pojemnoci do MB na przechowywanie stron WWW, oraz dowolnych plików np. z danymi pomiarowymi. Pami podłczona jest do szybkiej magistrali SPI o prdkoci transmisji do Mb/s. MMnet0 wyposa ono w zegar RTC na układzie DS0, podłczony do magistrali IC. Wraz z układem RTC montowana jest podstawka pod bateri litow, gwarantujc wiele lat nieprzerwanej pracy zegara. MMnet0 pracuje pod kontrol sytemu czasu rzeczywistego RTOS umo liwiajcego budow aplikacji z wykorzystaniem pseudo współbie noci, w której odrbne zadnia uruchamianie i wykonywane s w formie oddzielnych wtków. Pozwala to na łatw budow aplikacji, w których istnieje konieczno wykonywania kilku zada równolegle, np. obsługa stosu TCP/IP oraz realizacja algorytmu sterowania procesem przemysłowym. System RTOS posiada rozszerzony interfejs do obsługi urzdze peryferyjnych, dziki któremu komunikacja z nimi odbywa si za porednictwem sterowników rejestrowanych w systemie. System posiada sterowniki dla karty sieciowej, portów szeregowych, magistrali -WIRE, termometru DS0, wywietlacza LCD, zegara RTC, pamici DataFlash. Jdro systemu RTOS oraz stos TCP/IP wraz z zaimplementowanymi protokołami DHCP, UDP, ICMP, SMTP oraz HTTP z prostymi CGI skompilowano do bibliotek. W skład sytemu wchodzi szereg aplikacji demonstracyjnych (Serwer WWW, FTP, Telnet, klient TCP, serwer TCP, monitorowanie i regulacja temperatury, budowa aplikacji w systemie RTOS), które bazuj na gotowych funkcjach zawartych w bibliotekach stosu IP oraz systemu RTOS. Dołczone biblioteki pozwalaj na samodzielne eksperymenty (np. tworzenie stron wykorzystujcych technik CGI bez wnikania w ni sze warstwy stosu IP oraz systemu operacyjnego RTOS). MMnet0 dostarczany jest z załadowan aplikacja Serwera WWW, oraz demonstracyjn stron WWW z przykładami zastosowania CGI oraz Flash. Konfiguracja serwera (adres mac, IP, gateway, zmiana strony WWW) mo e si odbywa zdalnie poprzez łcze szeregowe RS lub FTP. Do systemu dołczone s ródła w jzyku C oraz gotowe biblioteki, które mog by u yte do realizacji własnych projektów. Do modyfikowania i kompilacji mo e by zastosowany darmowy kompilator C GCC lub kompilator C firmy ImageCraft. yczymy samych sukcesów i duo satysfakcji przy projektowaniu i konstruowaniu nowych urzdze elektronicznych opartych na minimodule MMnet0.

4 Zastosowania Minimoduł MMnet0 mo e słu y jako baza projektowa dla urzdze elektronicznych współpracujcych z sieci Ethernet/Internet, obejmujcych nastpujce obszary zastosowa: Przemysłowe systemy zdalnego sterowania i monitoringu Teleserwis, telemetria Inteligentne budynki, windy Systemy alarmowe Stacje pogodowe i monitoring rodowiska, Medycyna Systemy grzewcze i klimatyzacyjne Telekomunikacja Automaty biletowe, z napojami, z papierosami, bankomaty, itp Monitoring ruchu drogowego Automatyzacja gospodarstwa domowego itp. Moduł MMnet0 mo e równie znale zastosowanie w pracowniach dydaktycznych uczelni informatycznych i elektronicznych ilustrujc aspekty współpracy urzdze elektronicznych z sieci Ethernet/Internet, jak równie posłu y do budowy prac dyplomowych. Cechy Szybki mikrokontroler RISC ATmega o wydajnoci do MIPS Kontroler ethernetu IEEE 0. 0Mb/s RTL0AS Wbudowane złcze RJ ze zintegrowanym transformatorem i diodami LED Wbudowany interfejs USB (device) oraz złcze USB-B kb programowanej w systemie pamici programu typu FLASH KB pamici RAM kb pamici EEPROM Szeregowa pami DataFlash o pojemnoci lub Mbity ( lub MBajtów) () Elastyczny kontroler pamici, umo liwiajcy dostosowanie przestrzeni adresowej do potrzeb aplikacji Zegar czasu rzeczywistego IC oraz podstawka pod bateri litow () Niezawodny układ Resetu Rezonator. lub MHz Rezonatory. Hz dla RTC oraz wewntrznego timera/licznika procesora diody LED sygnalizujce: zasilanie, aktywno LAN, aktywno DataFlash W pełni SMD wykonany na obwodzie czterowarstwowym x wyprowadzenia z rastrem 0." (.mm) pasujce do wszystkich druków prototypowych Dostpny darmowy system operacyjny ze stosem TCP/IP i obsług wielu protokołów Dostpna płyta ewaluacyjna i przykładowe oprogramowanie Małe wymiary: mm x mm Uwagi:. Montowany w zale noci od wersji MMnet0

5 Budowa modułu Schemat blokowy Schemat blokowy minimodułu MMnet0 przedstawiono na rysunku: memory controller BUS PORTE USB ATmega kb RAM RTL0AS PORTF EEPROM PORTB PORTD RTC DataFlash DataFlash MHz khz khz Batt Rysunek Schemat blokowy minimodułu MMnet0. Minimoduł sprzedawany jest w trzech podstawowych wersjach, oznaczonych literami A C, lub według indywidualnego zamówienia. Moduł MMnet0- A zawiera: Mikrokontroler ATmega Kontroler Ethernetowy RTL0AS kb RAM Moduł MMnet0- B zawiera: Mikrokontroler ATmega Kontroler Ethernetowy RTL0AS kb RAM Jedn pami DataFlash Mb (MB) Układ zegara RTC wraz z podstawk pod bateri litow Moduł MMnet0- C zawiera: Mikrokontroler ATmega Kontroler Ethernetowy RTL0AS kb RAM Dwie pamici DataFlash o łcznej pojemnoci Mb (MB) Układ zegara RTC wraz z podstawk pod bateri litow

6 Mo liwa jest równie własna konfiguracja według nastpujcego selektora: MMnet0 r b f x e 0 - bez układu RTC - RTC DS0 0 - bez pamici DataFlash - Mb DataFlash - xmb DataFlash 0 - bez układu RTL0AS - z układem RTL0AS 0 - bez podstawki pod baterie - podstawka pod baterie CR0. - Kwarc. Mhz - Kwarc Mhz - Kwarc Mhz - Kwarc Mhz.0 - Kwarc.0 Mhz. - Kwarc. Mhz - Kwarc Mhz Rozmieszczenie wyprowadze Rysunek Rozmieszczenie wyprowadze widok z góry.

7 Funkcja w MMnet0 Nazwa J AD AD AD AD AD AD AD A 0 A0 SEL SEL Przerwanie z RTL0AS (opcjonalnie) PE/ INT PE/ INT Przerwanie z RTL0AS PE/ INT PE/ INT Nazwa Funkcja w MMnet0 PE/ AC- PE/ AC+ USB TxD PE/ PDO/TxD 0 PE0/ PDI/RxD USB RxD PF/ ADC/TDI PF/ ADC/TDO PF/ ADC/TMS PF/ ADC/TCK PF/ADC PF/ ADC PF/ ADC PF0/ ADC0 AREF 0 A A A Funkcja w MMnet0 Nazwa J Nazwa +.V Vbat NC NC NC 0 NC LEDLINK LEDACT #RESET LEDDF #WR #RD PD/T PD/ T PD 0 PD/ IC PD/#INT/TxD PD/#INT/RxD Funkcja w MMnet0 RTC SDA PD/#INT/SDA PD0/#INT0/SCL RTC SCL DataFlash #CS PB/ OC/PWM PB/OCB/PWMB DataFlash - #CS PB/ OCA/PWMA PB/OC0/PWM0 DataFlash/ MISO PB/ MISO 0 PB/MOSI DataFlash/ - MOSI DataFlash/ SCK PB/ SCK PB0/#SS

8 J Nr Funkcja Alt. funkcja Opis AD AD AD AD AD AD AD A 0 A0 SEL SEL PE INT PE INT PE INT PE INT PE AC- PE AC+ PE PDO/TxD 0 PE0 PDI/RxD PF ADC PF ADC PF ADC Magistrala danych. Umo liwia podłczenie zewntrznych urzdze peryferyjnych i umieszczenie ich w przestrzeni adresowej mikrokontrolera. Adresowanie peryferii odbywa si za pomoc wyj SEL, SEL i/lub A0, A, #WR, #RD Najmłodsze dwa bity magistrali adresowej. Umo liwiaj zaadresowanie rejestrów do zapisu i odczytu. Uwaga: wyjcia pracuj w standardzie.v Wyjcia strobu zapisu/odczytu lub dekodera adresowego. Uwaga: wyjcia pracuj w standardzie.v PE wejcie/wyjcie cyfrowe ogólnego przeznaczenia INT zewntrzne ródło przerwa IC wejcie Capture Timera/Licznika PE wejcie/wyjcie cyfrowe ogólnego przeznaczenia INT zewntrzne ródło przerwa T wejcie zegarowe Licznika PE wejcie/wyjcie cyfrowe ogólnego przeznaczenia INT zewntrzne ródło przerwa OCC wyjcie komparatora przy Timerze/Liczniku (mo e działa jako wyjcie PWM) PE wejcie/wyjcie cyfrowe ogólnego przeznaczenia INT zewntrzne ródło przerwa OCB wyjcie B komparatora przy Timerze/Liczniku (mo e działa jako wyjcie PWM) PE wejcie/wyjcie cyfrowe ogólnego przeznaczenia AC- wejcie odwracajce komparatora analogowego OCA wyjcie B komparatora przy Timerze/Liczniku (mo e działa jako wyjcie PWM) PE wejcie/wyjcie cyfrowe ogólnego przeznaczenia AC+ wejcie nieodwracajce komparatora analogowego XCK0 zewntrzny zegar portu USART0 PE wejcie/wyjcie cyfrowe ogólnego przeznaczenia PDO szeregowe wyjcie danych ISP TxD0 wyjcie nadajnika portu USART0 PE0 wejcie/wyjcie cyfrowe ogólnego przeznaczenia PDI szeregowe wejcie danych ISP RxD0 wejcie odbiornika portu USART0 PF wejcie/wyjcie cyfrowe ogólnego przeznaczenia ADC wejcie przetwornika A/C, kanał TDI szeregowe wejcie danych JTAG PF wejcie/wyjcie cyfrowe ogólnego przeznaczenia ADC wejcie przetwornika A/C, kanał TDO szeregowe wyjcie danych JTAG PF wejcie/wyjcie cyfrowe ogólnego przeznaczenia ADC wejcie przetwornika A/C, kanał TMS wejcie trybu JTAG

9 PF ADC PF wejcie/wyjcie cyfrowe ogólnego przeznaczenia ADC wejcie przetwornika A/C, kanał TCK wejcie zegarowe JTAG PF ADC PF wejcie/wyjcie cyfrowe ogólnego przeznaczenia ADC wejcie przetwornika A/C, kanał PF ADC PF wejcie/wyjcie cyfrowe ogólnego przeznaczenia ADC wejcie przetwornika A/C, kanał PF ADC PF wejcie/wyjcie cyfrowe ogólnego przeznaczenia ADC wejcie przetwornika A/C, kanał PF0 ADC0 PF wejcie/wyjcie cyfrowe ogólnego przeznaczenia ADC wejcie przetwornika A/C, kanał AREF Wejcie/ wyjcie napicia odniesienia dla przetwornika A/C 0 A Masa analogowa (połczona wewntrznie z mas cyfrow A Napicie zasilania dla układów analogowych. Połczone wewntrznie za pomoc filtru DP z napiciem. Zewntrzne układy analogowe mog korzysta z tego napicia. A Masa analogowa (połczona wewntrznie z mas cyfrow J Nr Funkcja Alt. funkcja Opis Wejcie zasilania Masa +.V Wyjcie zasilania +.V z wewntrznego stabilizatora. Mo e zosta u yte do zasilania zewntrznych układów peryferyjnych wymagajcych napicia +.V. Masa Vbat Napicie baterii podtrzymujcej działanie zegara RTC. Je eli na module zamontowana jest bateria, wyprowadzenie to mo e słu y jako ródło zasilania dla peryferii znajdujcych si poza modułem. Je eli na module nie ma baterii, za pomoc tego wyprowadzenia mo na zasili zegar RTC z zewntrznej baterii, lub innego ródła zasilania awaryjnego. Masa NC Niepodłczone. NC NC 0 NC LEDLINK LEDACT Niepodłczone. Wyjcie sygnału sterujcego diod LEDLINK (wskanik podłczenia do sieci ethernet). Mo e zosta wykorzystane do podłczenia dodatkowej diody, np. wyprowadzonej na zewntrz obudowy urzdzenia. Wyjcie sygnału sterujcego diod LEDACT (wskanik aktywnoci modułu w sieci ethernet). Mo e zosta wykorzystane do podłczenia dodatkowej diody, np. wyprowadzonej na zewntrz obudowy urzdzenia. #RESET Wejcie/wyjcie sygnału RESET. LEDDF Wyjcie sygnału sterujcego diod LEDDF (wskanik aktywnoci pamici DataFlash). Mo e zosta wykorzystane do podłczenia dodatkowej diody, np. wyprowadzonej na zewntrz obudowy urzdzenia. #WR Strob zapisu. #RD Strob odczytu. PD T PD wejcie/wyjcie cyfrowe ogólnego przeznaczenia T wejcie zegarowe Timera/Licznika

10 PD T PD wejcie/wyjcie cyfrowe ogólnego przeznaczenia T wejcie zegarowe Timera/Licznika PD PD wejcie/wyjcie cyfrowe ogólnego przeznaczenia 0 PD IC PD wejcie/wyjcie cyfrowe ogólnego przeznaczenia IC wejcie Capture Timera/Licznika PD #INT/TxD PD wejcie/wyjcie cyfrowe ogólnego przeznaczenia #INT zewntrzne ródło przerwa TxD wyjcie nadajnika portu USART0 PD #INT/RxD PD wejcie/wyjcie cyfrowe ogólnego przeznaczenia #INT zewntrzne ródło przerwa RxD wejcie odbiornika portu USART PD #INT/SDA PD wejcie/wyjcie cyfrowe ogólnego przeznaczenia #INT zewntrzne ródło przerwa SDA linia danych interfejsu TWI (kompatybilny z I C) PD0 #INT0/SCL PD0 wejcie/wyjcie cyfrowe ogólnego przeznaczenia #INT0 zewntrzne ródło przerwa SCL linia zegarowa interfejsu TWI (kompatybilny z I C) PB OC/PWM PB wejcie/wyjcie cyfrowe ogólnego przeznaczenia OC - wyjcie komparatora przy Timerze/Liczniku (mo e działa jako wyjcie PWM) PB OCB/PWMB PB wejcie/wyjcie cyfrowe ogólnego przeznaczenia OCB - wyjcie B komparatora przy Timerze/Liczniku (mo e działa jako wyjcie PWM) PB OCA/PWMA PB wejcie/wyjcie cyfrowe ogólnego przeznaczenia OCA - wyjcie A komparatora przy Timerze/Liczniku (mo e działa jako wyjcie PWM) PB OC0/PWM0 PB wejcie/wyjcie cyfrowe ogólnego przeznaczenia OC0 - wyjcie komparatora przy Timerze/Liczniku0 (mo e działa jako wyjcie PWM) PB MISO PB wejcie/wyjcie cyfrowe ogólnego przeznaczenia MISO linia danych MISO interfejsu SPI 0 PB MOSI PB wejcie/wyjcie cyfrowe ogólnego przeznaczenia MOSI linia danych MOSI interfejsu SPI PB SCK PB wejcie/wyjcie cyfrowe ogólnego przeznaczenia SCK linia zegarowa interfejsu SPI PB0 #SS PB wejcie/wyjcie cyfrowe ogólnego przeznaczenia #SS wejcie wyboru układu w trybie slave interfejsu SPI Szczegółowy opis portów PB, PD, PE mo na znale w dokumentacji mikrokontrolera ATmega. 0

11 Mikrokontroler ATmega Wydajna architektura RISC, instrukcji (wikszo wykonywana w jednym cyklu), MIPS przy MHz KBajty pamici Flash KBajty SRAM KBajty EEPROM (obie wewntrz uc) Interfejs SPI Master/Slave Cztery wewntrzne liczniki/timery /bit Dwa interfejsy UART (do M Bodów) Interfejs szeregowy kompatybilny z IC Programowanie w systemie ISP Debuggowanie w systemie poprzez złcze JTAG Zegar czasu rzeczywistego (RTC) z oscylatorem khz kanałowy przetwornik A/D o rozdzielczoci 0 Bitów portów ( I/O) Wyjcia PWM Rozszerzony zakres temperaturowy, wewntrzne i zewntrzne ródła przerwa Wewntrzny watchdog Wicej informacji na stronie firmy Atmel Kontroler Ethernetowy RTL0AS Jednoukładowy kontroler Ethernetowy z magistral ISA IEEE 0. 0Mb/s Wewntrzna pami SRAM o pojemnoci kbajtów Programowane funkcj transmisyjne i odbiorcze redukujce obci enie CPU Pełen duplex Obsługa diod LED sygnalizujcych prac Po wystpieniu sprztowego lub programowego resetu kontroler musi zosta skonfigurowany. Jest to mo liwe na trzy sposoby: Konfiguracja ładowana jest z zewntrznej pamici EEPROM. Domylnie moduł dostarczany jest bez tej pamici Emulacja zewntrznej pamici EEPROM. System Nut/OS od wersji.. posiada mo liwo emulowania pamici EEPROM za pomoc dwóch linii magistrali adresowej (A i A). Funkcja ta nie przeszkadza w normalnej pracy modułu. Aby umo liwi emulacj nale y zamontowa rezystory R i R (domylnie nie s one montowane). Standardowym sposobem konfiguracji układu RTL0AS jest podciganie wejcia danych z pamici EEPROM do plusa zasilania za pomoc rezystora R. Zapewnia to poprawn prac diod LED (jako wskaników LINK i ACT), oraz ustawia kontroler w tryb full duplex. Reszta parametrów (np. adres MAC) musi zosta ustawiona programowo. Je eli wymagana jest praca w trybie half duplex, nale y skorzysta z jednej z pozostałych metod. Moduł przystosowany jest do pracy z kontrolerem sieciowym przy u yciu przerwa. Sygnał przerwania doprowadzony jest do wejcia INT (PE) mikrokontrolera. W celu zapewnienia kompatybilnoci ze starszymi wersjami sprztu i oprogramowania została wprowadzona mo liwo podłczenia sygnału IOCHRDY do wejcia przerwania INT (PE) mikrokontrolera. Aby wykona takie połczenie nale y zamontowa rezystor R (domylnie nie jest on montowany). Stan kontrolera Ethernetowego sygnalizuj dwie diody LED: LNK połczenie z sieci; oraz ACT aktywno (nadawanie/odbiór). Poło enie kontrolera w przestrzeni adresowej zale ne jest od wybranego trybu pracy kontrolera pamici.

12 Kontroler pamici Zbudowany na programowalnym układzie CPLD kontroler pamici zarzdza przestrzeni adresow mikrokontrolera, generuje sygnały strobu/wyboru adresu do wykorzystania przez u ytkownika oraz obsługuje bankowanie pamici RAM. Kontroler pamici mo e pracowa w trzech trybach, które ró ni si rozmieszczeniem obszarów w przestrzeni adresowej: Tryb zgodnoci z płyt EVBedu.net oraz Ethernut - dostpne jest jedynie kb pamici RAM poło onej z zakresie do 0xFFF. Rejestry układu RTL0AS znajduj si pod adresami: 0x000-0x000. Reszta pamici RAM jest niedostpna. Tryb bankowania pamici. W celu pełnego wykorzystania całej pamici dekoder adresów umo liwia podział pamici na banki o rozmiarze kb ka dy. W zakresie do 0xFFF poło ona jest podstawowa, niebankowany pami. Pod adresami 0x000-0xBFFF znajduje si aktualnie u ywany bank pamici. Wybór banku nastpuje poprzez wpisanie jego numeru do rejestru banku, który znajduje si pod adresem 0xFF00. W lokacji do 0xFFF (pami podstawowa) zawsze widziany jest ostatni bank. Takie rozwizanie jest szczególnie korzystne w przypadku programowania w jzyku C gdy w pamici podstawowej mog by trzymane zmienne i bufory rodowiska czsto u ywane w programie a przestrze ze zmiennym numerem banku mo e by u ywana np. do gromadzenia danych pomiarowych, du ych tablic lub buforów, przed dostpem do których zmiana numeru banku nie nastrcza trudnoci. Kontroler Ethernetu znajduje si pod adresem 0xC000. Tryb maksymalnej liniowej pamici - kontroler Ethernetowy znajduje si na kocu przestrzeni adresowej, pod adresem 0xFF0. Liniowa pami siga adresu 0xFEFF. Tryb ten pozwala na uzyskanie du ej liniowo adresowanej pamici, o wielkoci 0B. Kontroler pamici umo liwia równie generowanie dwóch sygnałów: SEL i SEL. Sygnały te mog zosta skonfigurowane jako linie strobu zapisu/odczytu lub wyboru adresu o dowolnej polaryzacji. Konfiguracja odbywa si za pomoc odpowiednich rejestrów. W przestrzeni adresowej mikrokontrolera pod adresami 0xFF00 0xFFFF znajduje si obszar zarezerwowany dla MMnet0. Zawiera on dwa rejestry: konfiguracyjny i wyboru banku pamici, obszar przeznaczony na peryferia sterowane wyjciami SEL oraz obszar kontrolera Ethernetowego. Przedstawia to poni szy rysunek: FF0 FFF RTL0AS Rejestry kontrolera Ethernetowego FF0 FF0B MMnet0_SEL Zewntrzne I/O FF0 FF0 MMnet0_SEL Zewntrzne I/O FF0 MMnet0_CONF Rejestr konfiguracji FF00 MMnet0_BANKSR Rejestr wyboru banku

13 Znajdujcy si pod adresem 0xFF00 rejestr MMnet0_BANKSR słu y do wybierania aktywnego banku pamici RAM. Zawarto tego rejestru ma znaczenie tylko, jeli wybrany jest tryb kontrolera pamici. Rejestr posiada tylko cztery najmłodsze bity, podczas odczytu pozostałe bity ( ) maj warto 0, a zapisana do nich warto nie ma znaczenia. MMnet0_BANKSR 0xFF BANKSR BANKSR BANKSR BANKSR0 0 R/W R/W R/W R/W R/W R/W R/W R/W Pod adresem 0xFF0 znajduje si rejestr konfiguracyjny kontrolera pamici. Za jego pomoc mo na wybra tryb pracy kontrolera oraz wyj SEL. Konfiguracja powinna by ustawiana po ka dym restarcie systemu. MMnet0_CONF 0xFF0 SELPOL SELCFG SELCFG0 SELPOL SELCFG SELCFG0 MODE MODE0 0 W W W W W W W W Znaczenie poszczególnych bitów w rejestrze MMnet0_CONF przedstawia poni sza tabela: Nr Nazwa Opis SELPOL Polaryzacja wyjcia SEL. 0 aktywny poziom niski SELCFG SELCFG0 Tryb pracy wyjcia SEL. SELPOL Polaryzacja wyjcia SEL. 0 aktywny poziom niski 0 SELCFG SELCFG0 MODE MODE0 Tryb pracy wyjcia SEL. Tryb pracy dekodera adresów. Rejestr ten przeznaczony jest jedynie do zapisu. Próba jego odczytania zwróci przypadkowe wartoci Dwa najmłodsze bity rejestru MMnet0_CONF, oznaczone MODE i MODE0 słu do ustawiania trybu pracy dekodera adresów: Tryb MODE..0 Opis Tryb zgodno ci ze starszymi wersjami sprztu i oprogramowania. Dostpne jest jedynie kb pamici RAM poło onej w dolnym obszarze przestrzeni adresowej, oraz kontroler Ethernetowy pod adresami 0x000-0x000. Tryb bankowania pamici. Dostpne jest kb pamici niebankowanej, reszta pamici dostpna jest w bankach po kb.kontroler Ethernetowy pod adresem 0xC000. Tryb maksymalnej liniowej pamici. W tym trybie u ytkownik ma do dyspozycji 0 bajtów pamici, bez koniecznoci obsługiwania bankowania. Kontroler RTL0AS znajduje si pod adresem 0xFF0.

14 W trybie tym zewntrzna pami RAM oraz kontroler Ethernetowy nie s dostpne. Wyjcia SEL działaj normalnie. Mapy pamici dla trzech pierwszych trybów przedstawiono na poni szym rysunku: FFFF FF00 FEFF 000 FFF 000 FFF MMnet0 Nie u ywane RTL0AS RAM niebankowany oraz wewn. RAM uc kb FFFF FF00 FEFF C0F C0E C000 BFFF 000 FFF MMnet0 Nie u ywane RTL0AS RAM bankowany kb RAM niebankowany oraz wewn. RAM uc kb FFFF FF00 FEFF MMnet0 RAM niebankowany oraz wewn. RAM uc 0B Tryb 0 Tryb Tryb Pozostałe bity rejestru konfiguracji słu do ustawiania trybu pracy wyj SEL oraz ich polaryzacji: Tryb SELCFG..0 Opis Strob zapisu. Impuls generowany jest w momencie zapisu pod adres 0xFF0 0xFF0. Polaryzacja impulsu ustawiana jest bitem SELPOL Strob odczytu. Impuls generowany jest w momencie odczytu spod adresu 0xFF0 0xFF0. Polaryzacja impulsu ustawiana jest bitem SELPOL Dekoder adresowy. Impuls generowany jest w momencie zapisu lub odczytu spod adresu 0xFF0 0xFF0. Polaryzacja impulsu ustawiana jest bitem SELPOL Dodatkowe wyj cie. Sygnał SEL przyjmuje warto bitu SELPOL

15 Tryb SELCFG..0 Opis Strob zapisu. Impuls generowany jest w momencie zapisu pod adres 0xFF0 0xFF0B. Polaryzacja impulsu ustawiana jest bitem SELPOL Strob odczytu. Impuls generowany jest w momencie odczytu spod adresu 0xFF0 0xFF0B. Polaryzacja impulsu ustawiana jest bitem SELPOL Dekoder adresowy. Impuls generowany jest w momencie zapisu lub odczytu spod adresu 0xFF0 0xFF0B. Polaryzacja impulsu ustawiana jest bitem SELPOL Je eli na module zamontowana jest pami RAM o rozmiarze kb wyjcie SEL wykorzystywane jest jako najstarszy bit magistrali adresowej (w takim przypadku musi ono działa w trybie ) i nie mo e by wykorzystany na zewntrz modułu. Je eli moduł wyposa ony jest w kb pamici RAM, wyjcie SEL w trybie mo e by wykorzystane jako dodatkowe wyjcie. Przyjmuje ono wtedy stan bitu w rejestrze MMnet0_BANKSR. Poni sze rysunki obrazuj działanie wyj SEL podczas operacji zapisu i odczytu: ADDR x 0xFF0-0xFF0 - SEL 0xFF0-0xFF0B - SEL x #WR #RD SELx Rysunek Działanie wyj SEL jako strob zapisu (SELxCFG..0 = 00), z aktywnym niskim poziomem (SELxPOL = 0). ADDR x 0xFF0-0xFF0 - SEL 0xFF0-0xFF0B - SEL x #WR #RD SELx Rysunek Działanie wyj SEL jako strob zapisu (SELxCFG..0 = 00), z aktywnym wysokim poziomem (SELxPOL = ).

16 ADDR x 0xFF0-0xFF0 - SEL 0xFF0-0xFF0B - SEL x #WR #RD SELx Rysunek Działanie wyj SEL jako strob odczytu (SELxCFG..0 = 0), z aktywnym niskim poziomem (SELxPOL = 0). ADDR x 0xFF0-0xFF0 - SEL 0xFF0-0xFF0B - SEL x #WR #RD SELx Rysunek Działanie wyj SEL jako strob odczytu (SELxCFG..0 = 0), z aktywnym wysokim poziomem (SELxPOL = ). ADDR x 0xFF0-0xFF0 - SEL 0xFF0-0xFF0B - SEL x SELx Rysunek Działanie wyj SEL jako dekoder adresu (SELxCFG..0 = 0), z aktywnym niskim poziomem (SELxPOL = 0).

17 ADDR x 0xFF0-0xFF0 - SEL 0xFF0-0xFF0B - SEL x SELx Rysunek Działanie wyj SEL jako dekoder adresu (SELxCFG..0 = 0), z aktywnym wysokim poziomem (SELxPOL = ). Pami RAM Standardowo minimoduł wyposa ony jest w kb pamici RAM. Ze wzgldu na to, i jest to wicej ni mikrokontroler ATmega potrafi zaadresowa, konieczne jest bankowanie pamici. Czynnoci t zajmuj si kontroler pamici. Na yczenie moduł mo e zosta wyposa ony w kb pamici RAM. Dodatkowa pami widziana jest w systemie jako kolejne banki mo liwe do wybrania. W takim przypadku tryb pracy sygnału SEL musi by ustawiony na a wyjcie SEL nie mo e by u ywane na zewntrz modułu. Pami DataFlash Minimoduł mo e zosta wyposa ony w jedn lub dwie szeregowe pamici DataFlash ATDBB o pojemnoci Mb lub Mb (pojemno łczna), daje to odpowiednio lub MB pamici na przechowywanie plików ze stronami www, czy gromadzonymi danymi pomiarowymi. Pamici podłczone s do szybkiej magistrali SPI o prdkoci transmisji do Mb/s. Układy pamici aktywowane s po podaniu niskiego poziomu logicznego na wejcia #CS. Wyprowadzenie #CS pamici nr. podłczone jest do portu PB mikrokontrolera, a pamici nr. do portu PB. Magistrala SPI zajmuje trzy kocówki procesora: PB, PB, PB. Nale y pamita e je eli zamontowane s pamici DataFlash, to wymienione kocówki portów nie mog by u ywane na zewntrz modułu. Oczywicie magistrala SPI mo e by wykorzystana do komunikacji z zewntrznymi peryferiami, pod warunkiem, e bd one posiadały wejcia wyboru układu (CS). Poni szy schemat przedstawia połczenie pamici DataFlash wewntrz modułu. R 0 D DF D D LL LL PB PB PB PB U DataFlash SI SO RDY/BSY SCK RESET CS WP ATDBB +.V PB PB PB PB U DataFlash SI SO RDY/BSY SCK RESET CS WP ATDBB +.V LED_DF Rysunek Połczenie pamici DataFlash wewntrz modułu. Szczegółowy opis układów DataFlash znajduj si na stronie firmy Atmel:

18 Zegar czasu rzeczywistego Dodatkowym wyposa eniem minimodułu jest zegar RTC na układzie DS0, podłczony do magistrali IC. Wraz z układem RTC na module montowana jest podstawka pod bateri litow, gwarantujc wiele lat nieprzerwanej pracy zegara. Napicie baterii jest wyprowadzone na zewntrz modułu, umo liwiajc zasilenie innych elementów z jednej baterii, lub pobranie zasilania z zewntrz. Magistrala IC zajmuje dwie kocówki portu mikrokontrolera: PD0 i PD. Je eli zamontowany jest zegar RTC kocówki te mog by wykorzystane jedynie jako magistrala IC komunikujca si z innymi peryferiami, nie mog natomiast działa jako porty I/O. k k PD PD0 SDA SCL Vbat SQW X X DS0 Vbat V CR0, KHz Rysunek 0 Połczenie układu RTC wewntrz modułu. Szczegółowy opis układu DS0 znajduje si na stronie firmy Maxim: Zasilanie Moduł wymaga dostarczenia stabilizowanego napicia. Napicie +.V, niezbdne do pracy niektórych komponentów, jest wytwarzane wewntrz minimodułu. Jest ono równie wyprowadzone na zewntrz, do u ytku przez inne elementy systemu. Układ RESETu MMnet0 posiada wbudowany układ kontroli napicia zasilania zbudowany na układzie DS. Układ generuje sygnał #RESET w przypadku gdy warto napicia zasilania jest mniejsza od, V. Ma to miejsce podczas włczania lub wyłczania napicia zasilania gdzie napicie zmienia warto od 0 do V. Układ nadzoru wykrywa równie chwilowe spadki napicia. Krótkotrwały spadek napicia poni ej,v powoduj wygenerowanie sygnału zerujcego o długoci 00ms. Sygnał ten doprowadzony jest bezporednio do wejcia zerujcego mikrokontrolera oraz za pomoc prostego inwertera do układu RTL0AS. Sygnał #RESET wyprowadzony jest na złcze modułu i mo e by u yty jako wyjcie do zerowania zewntrznych układów jak i jako wejcie do zerowania modułu, np. za pomoc przycisku RESET. W takim przypadku przycisk RESET mo e zwiera lini #RESET bezporednio do masy. Implementacja układu resetu została przedstawiona na poni szym schemacie.

19 U RST DS R k #RESET R k R k Q BC RESET Diody LED Rysunek Implementacja układu resetu w module. Minimoduł wyposa ony jest w cztery diody LED, słu ce do sygnalizacji: zasilania pracy kontrolera ethernetowego: o podłczenie do sieci o aktywno (nadawanie/odbiór) pracy pamici DataFlash (analogicznie jak dioda HDD w komputerach PC) Sygnały diod wyprowadzone s równie na zewntrz modułu, co umo liwia zdublowanie sygnalizacji np. na zewntrz obudowy urzdzenia. Przykład implementacji takiego rozwizania został przedstawiony na rysunku: J_ J_ J_ J_ J_ J_ J_ J_ J_ J_0 J_ J_ J_ J_ J_ J_ J_ J_ J_ J_0 J_ J_ J_ J_ J_ J_ J_ J_ J_ J_0 J_ J_ AD AD AD +.V AD AD Vbat AD AD TPIN+ TPIN- A TPOUT+ A0 TPOUT- #SEL LED_LINK #SEL LED_ACTIV PE #RESET PE LED_DF PE #WR PE #RD PE PD PE PD PE PD PE0 PD ADC PD ADC PD ADC PD ADC PD0 ADC PB ADC PB ADC PB ADC0 PB AREF PB A PB A PB A PB0 MMnet0 module J_ J_ J_ J_ J_ J_ J_ J_ J_ J_0 J_ J_ J_ J_ J_ J_ J_ J_ J_ J_0 J_ J_ J_ J_ J_ J_ J_ J_ J_ J_0 J_ J_ LINK k ACT k DF 0R RESET Rysunek Podłczenie zewntrznych diod sygnalizacyjnych oraz przycisk RESET. Uwaga: Sposób działania diod sygnalizujcych prac kontrolera ethernetowego zale ny jest od ustawie w jego wewntrznych rejestrach. Domylny sposób konfiguracji zapewnia działanie zgodnie z opisem na module (LINK i ACT). Je eli układ RTL0AS miałby korzysta z zewntrznej pamici EEPROM przechowujcej konfiguracj, bd z emulacji takiej pamici, nale y pamita o odpowiednim ustawieniu bitów konfigurujcych prac diod (bity LEDS0 i LEDS w rejestrze CONFIG powinny by ustawione).

20 Połczenie modułu ze wiatem zewntrznym Podłczenie do sieci Ethernet Moduł MMnet0 posiada gniazdo RJ zintegrowane z transformatorem separujcym oraz diodami LED. Zwalnia to u ytkownika z koniecznoci zakupu odpowiednich elementów i montowania ich na płycie bazowej. Diody LED sygnalizuj status połczenia ethernetowego: zielona podłczenie do sieci, pomaraczowa aktywno. Diody zdublowane s na module. LED_ACTIV LED_LINK TPIN+ TPIN- TPOUT+ TPOUT- 00n 0R 0R 00n RJ Int. Mag. A K A K RX- RX+ TX- TX+ TPIN+ TX_CT TPIN- TPOUT+ RX_CT TPOUT- SHIELD SHIELD SHIELD Y G JFM0-00T LAN_ Rysunek Podłczenie gniazda ethernetowego wewntrz modułu. Interfejs USB Moduł MMnet0 posiada zaimplementowany port USB (device), podłczony do UART0 mikrokontrolera (TXD0 i RXD0) za porednictwem zworek JP i JP. Dodatkowo, za pomoc zworek JP i JP, mo na dołczy sygnały kontroli transmisji CTS i RTS do portów PE i PE. Implementacja oparta jest na układzie FTBM, który działa jako konwerter RS- na USB. Implementacja portu USB przedstawiona jest na poni szym schemacie: 0

21 USB J USB-B _USB R 0k FERRITE BEAD FB _USB U DOUT NC DIN NC SK CS C C 00n R R C p C R k p _USB C 00n R.k X MHz _USB R 0 VOUT USBDM USBDP RSTOUT# XTIN XOUT RESET# EECS EESK EEDATA TEST 0 A A C0 00n _USB -IO U TXD RXD RTS# CTS# DTR# DSR# DCD# RI# TXDEN TXLED# RXLED# PWRCTL PWREN# SLEEP# FTBM 0 0 USB_RXD USB_TXD USB_CTS USB_RTS _USB JP JP JP JP R k R k R0 k R k QA, IRF0 R k PE0 (RXD0) PE (TXD0) PE PE C 00nF Rysunek Implementacja portu USB w MMnet0. Umieszczenie zworek konfigurujcych port USB Typowa konfiguracja zworek: linie TXD i RXD podłczone do mikrokontrolera, linie CTS i RST nieu ywane i połczone w ptl. Interfejs RS- RS- jest najprostszym interfejsem komunikacyjnym, umo liwiajcym połczenie modułu z komputerem lub innym urzdzeniem, wyposa onym w ten port. W celu wykonania takiego połczenia nale y do linii TxD i RxD dołczy konwerter poziomów oparty na układzie MAX lub podobnym. 00n V+ C+ 00n DBF 00n V- C- C+ 00n RS- T OUT T OUT R IN R IN C- T IN T IN R OUT R OUT ST 0 PE(TxD0) lub PD(TxD) PE0(RxD0) lub PD(RxD) Rysunek Podłczenie portu RS- do MMnet0.

22 Interfejs RS- Interfejs RS- umo liwia szybk transmisj na du e odległoci w trudnym rodowisku. Implementacja tego interfejsu jest równie prosta jak RS- i wymaga jedynie układu sterownika linii, np. MAX. Cech odró niajc ten interfejs od RS- jest konieczno sterowania kierunkiem działania układu sterownika (nadawanie/odbiór). Sterowanie to wykonuje si programowo przy u yciu dowolnej kocówki I/O mikrokontrolera. Widoczne na schemacie rezystory 0R słu do wstpnej polaryzacji wej, co zwiksza odporno na zakłócenia. Załczany za pomoc zworki rezystor 0R słu y do dopasowania interfejsu do impedancji przewodu. JP PE0(RxD0) lub PD(RxD) Pxx PE(TxD0) lub PD(TxD) U RO RE DE DI B A 0R 0R B A MAX 0R Łcze radiowe Rysunek Podłczenie portu RS- do MMnet0. Wyposa enie systemu w mo liwo komunikacji drog radiow daje mo liwo łatwego sterowania i zbierania danych pomiarowych z elementów systemu rozproszonych w obiekcie, bez koniecznoci instalowania okablowania. Dziki istnieniu zintegrowanych transceiverów budowa takich łcz jest do prosta. Na rysunku przedstawiono sposób połczenia MMnet0 z minimodułem radiowym MMcc000. Do wykonania takiego połczenia potrzebne jest pi linii I/O mikrokontrolera, w tym jedno wejcie przerwania. Opcjonalne połczenie wyjcia RSSI z wejciem przetwornika A/C umo liwi pomiar siły odbieranego sygnału. ADCx Pxx INTx Pxx Pxx Pxx J_ J_ J_ J_ J_ J_ CHP DIO DCLK PCLK PDATA PALE J MMcc000 RSSI ANT J J_ J_ J_ J_ J_ J_ +.V (from MMnet0) Antenna Dodatkowe informacje o minimodule MMcc000 mo na znale na stronie: Wy wietlacz LCD Podłczenie wywietlacza LCD do minimodułu mo e zosta wykonane na kilka sposobów. Najprostszy z nich to wykorzystanie linii I/O mikrokontrolera i programowe generowanie potrzebnych impulsów. Takie rozwizanie przedstawione jest na poni szym rysunku.

23 k 0R 00n PE PE PE PE0 PE PE PE CONT RS RW E D0 D D D D D D D 0 LCD x HD0 Rysunek Podłczenie wywietlacza LCD do portów mikrokontrolera. Innym sposobem jest wykorzystanie wyprowadzonej na zewntrz modułu magistrali systemowej i wyjcia strobu zapisu. Sposób podłczenia przedstawiono poni ej: k 0R 00n A0 SEL AD AD AD AD AD AD AD CONT RS RW E D0 D D D D D D D 0 LCD x HD0 Rysunek Podłczenie wywietlacza LCD do magistrali mikrokontrolera. Taki sposób podłczenia umo liwia wykonywanie jedynie operacji zapisu do wywietlacza, co jednak jest wystarczajce do jego obsługi. Wyjcie SEL powinno by skonfigurowane jako strob zapisu. Wywietlacz widziany jest w przestrzeni adresowej jako dwa rejestry: rejestr rozkazów pod adresem 0xFF0 i rejestr danych pod adresem 0xFF0. Zewntrzne peryferia na magistrali systemowej Dziki wyprowadzeniu na zewntrz modułu magistrali danych, dwóch bitów magistrali adresowej i uniwersalnych wyj SELx, do modułu mog w prosty sposób zosta dołczone zewntrzne peryferia. W najprostszym przypadku wyjcia SEL zostan bezporednio u yte jako strob zapisu/odczytu, co umo liwi dołczenie do przestrzeni adresowej dwóch rejestrów, bez u ycia dodatkowych dekoderów adresu. Taki przypadek przedstawiono na rysunku poni ej.

24 AD AD AD AD AD AD AD AD AD AD AD AD AD AD SEL AD AD AD AD AD AD AD 0 CP OE D0 Q0 D Q D Q D Q D Q D Q D Q D Q HCT 0 OUT0 OUT OUT OUT OUT OUT OUT OUT AD AD AD AD AD AD AD SEL 0 OE DIR A0 B0 A B A B A B A B A B A B A Q HCT 0 IN0 IN IN IN IN IN IN IN Rysunek Przykład wykorzystania wyj SEL jako strobu zapisu i odczytu. Sposób konfiguracji i zapisu/odczytu tak podłczonych rejestrów wyglda nastpujco: MMnet0_CONF = 0b000000; // SEL strob odczytu, aktywny niski, // SEL - strob zapisu, aktywny niski, // dekoder pamici w trybie MMnet0_SEL = warto_wyjsciowa; warto_wejsciowa = MMnet0_SEL; // zapis do rejestru wyjciowego // odczyt z rejestru wejciowego Jeli wymagana jest wiksza ilo zewntrznych układów I/O kocówki SEL mog zosta u yte jako wyjcia wyboru adresu. Po podłczeniu dodatkowych dekoderów adresu, np. HCT, ilo mo liwych do zaadresowania rejestrów zwiksza si do rejestrów wyjciowych i wejciowych. Konfiguracja i zapis/odczyt rejestrów mo e wyglda nastpujco: MMnet0_CONF = 0b000000; // SEL dekoder adresu, aktywny niski, // SEL dekoder adresu, aktywny niski, // dekoder pamici w trybie MMnet0_SEL_0 = warto_wyjsciowa_0; // zapis do rejestru wyjciowego 0 MMnet0_SEL_ = warto_wyjsciowa_; // zapis do rejestru wyjciowego MMnet0_SEL_ = warto_wyjsciowa_; // zapis do rejestru wyjciowego MMnet0_SEL_ = warto_wyjsciowa_; // zapis do rejestru wyjciowego warto_wejsciowa_0 = MMnet0_SEL_0; // odczyt z rejestru wejciowego 0 warto_wejsciowa_ = MMnet0_SEL_; // odczyt z rejestru wejciowego warto_wejsciowa_ = MMnet0_SEL_; // odczyt z rejestru wejciowego warto_wejsciowa_ = MMnet0_SEL_; // odczyt z rejestru wejciowego

25 AD AD AD AD AD AD AD A0 A SEL #WR A0 A SEL #RD AD AD AD AD AD AD AD A B C Y0 Y OE Y OEA Y OEB Y Y Y Y HCT A B C Y0 Y OE Y OEA Y OEB Y Y Y Y HCT 0 0 #WR0 #WR #WR #WR #RD0 #RD #RD #RD #WR0 AD AD AD AD AD AD AD #RD0 AD AD AD AD AD AD AD 0 0 CP OE D0 Q0 D Q D Q D Q D Q D Q D Q D Q HCT OE DIR A0 B0 A B A B A B A B A B A B A Q HCT 0 0 0k 0k 0k 0k 0k 0k 0k 0k LED0 LED LED LED LED LED LED LED k k k k k k k k SW0 SW SW SW SW SW SW SW Rysunek Przykład wykorzystania wyj SEL jako wyj wyboru adresu. Programowanie modułu Mikrokontroler ATmega posiada kb programowanej w systemie pamici Flash na kod programu i kb pamici EEPROM na dane u ytkownika. Programowanie tych pamici odbywa si mo e na dwa sposoby: za pomoc interfejsu ISP lub JTAG. Oba interfejsy posiadaj standard wykorzystanych złcz oraz rozmieszczenia sygnałów w złczu. Złcze ISP Programator w standardzie ISP komunikuje łcze si z mikrokontrolerem za porednictwem trzyprzewodowego interfejsu SPI (plus sygnał RESETu i zasilanie). Interfejs wykorzystuje kocówki I/O mikrokontrolera (PE0, PE i PB), które po zakoczeniu programowania mog pełni zwykłe funkcje. Podłczajc do tych kocówek peryferia nale y pamita, e programator powinien mie mo liwo wymuszenia na nich odpowiednich poziomów logicznych. Na poni szych rysunkach przedstawiono sposób podłczenia do modułu złcza ISP. Na rys. do oddzielenia programatora od peryferii podłczanych do portów mikrokontrolera wykorzystano multiplekser analogowy 0.

26 AD J_ AD J_ AD J_ AD J_ AD J_ AD J_ AD J_ J_ A J_ A0 J_0 #SEL J_ #SEL J_ PE J_ PE J_ PE J_ PE J_ PE J_ PE J_ PE J_ PE0 J_0 ADC J_ ADC J_ ADC J_ ADC J_ ADC J_ ADC J_ ADC J_ ADC0 J_ AREF J_ A J_0 A J_ A J_ J_ J_ +.V J_ J_ Vbat J_ J_ TPIN+ J_ TPIN- J_ TPOUT+ J_ TPOUT- J_0 LED_LINK J_ LED_ACTIV J_ #RESET J_ LED_DF J_ #WR J_ #RD J_ PD J_ PD J_ PD J_ PD J_0 PD J_ PD J_ PD J_ PD0 J_ PB J_ PB J_ PB J_ PB J_ PB J_ PB J_0 PB J_ PB0 J_ MMnet0 module +.V 0 ISP MISO SCK RST LED MOSI ISP k Rysunek 0 Połczenie modułu MMnet0 ze złczem ISP. AD J_ AD J_ AD J_ AD J_ AD J_ AD J_ AD J_ J_ A J_ A0 J_0 #SEL J_ #SEL J_ PE J_ PE J_ PE J_ PE J_ PE J_ PE J_ PE J_ PE0 J_0 ADC J_ ADC J_ ADC J_ ADC J_ ADC J_ ADC J_ ADC J_ ADC0 J_ AREF J_ A J_0 A J_ A J_ J_ J_ +.V J_ J_ Vbat J_ J_ TPIN+ J_ TPIN- J_ TPOUT+ J_ TPOUT- J_0 LED_LINK J_ LED_ACTIV J_ #RESET J_ LED_DF J_ #WR J_ #RD J_ PD J_ PD J_ PD J_ PD J_0 PD J_ PD J_ PD J_ PD0 J_ PB J_ PB J_ PB J_ PB J_ PB J_ PB J_0 PB J_ PB0 J_ MMnet0 module +.V 0 ISP #RESET X0 X Y0 Y Z0 Z INH A B 0 C X Y Z VDD VSS VEE 0 PE PB PE0 ISP k MISO SCK RST LED MOSI #RESET Rysunek Połczenie modułu MMnet0 ze złczem ISP z wykorzystaniem multipleksera.

27 MOSI LED RST SCK MISO 0 Rysunek Złcze ISP. OPIS WYPROWADZE MOSI SPI - sygnał danych Master wy / Slave we LED Sygnał sterowania diod LED i multiplekserem RST Sygnał RESET układu docelowego SCK SPI - sygnał zegarowy MISO SPI - sygnał danych Master we / Slave wy Napicie zasilania programatora Masa Moduł MMnet0 posiada równie złcze ISP w - pinowym standardzie Atmela. Rozmieszczenie sygnałów w tym złczu przedstawia rysunek obok. Sygnały s bezporednio połczone do wyprowadze mikrokontrolera (bez u ycia multipleksera). Uwaga: interfejs SPI u ywany do programowania procesora nie jest tym samym interfejsem, który jest dostpny dla u ytkownika do komunikacji z peryferiami, i korzysta z innych wyprowadze. Programatory, które mog zosta u yte do programowania MMnet0 mo na znale na stronach: - ISPCable I: - ISPCable II: Złcze JTAG JTAG jest czteroprzewodowym interfejsem umo liwiajcym przejcie kontroli nad rdzeniem procesora oraz jego wewntrznymi peryferiami. Mo liwoci oferowane przez ten interfejs to m.in.: praca krokowa, praca z pełn szybkoci, pułapki sprztowe oraz programowe, podgld oraz modyfikacja zawartoci rejestrów i pamici danych. Oprócz tego dostpne s funkcje oferowane przez programatory ISP: programowanie i odczyt pamici Flash, EEPROM, fuse i lock bitów. Sposób podłczenia złcza JTAG do minimodułu przedstawiono na rysunku:

28 RST Vref J 0 JTAG TDI TMS TDO TCK J_ J_ J_ J_ J_ J_ J_ J_ J_ J_0 J_ J_ J_ J_ J_ J_ J_ J_ J_ J_0 J_ J_ J_ J_ J_ J_ J_ J_ J_ J_0 J_ J_ AD AD AD +.V AD AD Vbat AD AD TPIN+ TPIN- A TPOUT+ A0 TPOUT- #SEL LED_LINK #SEL LED_ACTIV PE #RESET PE LED_DF PE #WR PE #RD PE PD PE PD PE PD PE0 PD ADC PD ADC PD ADC PD ADC PD0 ADC PB ADC PB ADC PB ADC0 PB AREF PB A PB A PB A PB0 MMnet0 module J_ J_ J_ J_ J_ J_ J_ J_ J_ J_0 J_ J_ J_ J_ J_ J_ J_ J_ J_ J_0 J_ J_ J_ J_ J_ J_ J_ J_ J_ J_0 J_ J_ +.V Rysunek Połczenie modułu MMnet0 ze złczem JTAG. TCK TDO TMS TDI 0 Vref NSRST NTRST Rysunek Złcze JTAG. TCK TDO TMS TDI Vref RST OPIS WYPROWADZE JTAG sygnał zegarowy JTAG sygnał danych do układu docel. JTAG sygnał przełczajcy Zasilanie emulatora JTAG sygnał danych z układu docel. Wskanik zasilania układu docelowego Sygnał RESET układu docelowego Masa Je eli w fuse bitach mikrokontrolera włczony jest interfejs JTAG, to kocówki PF..PF (ADC..ADC) mog pełni tylko funkcje interfejsu i nie mog pracowa jako kocówki I/O, czy wejcia analogowe. Programator/emulator JTAG mo na znale na stronie: - JTAGCable I: Przykład uycia Poni szy schemat przedstawia moduł MMnet0 w prostej aplikacji sterujcej przekanikami za porednictwem sieci Ethernet (np. przegldarki WWW). Schemat nie uwzgldnia zasilania.

29 LAN J_ J_ J_ J_ J_ J_ J_ J_ J_ J_0 J_ J_ J_ J_ J_ J_ J_ J_ J_ J_0 J_ J_ J_ J_ J_ J_ J_ J_ J_ J_0 J_ J_ AD J_ AD J_ AD +.V J_ AD J_ J_ AD Vbat AD J_ J_ AD TPIN+ J_ TPIN- J_ A TPOUT+ J_0 A0 TPOUT- #SEL LED_LINK J_ #SEL LED_ACTIV J_ J_ PE #RESET J_ PE LED_DF PE #WR J_ PE #RD J_ J_ PE PD J_ PE PD J_ PE PD J_0 PE0 PD J_ ADC PD J_ ADC PD J_ ADC PD J_ ADC PD0 J_ ADC PB J_ ADC PB J_ ADC PB J_ ADC0 PB J_ AREF PB J_0 A PB J_ A PB J_ A PB0 MMnet0 module +.V k k +V k BC k BC BC N k k BC N k k ARK ARK RREL RREL Rysunek MMnet0 w prostej aplikacji sterujcej przekanikami za porednictwem sieci Ethernet. Płyta ewaluacyjna Aby ułatwi projektowanie urzdze wykorzystujcych minimoduł, przygotowana została płyta ewaluacyjna EVBnet0. W jej skład wchodz podstawowe elementy: zasilacz port USB (z wykorzystaniem modułu MMusb) złcze programowania w systemie ISP złcze programowania/debuggowania w systemie JTAG Wywietlacz LCD x diod LED klawisze potencjometry pole prototypowe

30 Parametry techniczne Mikrokontroler ATmega MHz Kontroler Ethernetu RTLAS IEEE 0. 0Mb/s Pami programu kb Pami danych kb lub kb Pami EEPROM kb Pami DataFlash do MB Ilo wej /wyj cyfrowych do Ilo wej analogowych do Zasilanie V % Pobór prdu 0mA max Wymiary xmm Waga ok. 00g Zakres temperatur pracy 0 0ºC Wilgotno % Złcza złcza szpilkowe x wyprowadzenia Pomoc techniczna W celu uzyskania pomocy technicznej prosimy o kontakt support@propox.com. W pytaniu prosimy o umieszczenie nastpujcych informacji: Numer wersji modułu (np. REV ) Ustawienia rezystorów Szczegółowy opis problemu Gwarancja Minimoduł MMnet0 objty jest szeciomiesiczna gwarancj. Wszystkie wady i uszkodzenia nie spowodowanie przez u ytkownika zostan usunite na koszt producenta. Koszt transportu ponoszony jest przez kupujcego. Producent nie ponosi adnej odpowiedzialnoci za zniszczeni i uszkodzenia powstałe w wyniku u ytkowania modułu MMnet0. 0 Rozmieszczenie elementów 0

31 Rysunek Rozmieszczenie elementów na górnej warstwie. Rysunek Rozmieszczenie elementów na dolnej warstwie.

32 Wymiary Rysunek Wymiary widok z góry. Rysunek Wymiary widok z boku. Schematy

33 ADC ADC ADC ADC ADC ADC ADC0 ADC AREF PD PD PD PD0 PD PD PD PD #RD ALE #WR PE PE PE PE PB0 PB PB PB PE PB PB PE #RESET PB RESET 0 XTAL XTAL A A AREF PC0/A PC/A PC/A0 PC/A PC/A PC/A 0 PC/A PC/A PD0(/INT0/SCL) PD(/INT/SDA) PD(/INTRxD) PD(/INT/TxD) PD/IC PD 0 PD/T PD/T PB0/SS 0 PB/SCK PB/MOSI PB/MISO PB/OC0/PWM0 PB/OCA/PWMA PB/OCB/PWMB PB/OC/PWM PA0/ PA/AD 0 PA/AD PA/AD PA/AD PA/AD PA/AD PA/AD PF/ADC PF/ADC PF/ADC PF/ADC PF/ADC PF/ADC PF/ADC 0 PF0/ADC0 ALE RD WR TOSC TOSC PEN PE0/PDI/RxD PE/PDO/TxD PE/AC+ PE/AC- PE/INT PE/INT PE/INT PE/INT U ATMEGA C p C p X MHz X, KHz A0 A A A A A A A #RESET R k SEL SEL R M X, KHz BT V CR0 A A CPU, RAM, DataFlash, RTC +.V +.V PB PB PB PB PB PB A0 A A A A A A A #RD #WR +.V PB PB X X Vbat SDA SCL SQW U DS0 AD AD AD AD AD AD AD A A A0 A A A A A AD AD AD AD AD AD AD A A0 A A A A RAM_A RAM_A KT00 (KT00) A0 0 A A A A A A A A A A0 A A A A CS 0 OE WE D0 D D D D D D D A A 0 CS A U RAM_A #RAM_SEL #RAM_SEL #RD #WR AD AD AD AD AD AD AD ALE A A A0 A A A A A RESET RAM_A RAM_A SEL #LAN_SEL PE PE PE PE PE PE PE PE0 ADC0 ADC ADC ADC ADC ADC ADC ADC PD0 PD PD PB PD PB0 PD PB PD PD PB PB PD PB PB PB #RESET AREF A A A AD AD AD AD AD AD AD +.V SEL SEL J Header X J Header X AD AD AD AD AD AD 0 AD A A A0 0 A A A A A 0 ALE RD WR TDI TDO TMS 0 TCK A0 A A A A A A A RAM A RAM A RAM A RAMSEL SEL LAN INT INT IO SEL SEL U XCXLVQ RAM_A A0 A PE PB PE0 C 00n C 00n C 00n C 00n A A + C 0u/0V +.V C 00n C 00n C 00n C 00n C 00n C0 00n C 00n C 00n C 00n C 00n C 00n C0 00n C 00n C 00n C 00n +.V BLMHG0SND L + C 0u/0V Q BC R k R k + C 0u/0V A A net tie D DF D LL D LL R 0R C 00n A JP Header Vbat Vbat R 0R D PWR LED_ACTIV LED_LINK #RD #WR LED_DF LED_DF OUT SENSE SD ERR TAP FB IN U LPACM-. PD0 PD R k R k SI SO SCK CS RDY/BSY RESET WP U ATDBB SI SO SCK CS RDY/BSY RESET WP U ATDBB RST U DS DataFlash DataFlash J ISP #RESET PE PB PE0 Sheet of support@propox.com Size: File: Rev: Date: Title: MMnet0 NC NC NC NC

34 A0 A A A #RD #WR #LAN_SEL X 0Mhz % R0 00R R 0R D LINK R k INT INT INT INT0 SA0 VDD SA SA SA SA 0 SA SA SA SA SA VDD SA0 SA SA 0 SA SA SA SA SA SA SA IORB IOWB 0 SMEMRB SMEMWB RSTDRV AEN IOCHRDY SD0 SD SD SD SD 0 SD SD SD TPOUT+ TPOUT- VDD TX- TX+ X 0 X CD- CD+ RX- RX+ VDD TPIN- TPIN+ LEDBNC 0 LED0/COL LED/RX LED/TX AUI JP BA BA0 BA BA VDD 0 BA BA BA BA BCSB EECS BD/EEDO BD/EEDI BD/EESK BD 0 BD BD BD BD0 SD SD VDD SD 0 SD SD SD0 SD SD IOCSB INT INT INT INT 00 U RTL0AS A RESET D ACT R 0R LAN AD AD AD AD AD AD AD TPIN+ TPIN- TPOUT+ TPOUT- LED_ACTIV LED_LINK R 0k Q BC R k R k PE PE (INT) (INT) CS CLK D Q NC NC U0 C C p C p A A R 0R R k R 0R Stuffed R and R - EEPROM emulation enabled Stuffed R - no EEPROM emulation Stuff R to enable IOCHRDY interrupt Mounted optionally LAN C 00n C 00n SH 0 SH 0 TXD+ TXD_CT TXD- RXD+ RXD_CT RXD- SH A K 0 A K J JFM0-00T R0 0R R 0R LED_LINK LED_ACTIV TPIN+ TPIN- TPOUT+ TPOUT- Sheet of support@propox.com Size: File: Rev: Date: Title: MMnet0

35 PE PE0 (RXD0) (TXD0) PE PE JP JP JP JP USB _USB R 0 _USB X MHz R R _USB R 0k R k _USB NC NC CS SK DIN DOUT U C C p C p R.k _USB TXD RXD RTS# CTS# DTR# DSR# 0 DCD# RI# TXDEN PWREN# PWRCTL TXLED# RXLED# SLEEP# 0 VOUT USBDM USBDP RSTOUT# TEST XTIN XOUT EECS EESK EEDATA A 0 -IO A RESET# U FTBM FB FERRITE BEAD J USB-B USB_TXD USB_CTS USB_RXD USB_RTS, QA IRF0 C 00nF R k + C 0u _USB C0 00n C 00n C 00n C 00n C 00n C 00n _USB _USB R k R k R0 k R k Sheet of support@propox.com Size: File: Rev: Date: Title: MMnet0