MAGISTRALA DIAGNOSTYCZNA JAKO ELEMENT PROEKOLOGICZNEGO PROJEKTOWANIA UKŁADÓW I PAKIETÓW ELEKTRONICZNYCH

Wielkość: px
Rozpocząć pokaz od strony:

Download "MAGISTRALA DIAGNOSTYCZNA JAKO ELEMENT PROEKOLOGICZNEGO PROJEKTOWANIA UKŁADÓW I PAKIETÓW ELEKTRONICZNYCH"

Transkrypt

1 I Krajowa Konferencja Naukowo-Techniczna EKOLOGIA W ELEKTRONICE Przemysłowy Instytut Elektroniki Warszawa, MAGISTRALA DIAGNOSTYCZNA JAKO ELEMENT PROEKOLOGICZNEGO PROJEKTOWANIA UKŁADÓW I PAKIETÓW ELEKTRONICZNYCH Krzysztof GLIŃSKI Przemysłowy Instytut Elektroniki Warszawa, ul. Długa 44/50, , Jednym z aspektów proekologicznego projektowania układów i pakietów elektronicznych jest uwzględnienie problemów testowania i naprawy wyrobu. W pracy opisano obowiązujące standardy magistrali diagnostycznej oraz przedstawiono wybrane urządzenia systemy, przy pomocy których można testować wyrób z pomocą magistrali. 1. WSTĘP Testowanie jest droższe niż nowy pakiet, a więc lepiej wyrzucić niesprawny pakiet niż zlokalizować przyczynę niezdatności. Takie myślenie było typowe przez okres ostatnich kilkunastu lat. Obecnie sytuacja zaczyna się zmieniać. Ilość elektronicznych śmieci oraz problemy z ich składowaniem i utylizacją zaowocowały między innymi pracami nad Dyrektywą Unii Europejskiej [1] dotyczącą odpadów z urządzeń elektrycznych i elektronicznych. W tej dyrektywie odpowiedzialnością za utylizację zużytych wyrobów elektronicznych obarcza się wytwórcę. Tak więc, do ceny produkcji doliczony zostanie koszt obsługi urządzenia po okresie eksploatacji. Koszt ten można zmniejszać wprowadzając proekologiczne działania w fazie produkcji, takie jak np. użycie materiałów do recyklingu lub zastosowanie rozwiązań, które wydłużą cykl życia wyrobu. Jedną z metod zwiększenia długości życia jest projektowanie łatwo testowalnych i łatwo naprawialnych wyrobów. Ma to szczególne znaczenie w przypadku produkcji wielkoseryjnej oraz wtedy, gdy używanych jest wiele identycznych pakietów (typowym przykładem jest centrala telefoniczna). W praktyce łatwość w testowaniu wyrobu można 63

2 osiągnąć stosując magistralę diagnostyczną lub inne specjalizowane rozwiązania typu BILBO (ang. Built in Logic Block Observer) czy BIST (ang. Built in Self-Test). Wyposażenie urządzenia lub jego części: pakietów i projektowanych mikroukładów (takich jak układy ASIC) w magistralę diagnostyczną oraz opracowanie odpowiednich testów umożliwia sprawdzenie połączeń pomiędzy układami i działania pojedynczych układów, oraz obserwację działania urządzenia w czasie pracy. Przeprowadzona w ten sposób diagnostyka może być na tyle wnikliwa by zidentyfikować niezdatność (wadliwe połączenie lub niesprawny układ). Często naprawa takiej niezdatności polega na wymianie układu scalonego w podstawce. 2. MAGISTRALA DIAGNOSTYCZNA 2.1. Magistrala dla układów cyfrowych - standard IEEE W końcu lat 80-tych rozwijano kilka standardów projektowania upraszczającego testowanie na poziomie pakietu. Można wśród nich wymienić: standard krawędziowego testowania JTAG [2], standard VHSIC magistrali ETM [3], standard VHSIC magistrali TM [4] i standard krawędziowej ścieżki diagnostycznej IEEE [5]. Standardy te opisują: magistralę diagnostyczną zaimplementowaną na pakiecie, protokoły przesłań, elementy konstrukcji magistrali nadrzędnej, porty wejścia / wyjścia łączące układy scalone z magistralą, logikę sterującą, która musi być wbudowana w układ w celu podłączenia portów diagnostycznych do logiki spełniającej podstawowe zadania funkcjonalne układu. Standardy ścieżki krawędziowej ITAG i IEEE wymagają także diagnostycznych rejestrów krawędziowych wewnątrz układów zawierających ścieżkę. Moduły, z których składają się te rejestry, dołączone są do każdego cyfrowego wyprowadzenia funkcjonalnego pozwalając na ustawienie wymuszenia na wejściach i odczyt stanów z wyjść. Obecnie najbardziej popularnym jest standard IEEE Podstawowym uzasadnieniem użycia diagnostycznej ścieżki krawędziowej są: efektywność testowania połączeń pomiędzy układami, łatwość fragmentacji aktywnej, to jest łatwość wyizolowania wybranego fragmentu obwodu i możliwość przetestowania go (doprowadzenia wymuszenia i obserwacji reakcji na to wymuszenie), testowanie układów zarówno przez magistralę diagnostyczną, jak i przez wbudowany układ samotestujący BIST. W układach zawierających magistralę diagnostyczną według standardu IEEE (rys. 1.) logika realizująca podstawowe funkcje układu jest identyczna, jak dla układu bez logiki wymaganej przez magistralę. Ścieżka diagnostyczna, przez obwody magistrali, 64 Rys. 1 Układ z magistralą diagnostyczną

3 łączy się z portami wejściowymi i wyjściowymi układu. Normalne wejścia i wyjścia logiki są podłączone do wyprowadzeń układu przez komórki krawędziowe. Obwód magistrali diagnostycznej składa się z krawędziowych rejestrów diagnostycznych, jednobitowych rejestrów ominięcia, rejestrów instrukcji, kilku opcjonalnych rejestrów specjalnych i układu zarządzającego (TAP) będącego synchronicznym, wielotaktowym automatem skończonym. Krawędziowa magistrala diagnostyczna składa się z czterech linii: zegarowej (TCK), sterowania (TMS), wejścia (TDI) i wyjścia (TDO) danych. Instrukcje testu i dane sterujące są przesyłane przez linię TDI. Wyniki testu i dane o stanie układów są wysyłane z układów przez linię TDO do urządzenia sterującego magistralą. Informacje te są przesyłane szeregowo. Sekwencja operacji jest kontrolowana przez zarządcę magistrali, którym może być zarówno tester jak i taki element sprzęgający, który zapewni przejście do wyższego poziomu szyny diagnostycznej (będącej częścią hierarchicznego systemu diagnozowania). Sposób działania magistrali jest zależny od stanu rejestru TAP, który reaguje na stany linii TMS. Mówiąc krótko, magistrala diagnostyczna i związane z nią operacje logiczne są następujące: instrukcje są wysyłane szeregowo przez TDI do rejestru instrukcji w celu skonfigurowania obwodu testowego, dane będące wymuszeniami na poszczególnych liniach są wysyłane przez TDI do rejestrów wybranych za pomocą instrukcji, instrukcje diagnostyczne są wykonywane, a wyniki ich działania mogą być wysunięte z wybranych rejestrów i przesyłane do sterownika magistrali przez TDO. Możliwe jest wprowadzanie nowych danych do rejestrów linią TDI, gdy wyniki są przesyłane przez linię TDO. Istnieją trzy podstawowe tryby testowania obwodu z magistralą diagnostyczną. Tryb testowania wewnętrznego umożliwia sprawdzenie wewnętrznej logiki układu scalonego zaopatrzonego w magistralę. W trybie testowania zewnętrznego można zrealizować kontrolę połączeń pomiędzy układami. Wybierając odpowiednie dane testowe można przeprowadzić testy na zwarcia do zasilania oraz rozwarcia i zwarcia pomiędzy liniami. Używając odpowiednich komórek krawędziowych i danych testowych można przeprowadzić testy dla wyprowadzeń trójstanowych i dwukierunkowych. W trybie próbkowania dane przesyłane w czasie normalnej pracy systemu mogą być próbkowane i analizowane nie powodując zakłóceń w pracy pakietu Magistrala dla układów analogowo-cyfrowych - standard IEEE Uproszczenie testowania pakietów cyfrowych uzyskane w wyniku wprowadzenia magistrali diagnostycznej zgodnej ze standardem IEEE spowodowało próby poszerzenia tego rozwiązania na układy analogowe. Opracowywany od 1991 roku standard IEEE [6] magistrali diagnostycznej o sygnałach mieszanych analogowych i cyfrowych, nie różni się znacznie od magistrali IEEE Większość własności standardu IEEE jest tu powtórzona. Podstawową różnicą jest dodanie, do czterech istniejących linii TCK, TMS, TDI i TDO, dwóch linii analogowej szyny testowej AT1 i AT2 oraz wprowadzenie analogowych modułów tworzących razem z modułami cyfrowymi krawędziową magistralę diagnostyczną. Uzupełniono również rejestr TAP o logikę sterowania szyny analogowej. Linie szyny analogowej mogą być dołączane do programowo wybieranych wyprowadzeń. Tak więc, w czasie wymuszenia (testu elementarnego) można 65

4 doprowadzić do badanego układu jedno wymuszenie analogowe (sygnał na linii AT1) oraz monitorować stan jednego wyprowadzenia analogowego (przez AT2). Takie własności magistrali umożliwiają, między innymi, wykrywanie niezdatności sieci połączeń, testowanie (również parametryczne) elementów dyskretnych pomiędzy układami zawierającymi magistralę oraz sprawdzenie funkcjonalne wewnętrznej części układów ją zawierających. 3. TESTERY MAGISTRALI DIAGNOSTYCZNEJ 3.1. System ASSET System ASSET (ang. Advanced Support System for Emulation and Test) opracowany w firmie Texas Instruments zawiera oprogramowanie zarządzające całym procesem testowania za pomocą magistrali IEEE oraz część sprzętową w postaci karty do komputera PC-AT, generującej sygnały magistrali i bufora synchronizującego zapewniającego poprawne przesyłanie sygnałów przy częstotliwościach sygnału zegarowego TCK rzędu 10 MHz. Zadaniem części programowej jest: tworzenie i modyfikacja zbiorów konfiguracyjnych opisujących strukturę magistrali diagnostycznej w elementach i na pakiecie, tworzenie programów testujących w C++ oraz obsługa bibliotek, kompilacja i łączenie programów testujących, śledzenie pracy magistrali diagnostycznej w uruchamianym pakiecie, wizualizacja przebiegów w uruchamianych pakietach za pomocą analizatora. Programy testujące do konkretnych zastosowań w obiektowym języku C++ mogą wypełniać następujące czynności: badać i zmieniać wartości szeregowych rejestrów instrukcji danych, generować odpowiednie protokoły magistrali odnoszące się do inicjalizacji magistrali i szeregowego przesyłania instrukcji oraz danych, badać sprawność magistrali, podawać i odbierać pobudzenia testowe do testowanego urządzenia, wyświetlać i porównywać przebiegi testowe za pomocą analizatora przebiegów, przekształcać pobudzenia testowe równoległe (z oprogramowania testera) na szeregowe i odwrotnie. Wymagania sprzętowe systemu ASSET: komputer kompatybilny z PC-AT z procesorem lub lepszym, system operacyjny: MS-DOS wersja 3.3 lub wyższa, Windows 3.1 lub wyższy, dysk twardy co najmniej 200 MB, pamięć operacyjna co najmniej 16 MB. System umożliwia współpracę z kompilatorami języka C wielu firm: Borland C++, Microsoft Visual C++, Symantec C++ oraz integrację z innymi aplikacjami np. utworzonymi w systemie LabWindows CVI firmy National Instruments Tester firmy JTAG Technologies B.V. Holenderska firma JTAG Technologies B.V. oferuje środki wspomagające opracowywanie i wykonywanie testów oraz analizę wyników. Wykorzystywane są następujące pakiety oprogramowania. 66

5 * PM BTPG_I Boundary-scan Test Program Generator for Infrastructure and Interconnects. Program ten w oparciu o listy połączeń, np. w formacie EDIF V200, generowane w procesie automatycznego projektowania układów oraz informację o elementach w postaci zbiorów BSDL (Boundary Scan Description Language), generuje testy połączeń pomiędzy układami badanymi. * PM BTPG_C Boundary-scan Test Program Generator for Testing Clusters. Program pozwala na wykorzystanie do kontroli obwodów wewnętrznych wektorów testowych opracowanych podczas sumulacji uszkodzeń. * PM3773 MTPG Memory Test Pattern Generator. Program ten pozwala na testowanie połączeń związanych z pamięciami typu SRAM i DRAM. * PF2170 VIP Vector Interface Package. Program ten stosowany jest podczas realizacji testów. Program VIP komunikuje się z użytkownikiem w systemie WINDOWS. Wektory testowe i wyniki testów prezentowane są na ekranie monitora w postaci tablic. * PM3790 BSD Boundary-Scan Diagnostics. Używany do analizy wyników pakiet BSD pozwala na sygnalizację i lokalizację zaistniałych uszkodzeń. Obok rozbudowanego oprogramowania tester magistrali diagnostycznej obejmuje część sprzętową tzw. kontroler stanowiący interfejs pomiędzy magistralą wnikającą do wnętrza systemu badanego a komputerem. Firma JTAG Technologies B.V. oferuje różne typy kontrolerów. Mogą to być proste i stosunkowo tanie adaptery współpracujące z portem równoległym komputera, lub karty o różnych rodzajach złącza interfejsowego z komputerem i wyposażeniu. Cena najprostszego kontrolera PM3705 BST-Explorer wraz z oprogramowaniem do nadzoru realizacji testów PF2170 VIP - wynosi około 9900 guldenów. Wymienione wyżej programy do przygotowywania testów i diagnostyki PM3770 BTPG, PM3773 MTPG, PM3790 BSD kosztują łącznie około guldenów System CASCON firmy Göpel elektronic GmbH Firma Göpel oferuje użytkownikom zestaw środków programowych i sprzętowych przydatnych do generacji, wykonania testów oraz analizy wyników w oparciu o standard magistrali IEEE System zawiera rdzeń skupiający szereg programów narzędziowych oraz różne moduły zapewniające współpracę rdzenia z zewnętrznym środowiskiem programowym. System CASCON jest konfigurowany w czterech wersjach różniących się możliwościami obsługowymi, które mogą być dodatkowo specjalizowane do pracy w stanowiskach przygotowywania testów, testowania i napraw. Programy narzędziowe pełnią następujące funkcje. - Multiuser handler. Moduł zapewnia zarządzanie pracą wielu użytkowników zarejestrowanych w systemie. Użytkownicy mogą realizować odmienne zadania, korzystać z różnych bibliotek. System może w ten sposób nadzorować jednocześnie pracę stanowisk programowania, testowania i napraw. - Library section. W tej części oprogramowania przechowywane są zbiory danych, w tym modele elementów testowanych. Moduł współpracuje z programem CASCON-M-Link w zakresie wzajemnego przekazywania modeli w języku BSDL. 67

6 - Edytor. Edytor służy do generacji programów testowych przez operatora. - Compiler. Kompilator jest przeznaczony do tłumaczenia kodu źródłowego języka wyższego rzędu CASLAN na kod obiektowy. Język CASLAN został opracowany w firmie Göpel dla opisu magistrali diagnostycznej. Zawiera ponad 100 rozkazów łącznie z algorytmiczną generacją wektorów testowych. Kompilator pozwala na usuwanie błędów syntaktycznych programu, co znacznie przyśpiesza wykonywanie programów pomiarowych. - Executor. Program ten nadzoruje przesyłanie danych w magistrali diagnostycznej zgodnie z kodem obiektowym współpracując z wybranym kontrolerem sprzętowym (Hardware-Link). Program przetwarza także wzory testowe przesyłane z zewnątrz - z modułu CASCON-V- Link. - ATPG tools. Moduły programowe do automatycznej generacji wzorów testowych są niezbędne przy bardziej złożonych zastosowaniach magistrali diagnostycznej. W systemie CASCON narzędzia te służą do formowania programów: - weryfikacji magistrali diagnostycznej, - testowania i diagnostyki uszkodzeń występujących w połączeniach, - testowania i diagnostyki uszkodzeń obwodów zewnętrznych, - testowania i diagnostyki pamięci. Przy generacji wzorów testowych wykorzystywane są listy połączeń uzyskiwane z systemów CAD za pośrednictwem programu CASCON-D-Link. - Diagnostic processors. Moduł współdziała z programami ATPG zapewniając prawie 100% detekcję i lokalizację uszkodzeń do poziomu pojedynczego pinu. Wykryte uszkodzenie jest sygnalizowane natychmiast w tablicy wektorów testowych na ekranie monitora. - ICP tools. Moduły programowania wewnętrznego (In-Circuit Programming) służą do programowania układów typu FPGA i EEPROM, w szczególności takich firm jak AMD, Intel, XICOR, Microchip, ALTERA i XILINX. - Strategizer. Moduł służy do łączenia różnych programów testowych i optymalizowania strategii testowania obiektu badanego. Wśród tych cząstkowych programów wymienić można: - programy do testowania GO/NO GO, - programy diagnostyczne, - wzory testowe w formacie binarnym, - programy testowania elementów, - programy testowania pakietów, - programy testowe systemów, - programy programowania wewnętrznego (ICP). - Debugger. Program debugger kontroluje działanie i ułatwia obsługę systemu. Pozwala na następujące rodzaje pracy: - interpretacyjną realizację kodów źródłowych programu CASLAN, - interakcyjną generację i realizację operacji magistrali diagnostycznej, - obserwację zawartości rejestrów, komórek, zmiennych itp., 68

7 - graficzną prezentację przebiegów w określonych komórkach, - definiowanie kluczy sprzętowych i programowych. Firma Göpel oferuje układowe kontrolery magistrali o różnej złożoności. Najprostszy z nich tzw. Scan Booster włączany jest pomiędzy złącze Centronics komputera, a obiekt badany. Interfejs magistrali znajduje się pod kontrolą programu CASCON. Częstotliwość zegara TCK zależy od klasy komputera. Typowo wynosi ok. 200 khz w przypadku PC Tester magistrali dla systemów analogowo-cyfrowych W Przemysłowym Instytucie Elektroniki w oparciu o system CASCON firmy Göpel wyposażony w kontroler magistrali MFC A opracowano tester magistrali IEEE [6]. Standardowe możliwości systemu CASCON w tej konfiguracji są następujące: generacja, wykonanie testów oraz analiza wyników wg standardu IEEE , generacja 32 bitowych wektorów wejścia / wyjścia o różnych konfiguracjach, generacja i pomiar napięć z użyciem 12 bitowych przetworników CA i AC. Tester wyposażono w dodatkowe bloki funkcjonalne. Blok wymuszenia prądu stałego umożliwia pomiary rezystancji elementów dyskretnych występujących pomiędzy układami zawierającymi magistralę. Zespół wymuszająco pomiarowy sygnałów zmiennych, służący między innymi do pomiarów parametrycznych elementów biernych, składa się z następujących bloków funkcjonalnych: generatora napięcia zmiennego o programowanej częstotliwości, przetwornika napięcie - prąd, wzmacniaczy pomiarowych AC charakteryzujących się bardzo dużą rezystancją wejściową, przetwornika wartości skutecznej. Pomiary parametryczne wykonane przy pomocy testera są wykonywane z dokładnością około 5%. 4. PODSUMOWANIE Wprowadzenie standardu magistrali diagnostycznej umożliwiło projektantom konstrukcję łatwo testowalnych wyrobów. Cechą szczególną magistrali jest łatwość fragmentacji aktywnej i możliwość sprawdzania wybranych fragmentów (połączeń, układów, modułów), co zapewnia dużą wnikliwość diagnostyczną (często z dokładnością do układu scalonego lub pojedynczego połączenia). Urządzeniem sterującym magistralą w najprostszym przypadku może być złącze (Centronics) drukarki komputera PC. Profesjonalne testery magistrali diagnostycznej oferują narzędzia ułatwiające generację i ocenę wyników testów. Uwzględnienie w fazie projektowania wskaźników niezawodnościowych elementów i odpowiednie umieszczenie najbardziej zawodnych elementów na pakiecie (podstawki, łatwy dostęp) czyni wyrób łatwo naprawialnym. Te własności wyrobu mają duży wpływ na długość jego cyklu życia, a tym samym na jego własności ekologiczne. LITERATURA 1. Proposal for directive on waste from electrical and electronic equipment. Second draft, UE, Technical Subcommittee of Joint Test Action Group (JTAG): Boundary-Scan Architecture Standard Proposal. Version 2.0, March

8 3. IBM, Honeywell, and TRW: VHSIC Phase 2 Interoperability Standards. ETM-BUS Specification, December IBM, Honeywell, and TRW: VHSIC Phase 2 Interoperability Standards. TM-BUS Specification. December IEEE: Standard Test Access Port and Boundary-Scan Architecture. New York, May M. Gonera i inni: Badania skuteczności detekcji niezdatności i lokalizacji uszkodzeń w mikroelektronicznych układach analogowo-cyfrowych zawierających specjalizowaną magistralę diagnostyczną. Prace PIE nr 134, Warszawa, STANDARD TEST PORT AS THE ELEMENT OF ECO-DESIGN FOR INTEGRATED CIRCUITS AND ELECTRONIC PCB One of the aspects of the ECO-design of the integrated circuits and electronic printed circuit boards (PCBs) is taking into the considerations problems of testing and repairing of the electronic equipment. In the article is presented current standard test port and are given selected equipment - systems, which are auxiliary in the equipment testing with the help of test port. 70

Wykorzystanie standardu JTAG do programowania i debugowania układów logicznych

Wykorzystanie standardu JTAG do programowania i debugowania układów logicznych Politechnika Śląska w Gliwicach Wydział Automatyki Elektroniki i Informatyki Wykorzystanie standardu JTAG do programowania i debugowania układów logicznych Promotor dr inż. Jacek Loska Wojciech Klimeczko

Bardziej szczegółowo

mgr inż. Tadeusz Andrzejewski JTAG Joint Test Action Group

mgr inż. Tadeusz Andrzejewski JTAG Joint Test Action Group Użycie złącza JTAG w systemach mikroprocesorowych do testowania integralności połączeń systemu oraz oprogramowania zainstalowanego w pamięciach stałych. JTAG Joint Test Action Group mgr inż. Tadeusz Andrzejewski

Bardziej szczegółowo

LEKCJA TEMAT: Zasada działania komputera.

LEKCJA TEMAT: Zasada działania komputera. LEKCJA TEMAT: Zasada działania komputera. 1. Ogólna budowa komputera Rys. Ogólna budowa komputera. 2. Komputer składa się z czterech głównych składników: procesor (jednostka centralna, CPU) steruje działaniem

Bardziej szczegółowo

Automatyczne testowanie w układach FPGA

Automatyczne testowanie w układach FPGA Automatyczne testowanie w układach FPGA prof. dr hab. inż. Kazimierz Wiatr Katedra Elektroniki Wydział Elektrotechniki, Automatyki, Informatyki i Elektroniki AGH email: wiatr@uci.agh.edu.pl ZAGADNIENIA:

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń

Bardziej szczegółowo

Większe możliwości dzięki LabVIEW 2009: programowanie równoległe, technologie bezprzewodowe i funkcje matematyczne w systemach czasu rzeczywistego

Większe możliwości dzięki LabVIEW 2009: programowanie równoległe, technologie bezprzewodowe i funkcje matematyczne w systemach czasu rzeczywistego Większe możliwości dzięki LabVIEW 2009: programowanie równoległe, technologie bezprzewodowe i funkcje matematyczne w systemach czasu rzeczywistego Dziś bardziej niż kiedykolwiek narzędzia używane przez

Bardziej szczegółowo

SigmaDSP - zestaw uruchomieniowy dla procesora ADAU1701. SigmaDSP - zestaw uruchomieniowy dla procesora ADAU1701.

SigmaDSP - zestaw uruchomieniowy dla procesora ADAU1701. SigmaDSP - zestaw uruchomieniowy dla procesora ADAU1701. SigmaDSP - zestaw uruchomieniowy. SigmaDSP jest niedrogim zestawem uruchomieniowym dla procesora DSP ADAU1701 z rodziny SigmaDSP firmy Analog Devices, który wraz z programatorem USBi i darmowym środowiskiem

Bardziej szczegółowo

Komputerowe systemy pomiarowe. Dr Zbigniew Kozioł - wykład Mgr Mariusz Woźny - laboratorium

Komputerowe systemy pomiarowe. Dr Zbigniew Kozioł - wykład Mgr Mariusz Woźny - laboratorium Komputerowe systemy pomiarowe Dr Zbigniew Kozioł - wykład Mgr Mariusz Woźny - laboratorium 1 - Cel zajęć - Orientacyjny plan wykładu - Zasady zaliczania przedmiotu - Literatura Klasyfikacja systemów pomiarowych

Bardziej szczegółowo

STM32Butterfly2. Zestaw uruchomieniowy dla mikrokontrolerów STM32F107

STM32Butterfly2. Zestaw uruchomieniowy dla mikrokontrolerów STM32F107 Zestaw uruchomieniowy dla mikrokontrolerów STM32F107 STM32Butterfly2 Zestaw STM32Butterfly2 jest platformą sprzętową pozwalającą poznać i przetestować możliwości mikrokontrolerów z rodziny STM32 Connectivity

Bardziej szczegółowo

Systemy uruchomieniowe

Systemy uruchomieniowe Systemy uruchomieniowe Przemysław ZAKRZEWSKI Systemy uruchomieniowe (1) 1 Środki wspomagające uruchamianie systemów mikroprocesorowych Symulator mikroprocesora Analizator stanów logicznych Systemy uruchomieniowe:

Bardziej szczegółowo

Magistrala JTAG (metoda testowania / programowania)

Magistrala JTAG (metoda testowania / programowania) JTAG Magistrala JTAG (metoda testowania / programowania) W 1985 roku powstaje organizacja pod nazwą Join Test Action Group stowarzyszająca około 200 producentów układów elektronicznych (JTAG) W 1990 roku

Bardziej szczegółowo

PROGRAM TESTOWY LCWIN.EXE OPIS DZIAŁANIA I INSTRUKCJA UŻYTKOWNIKA

PROGRAM TESTOWY LCWIN.EXE OPIS DZIAŁANIA I INSTRUKCJA UŻYTKOWNIKA EGMONT INSTRUMENTS PROGRAM TESTOWY LCWIN.EXE OPIS DZIAŁANIA I INSTRUKCJA UŻYTKOWNIKA EGMONT INSTRUMENTS tel. (0-22) 823-30-17, 668-69-75 02-304 Warszawa, Aleje Jerozolimskie 141/90 fax (0-22) 659-26-11

Bardziej szczegółowo

Wstęp...9. 1. Architektura... 13

Wstęp...9. 1. Architektura... 13 Spis treści 3 Wstęp...9 1. Architektura... 13 1.1. Schemat blokowy...14 1.2. Pamięć programu...15 1.3. Cykl maszynowy...16 1.4. Licznik rozkazów...17 1.5. Stos...18 1.6. Modyfikowanie i odtwarzanie zawartości

Bardziej szczegółowo

1. Prace rozwojowe usługi informatyczne w zakresie opracowania prototypu oprogramowania serwisowo-instalatorskiego dla systemu testowego

1. Prace rozwojowe usługi informatyczne w zakresie opracowania prototypu oprogramowania serwisowo-instalatorskiego dla systemu testowego Projekt współfinansowany z Europejskiego Funduszu Rozwoju Regionalnego oraz Budżetu Państwa FUNDUSZE EUROPEJSKIE DLA ROZWOJU REGIONU ŁÓDZKIEGO Zamawiający: KAWU J. Kotus A. Woźniak Spółka Jawna 91-204

Bardziej szczegółowo

STM32 Butterfly. Zestaw uruchomieniowy dla mikrokontrolerów STM32F107

STM32 Butterfly. Zestaw uruchomieniowy dla mikrokontrolerów STM32F107 Zestaw uruchomieniowy dla mikrokontrolerów STM32F107 STM32 Butterfly Zestaw STM32 Butterfly jest platformą sprzętową pozwalającą poznać i przetestować możliwości mikrokontrolerów z rodziny STM32 Connectivity

Bardziej szczegółowo

Inteligentny czujnik w strukturze sieci rozległej

Inteligentny czujnik w strukturze sieci rozległej Inteligentny czujnik w strukturze sieci rozległej Tadeusz Pietraszek Zakopane, 13 czerwca 2002 Plan prezentacji Problematyka pomiarów stężenia gazów w obiektach Koncepcja realizacji rozproszonego systemu

Bardziej szczegółowo

Szkolenia specjalistyczne

Szkolenia specjalistyczne Szkolenia specjalistyczne AGENDA Programowanie mikrokontrolerów w języku C na przykładzie STM32F103ZE z rdzeniem Cortex-M3 GRYFTEC Embedded Systems ul. Niedziałkowskiego 24 71-410 Szczecin info@gryftec.com

Bardziej szczegółowo

Laboratorium Komputerowe Systemy Pomiarowe

Laboratorium Komputerowe Systemy Pomiarowe Jarosław Gliwiński, Łukasz Rogacz Laboratorium Komputerowe Systemy Pomiarowe ćw. Zastosowanie standardu VISA do obsługi interfejsu RS-232C Data wykonania: 03.04.08 Data oddania: 17.04.08 Celem ćwiczenia

Bardziej szczegółowo

SPOSOBY POMIARU KĄTÓW W PROGRAMIE AutoCAD

SPOSOBY POMIARU KĄTÓW W PROGRAMIE AutoCAD Dr inż. Jacek WARCHULSKI Dr inż. Marcin WARCHULSKI Mgr inż. Witold BUŻANTOWICZ Wojskowa Akademia Techniczna SPOSOBY POMIARU KĄTÓW W PROGRAMIE AutoCAD Streszczenie: W referacie przedstawiono możliwości

Bardziej szczegółowo

PROTOTYPOWANIE UKŁADÓW ELEKTRONICZNYCH Programowalne układy logiczne FPGA Maciej Rosół, Katedra Automatyki AGH, e-mail: mr@ia.agh.edu.

PROTOTYPOWANIE UKŁADÓW ELEKTRONICZNYCH Programowalne układy logiczne FPGA Maciej Rosół, Katedra Automatyki AGH, e-mail: mr@ia.agh.edu. DATA: Ćwiczenie nr 4 PROTOTYPOWANIE UKŁADÓW ELEKTRONICZNYCH Programowalne układy logiczne FPGA Maciej Rosół, Katedra Automatyki AGH, e-mail: mr@ia.agh.edu.pl 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie

Bardziej szczegółowo

CYFROWY ANALIZATOR SIECI PRZEMYSŁOWYCH JAKO NARZĘDZIE DO DIAGNOSTYKI MAGISTRALI CAN

CYFROWY ANALIZATOR SIECI PRZEMYSŁOWYCH JAKO NARZĘDZIE DO DIAGNOSTYKI MAGISTRALI CAN Szybkobieżne Pojazdy Gąsienicowe (17) nr 1, 2003 Sławomir WINIARCZYK Emil MICHTA CYFROWY ANALIZATOR SIECI PRZEMYSŁOWYCH JAKO NARZĘDZIE DO DIAGNOSTYKI MAGISTRALI CAN Streszczenie: Kompleksowa diagnostyka

Bardziej szczegółowo

Systemy wbudowane. Paweł Pełczyński ppelczynski@swspiz.pl

Systemy wbudowane. Paweł Pełczyński ppelczynski@swspiz.pl Systemy wbudowane Paweł Pełczyński ppelczynski@swspiz.pl 1 Program przedmiotu Wprowadzenie definicja, zastosowania, projektowanie systemów wbudowanych Mikrokontrolery AVR Programowanie mikrokontrolerów

Bardziej szczegółowo

ZL19PRG. Programator USB dla układów PLD firmy Altera

ZL19PRG. Programator USB dla układów PLD firmy Altera ZL19PRG Programator USB dla układów PLD firmy Altera Nowoczesny programator i konfigurator układów PLD produkowanych przez firmę Altera, w pełni zgodny ze standardem USB Blaster, dzięki czemu współpracuje

Bardziej szczegółowo

dokument DOK 02-05-12 wersja 1.0 www.arskam.com

dokument DOK 02-05-12 wersja 1.0 www.arskam.com ARS3-RA v.1.0 mikro kod sterownika 8 Linii I/O ze zdalną transmisją kanałem radiowym lub poprzez port UART. Kod przeznaczony dla sprzętu opartego o projekt referencyjny DOK 01-05-12. Opis programowania

Bardziej szczegółowo

E-TRONIX Sterownik Uniwersalny SU 1.2

E-TRONIX Sterownik Uniwersalny SU 1.2 Obudowa. Obudowa umożliwia montaż sterownika na szynie DIN. Na panelu sterownika znajduje się wyświetlacz LCD 16x2, sygnalizacja LED stanu wejść cyfrowych (LED IN) i wyjść logicznych (LED OUT) oraz klawiatura

Bardziej szczegółowo

CS 1140. AlgoRex - Centrala systemu wykrywania i sygnalizacji pożaru. Właściwości. Cerberus Division. Siemens Building Technologies Sp. z o.o.

CS 1140. AlgoRex - Centrala systemu wykrywania i sygnalizacji pożaru. Właściwości. Cerberus Division. Siemens Building Technologies Sp. z o.o. Cerberus Division CS 1140 AlgoRex - Centrala systemu wykrywania i sygnalizacji pożaru Właściwości Centrala systemu wykrywania pożaru sterowana mikroprocesorowo o budowie modułowej. Elastyczna architektura

Bardziej szczegółowo

Analiza i projektowanie oprogramowania. Analiza i projektowanie oprogramowania 1/32

Analiza i projektowanie oprogramowania. Analiza i projektowanie oprogramowania 1/32 Analiza i projektowanie oprogramowania Analiza i projektowanie oprogramowania 1/32 Analiza i projektowanie oprogramowania 2/32 Cel analizy Celem fazy określania wymagań jest udzielenie odpowiedzi na pytanie:

Bardziej szczegółowo

Organizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej

Organizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej Struktura stanowiska laboratoryjnego Na rysunku 1.1 pokazano strukturę stanowiska laboratoryjnego Z80 z interfejsem częstościomierza- czasomierz PFL 21/22. Rys.1.1. Struktura stanowiska. Interfejs częstościomierza

Bardziej szczegółowo

8. MAGISTRALE I GNIAZDA ROZSZERZEŃ. INTERFEJSY ZEWNĘTRZNE.

8. MAGISTRALE I GNIAZDA ROZSZERZEŃ. INTERFEJSY ZEWNĘTRZNE. 8. MAGISTRALE I GNIAZDA ROZSZERZEŃ. INTERFEJSY ZEWNĘTRZNE. Magistrala (ang. bus) jest ścieżką łączącą ze sobą różne komponenty w celu wymiany informacji/danych pomiędzy nimi. Inaczej mówiąc jest to zespół

Bardziej szczegółowo

Cyfrowy wzmacniacz AED dla przetworników tensometrycznych.

Cyfrowy wzmacniacz AED dla przetworników tensometrycznych. Cyfrowy wzmacniacz AED dla przetworników tensometrycznych. Zamień swoje analogowe przetworniki wagi na cyfrowe. AED sprawia, że wdrażanie systemów sterowania procesami jest łatwe i wygodne. AED przetwarza

Bardziej szczegółowo

Ćwiczenie 5 Zegar czasu rzeczywistego na mikrokontrolerze AT90S8515

Ćwiczenie 5 Zegar czasu rzeczywistego na mikrokontrolerze AT90S8515 Laboratorium Techniki Mikroprocesorowej Informatyka studia dzienne Ćwiczenie 5 Zegar czasu rzeczywistego na mikrokontrolerze AT90S8515 Cel ćwiczenia Celem ćwiczenia jest poznanie możliwości nowoczesnych

Bardziej szczegółowo

Zwiększanie wiarygodności systemów wykorzystujących układy programowalne

Zwiększanie wiarygodności systemów wykorzystujących układy programowalne Zwiększanie wiarygodności systemów wykorzystujących układy programowalne Andrzej Kraśniewski PRUS, 17 stycznia 2013 r. wiarygodność (dependability) niezawodność bezpieczeństwo działania (safety) Wiarygodność

Bardziej szczegółowo

JĘZYKI PROGRAMOWANIA STEROWNIKÓW

JĘZYKI PROGRAMOWANIA STEROWNIKÓW JĘZYKI PROGRAMOWANIA STEROWNIKÓW dr inż. Wiesław Madej Wstęp Języki programowania sterowników 15 h wykład 15 h dwiczenia Konsultacje: - pokój 325A - środa 11 14 - piątek 11-14 Literatura Tadeusz Legierski,

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 8 (3h) Implementacja pamięci ROM w FPGA

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 8 (3h) Implementacja pamięci ROM w FPGA Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 8 (3h) Implementacja pamięci ROM w FPGA Instrukcja pomocnicza do laboratorium z przedmiotu Programowalne Struktury

Bardziej szczegółowo

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11 Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1 Spis treúci Przedmowa... 9 Wstęp... 11 1. Komputer PC od zewnątrz... 13 1.1. Elementy zestawu komputerowego... 13 1.2.

Bardziej szczegółowo

IIPW_SML3_680 (Z80) przewodnik do ćwiczeń laboratoryjnych

IIPW_SML3_680 (Z80) przewodnik do ćwiczeń laboratoryjnych IIPW_SML3_680 (Z80) przewodnik do ćwiczeń laboratoryjnych wrzesieo 2010 UWAGA: Moduł jest zasilany napięciem do 3.3V i nie może współpracowad z wyjściami układów zasilanych z wyższych napięd. Do pracy

Bardziej szczegółowo

Wizualizacja stanu czujników robota mobilnego. Sprawozdanie z wykonania projektu.

Wizualizacja stanu czujników robota mobilnego. Sprawozdanie z wykonania projektu. Wizualizacja stanu czujników robota mobilnego. Sprawozdanie z wykonania projektu. Maciek Słomka 4 czerwca 2006 1 Celprojektu. Celem projektu było zbudowanie modułu umożliwiającego wizualizację stanu czujników

Bardziej szczegółowo

2. PORTY WEJŚCIA/WYJŚCIA (I/O)

2. PORTY WEJŚCIA/WYJŚCIA (I/O) 2. PORTY WEJŚCIA/WYJŚCIA (I/O) 2.1 WPROWADZENIE Porty I/O mogą pracować w kilku trybach: - przesyłanie cyfrowych danych wejściowych i wyjściowych a także dla wybrane wyprowadzenia: - generacja przerwania

Bardziej szczegółowo

MikloBit ul. Cyprysowa 7/5 43-600 Jaworzno. www.miklobit.com support@miklobit.com. JTAG + ISP dla AVR. rev. 1.1 2006.03.

MikloBit ul. Cyprysowa 7/5 43-600 Jaworzno. www.miklobit.com support@miklobit.com. JTAG + ISP dla AVR. rev. 1.1 2006.03. MikloBit ul. Cyprysowa 7/5 43-600 Jaworzno www.miklobit.com support@miklobit.com JTAG + ISP dla AVR rev. 1.1 2006.03.10 Spis treści 1.Wprowadzenie... 3 2.Interfejs JTAG... 4 2.1.Złącze interfejsu JTAG...

Bardziej szczegółowo

USB interface in 8-bit microcontrollers PIC18F family manufactured by Microchip.

USB interface in 8-bit microcontrollers PIC18F family manufactured by Microchip. 1 Mateusz Klimkowski IV rok Koło Naukowe Techniki Cyfrowej dr inż. Wojciech Mysiński opiekun naukowy USB interface in 8-bit microcontrollers PIC18F family manufactured by Microchip. Interfejs USB w 8-bitowych

Bardziej szczegółowo

Urządzenia zewnętrzne

Urządzenia zewnętrzne Urządzenia zewnętrzne SZYNA ADRESOWA SZYNA DANYCH SZYNA STEROWANIA ZEGAR PROCESOR PAMIĘC UKŁADY WE/WY Centralna jednostka przetw arzająca (CPU) DANE PROGRAMY WYNIKI... URZ. ZEWN. MO NITORY, DRUKARKI, CZYTNIKI,...

Bardziej szczegółowo

Przegląd rozwiązań z oferty firmy 4D Systems

Przegląd rozwiązań z oferty firmy 4D Systems 1 Przegląd rozwiązań z oferty firmy 4D Systems Przegląd rozwiązań z oferty firmy 4D Systems 4D Systems Pty Ltd jest firmą pochodzącą z Australii, która od ponad 25 lat specjalizuje się w opracowywaniu

Bardziej szczegółowo

Opracował: Jan Front

Opracował: Jan Front Opracował: Jan Front Sterownik PLC PLC (Programowalny Sterownik Logiczny) (ang. Programmable Logic Controller) mikroprocesorowe urządzenie sterujące układami automatyki. PLC wykonuje w sposób cykliczny

Bardziej szczegółowo

Narzędzia programowe

Narzędzia programowe Narzędzia sprzętowe i programowe wspomagające projektowanie i uruchamianie systemów z mikrokontrolerami 1 Narzędzia programowe Języki programowania (niskiego poziomu, wysokiego poziomu i języki graficzne,

Bardziej szczegółowo

1. Cel ćwiczenia. Celem ćwiczenia jest zestawienie połączenia pomiędzy dwoma sterownikami PLC za pomocą protokołu Modbus RTU.

1. Cel ćwiczenia. Celem ćwiczenia jest zestawienie połączenia pomiędzy dwoma sterownikami PLC za pomocą protokołu Modbus RTU. 1. Cel ćwiczenia Celem ćwiczenia jest zestawienie połączenia pomiędzy dwoma sterownikami PLC za pomocą protokołu Modbus RTU. 2. Porty szeregowe w sterowniku VersaMax Micro Obydwa porty szeregowe sterownika

Bardziej szczegółowo

Przystawka oscyloskopowa z analizatorem stanów logicznych. Seria DSO-29xxA&B. Skrócona instrukcja użytkownika

Przystawka oscyloskopowa z analizatorem stanów logicznych. Seria DSO-29xxA&B. Skrócona instrukcja użytkownika Przystawka oscyloskopowa z analizatorem stanów logicznych Seria DSO-29xxA&B Skrócona instrukcja użytkownika Zawartość zestawu: Przystawka DSO-29XXA lub DSO-29XXB Moduł analizatora stanów logicznych Sondy

Bardziej szczegółowo

2013-12-02. Autor: Jakub Duba. Interjesy

2013-12-02. Autor: Jakub Duba. Interjesy Autor: Jakub Duba Interjesy 2 1 Interjesy 3 Interjesy 4 2 5 Universal Serial Bus (USB; uniwersalna magistrala szeregowa) rodzaj sprzętowego portu komunikacyjnego komputerów, zastępującego stare porty szeregowe

Bardziej szczegółowo

PL 181236 B1 (19) PL (11) 181236 (12) OPIS PATENTOWY (13) B1. (51) Int.Cl.7: G 06F 3 /1 2 G06K 15/02 G06F 17/60 G07G 1/12

PL 181236 B1 (19) PL (11) 181236 (12) OPIS PATENTOWY (13) B1. (51) Int.Cl.7: G 06F 3 /1 2 G06K 15/02 G06F 17/60 G07G 1/12 RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (21 ) Numer zgłoszenia: 3 1 6 4 8 2 (22) Data zgłoszenia- 1 1.1 0.1 9 9 6 (19) PL (11) 181236 (13) B1 (51) Int.Cl.7:

Bardziej szczegółowo

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz

Bardziej szczegółowo

Temat lekcji. PKZ(E.b)(4)2 Zabezpieczanie dostępu do systemu operacyjnego.

Temat lekcji. PKZ(E.b)(4)2 Zabezpieczanie dostępu do systemu operacyjnego. ROZKŁAD MATERIAŁU Diagnostyka i naprawa urządzeń techniki komputerowej Technik informatyk 3503 Kwalifikacja pierwsza - (E.) Montaż i eksploatacja komputerów osobistych oraz urządzeń peryferyjnych Opracował:

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów PCI EXPRESS Rozwój technologii magistrali Architektura Komputerów 2 Architektura Komputerów 2006 1 Przegląd wersji PCI Wersja PCI PCI 2.0 PCI 2.1/2.2 PCI 2.3 PCI-X 1.0 PCI-X 2.0

Bardziej szczegółowo

urządzenie elektroniczne służące do przetwarzania wszelkich informacji, które da się zapisać w formie ciągu cyfr albo sygnału ciągłego.

urządzenie elektroniczne służące do przetwarzania wszelkich informacji, które da się zapisać w formie ciągu cyfr albo sygnału ciągłego. Komputer (z ang. computer od łac. computare obliczać, dawne nazwy używane w Polsce: mózg elektronowy, elektroniczna maszyna cyfrowa, maszyna matematyczna) urządzenie elektroniczne służące do przetwarzania

Bardziej szczegółowo

Elektrotechnika II Stopień (I stopień / II stopień) Ogólno akademicki (ogólno akademicki / praktyczny)

Elektrotechnika II Stopień (I stopień / II stopień) Ogólno akademicki (ogólno akademicki / praktyczny) Załącznik nr 7 do Zarządzenia Rektora nr 10/12 z dnia 21 lutego 2012r. KARTA MODUŁU / KARTA PRZEDMIOTU Kod modułu Nazwa modułu Nazwa modułu w języku angielskim Obowiązuje od roku akademickiego 2012/2013

Bardziej szczegółowo

interfejs szeregowy wyświetlaczy do systemów PLC

interfejs szeregowy wyświetlaczy do systemów PLC LDN SBCD interfejs szeregowy wyświetlaczy do systemów PLC SEM 08.2003 Str. 1/5 SBCD interfejs szeregowy wyświetlaczy do systemów PLC INSTRUKCJA OBSŁUGI Charakterystyka Interfejs SBCD w wyświetlaczach cyfrowych

Bardziej szczegółowo

Moduł prototypowy X3-DIL64 z procesorem ATxmega128A3U-AU

Moduł prototypowy X3-DIL64 z procesorem ATxmega128A3U-AU Moduł prototypowy X3-DIL64 z procesorem ATxmega128A3U-AU wersja 2.1 Moduł X3-DIL64 umożliwia prototypowanie urządzeń z wykorzystaniem procesora ATmega128A3U-AU oraz naukę programowania nowoczesnych mikrokontrolerów

Bardziej szczegółowo

PROGRAMOWALNE STEROWNIKI LOGICZNE

PROGRAMOWALNE STEROWNIKI LOGICZNE PROGRAMOWALNE STEROWNIKI LOGICZNE I. Wprowadzenie Klasyczna synteza kombinacyjnych i sekwencyjnych układów sterowania stosowana do automatyzacji dyskretnych procesów produkcyjnych polega na zaprojektowaniu

Bardziej szczegółowo

2013-04-25. Czujniki obiektowe Sterowniki przemysłowe

2013-04-25. Czujniki obiektowe Sterowniki przemysłowe Ogólne informacje o systemach komputerowych stosowanych w sterowaniu ruchem funkcje, właściwości Sieci komputerowe w sterowaniu informacje ogólne, model TCP/IP, protokoły warstwy internetowej i transportowej

Bardziej szczegółowo

Projekt dotyczy stworzenia zintegrowanego, modularnego systemu informatycznego wspomagającego zarządzanie pracownikami i projektami w firmie

Projekt dotyczy stworzenia zintegrowanego, modularnego systemu informatycznego wspomagającego zarządzanie pracownikami i projektami w firmie Projekt dotyczy stworzenia zintegrowanego, modularnego systemu informatycznego wspomagającego zarządzanie pracownikami i projektami w firmie informatycznej. Zadaniem systemu jest rejestracja i przechowywanie

Bardziej szczegółowo

Spis treści 1. Wstęp 2. Ćwiczenia laboratoryjne LPM

Spis treści 1. Wstęp 2. Ćwiczenia laboratoryjne LPM Spis treści 1. Wstęp... 9 2. Ćwiczenia laboratoryjne... 12 2.1. Środowisko projektowania Quartus II dla układów FPGA Altera... 12 2.1.1. Cel ćwiczenia... 12 2.1.2. Wprowadzenie... 12 2.1.3. Przebieg ćwiczenia...

Bardziej szczegółowo

Architektura Systemów Komputerowych. Transmisja szeregowa danych Standardy magistral szeregowych

Architektura Systemów Komputerowych. Transmisja szeregowa danych Standardy magistral szeregowych Architektura Systemów Komputerowych Transmisja szeregowa danych Standardy magistral szeregowych 1 Transmisja szeregowa Idea transmisji szeregowej synchronicznej DOUT Rejestr przesuwny DIN CLK DIN Rejestr

Bardziej szczegółowo

DTR PICIO v1.0. 1. Przeznaczenie. 2. Gabaryty. 3. Układ złącz

DTR PICIO v1.0. 1. Przeznaczenie. 2. Gabaryty. 3. Układ złącz DTR PICIO v1.0 1. Przeznaczenie Moduł PICIO jest uniwersalnym modułem 8 wejść cyfrowych, 8 wyjść cyfrowych i 8 wejść analogowych. Głównym elementem modułu jest procesor PIC18F4680. Izolowane galwanicznie

Bardziej szczegółowo

Obługa czujników do robota śledzącego linie. Michał Wendland 171628 15 czerwca 2011

Obługa czujników do robota śledzącego linie. Michał Wendland 171628 15 czerwca 2011 Obługa czujników do robota śledzącego linie. Michał Wendland 171628 15 czerwca 2011 1 Spis treści 1 Charakterystyka projektu. 3 2 Schematy układów elektronicznych. 3 2.1 Moduł czujników.................................

Bardziej szczegółowo

Moduł rozszerzeń ATTO dla systemu monitorującego SMOK.

Moduł rozszerzeń ATTO dla systemu monitorującego SMOK. Moduł rozszerzeń ATTO dla systemu monitorującego SMOK. ATTO-UIO jest przeznaczony do systemów rozproszonych bazujących na magistrali RS485 obsługującej protokół MODBUS RTU. Sterownik może pracować jako

Bardziej szczegółowo

ZL8AVR. Płyta bazowa dla modułów dipavr

ZL8AVR. Płyta bazowa dla modułów dipavr ZL8AVR Płyta bazowa dla modułów dipavr Zestaw ZL8AVR to płyta bazowa dla modułów dipavr (np. ZL7AVR z mikrokontrolerem ATmega128 lub ZL12AVR z mikrokontrolerem ATmega16. Wyposażono ją w wiele klasycznych

Bardziej szczegółowo

Programowanie sterowników PLC wprowadzenie

Programowanie sterowników PLC wprowadzenie Programowanie sterowników PLC wprowadzenie Zakład Teorii Maszyn i Automatyki Katedra Podstaw Techniki Felin p.110 http://ztmia.ar.lublin.pl/sips waldemar.samociuk@up.lublin,pl Sterowniki programowalne

Bardziej szczegółowo

Transceiver do szybkiej komunikacji szeregowej i pętla fazowa do ogólnych zastosowań

Transceiver do szybkiej komunikacji szeregowej i pętla fazowa do ogólnych zastosowań Transceiver do szybkiej komunikacji szeregowej i pętla fazowa do ogólnych zastosowań Mirosław Firlej Opiekun: dr hab. inż. Marek Idzik Faculty of Physics and Applied Computer Science AGH University of

Bardziej szczegółowo

Projekt współfinansowany ze środków Europejskiego Funduszu Rozwoju Regionalnego w ramach Programu Operacyjnego Innowacyjna Gospodarka

Projekt współfinansowany ze środków Europejskiego Funduszu Rozwoju Regionalnego w ramach Programu Operacyjnego Innowacyjna Gospodarka Projekt współfinansowany ze środków Europejskiego Funduszu Rozwoju Regionalnego w ramach Programu Operacyjnego Innowacyjna Gospodarka Poznań, 16.05.2012r. Raport z promocji projektu Nowa generacja energooszczędnych

Bardziej szczegółowo

Metody testowania Magistrala JTAG

Metody testowania Magistrala JTAG Metody testowania Magistrala JTAG Zygmunt Kubiak 2012-02-20 ZKubiak 1 Testowanie i diagnostyka Test próba podejmowana, aby uzyskać odpowiedź na postawione pytanie Diagnostyka poch. z j. greckiego od diagnosis,

Bardziej szczegółowo

UNIGYR Karty magistrali PROFIBUS. Modele z interfejsami kart PCI i PC (PCMCIA)

UNIGYR Karty magistrali PROFIBUS. Modele z interfejsami kart PCI i PC (PCMCIA) 8 554 UNIGYR Karty magistrali PROFIBUS Modele z interfejsami kart PCI i PC (PCMCIA) CP5511 CP5611 CP5511 CP5611 Karty PROFIBUS przeznaczone są do sprzętowego i programowego łączenia instalacji obsługiwanych

Bardziej szczegółowo

RODZAJE PAMIĘCI RAM. Cz. 1

RODZAJE PAMIĘCI RAM. Cz. 1 RODZAJE PAMIĘCI RAM Cz. 1 1 1) PAMIĘĆ DIP DIP (ang. Dual In-line Package), czasami nazywany DIL - w elektronice rodzaj obudowy elementów elektronicznych, głównie układów scalonych o małej i średniej skali

Bardziej szczegółowo

Wybrane bloki i magistrale komputerów osobistych (PC) Opracował: Grzegorz Cygan 2010 r. CEZ Stalowa Wola

Wybrane bloki i magistrale komputerów osobistych (PC) Opracował: Grzegorz Cygan 2010 r. CEZ Stalowa Wola Wybrane bloki i magistrale komputerów osobistych (PC) Opracował: Grzegorz Cygan 2010 r. CEZ Stalowa Wola Ogólny schemat komputera Jak widać wszystkie bloki (CPU, RAM oraz I/O) dołączone są do wspólnych

Bardziej szczegółowo

IMPLEMENTATION OF THE SPECTRUM ANALYZER ON MICROCONTROLLER WITH ARM7 CORE IMPLEMENTACJA ANALIZATORA WIDMA NA MIKROKONTROLERZE Z RDZENIEM ARM7

IMPLEMENTATION OF THE SPECTRUM ANALYZER ON MICROCONTROLLER WITH ARM7 CORE IMPLEMENTACJA ANALIZATORA WIDMA NA MIKROKONTROLERZE Z RDZENIEM ARM7 Łukasz Deńca V rok Koło Techniki Cyfrowej dr inż. Wojciech Mysiński opiekun naukowy IMPLEMENTATION OF THE SPECTRUM ANALYZER ON MICROCONTROLLER WITH ARM7 CORE IMPLEMENTACJA ANALIZATORA WIDMA NA MIKROKONTROLERZE

Bardziej szczegółowo

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz

Bardziej szczegółowo

Efekty kształcenia z podstawy programowej Uczeń:

Efekty kształcenia z podstawy programowej Uczeń: USZCZEGÓŁOWIONE EFEKTY KSZTAŁCENIA Dla przedmiotu: Diagnostyka i naprawa urządzeń techniki komputerowej Technik informatyk 351203 Kwalifikacja pierwsza - (E.12) Montaż i eksploatacja komputerów osobistych

Bardziej szczegółowo

Siemens Simatic S7-300 Informacje podstawowe o sterowniku programowalnym

Siemens Simatic S7-300 Informacje podstawowe o sterowniku programowalnym Siemens Simatic S7-300 Informacje podstawowe o sterowniku programowalnym Zakład Napędu Elektrycznego ISEP PW Wstęp Sterowniki swobodnie programowalne S7-300 należą do sterowników średniej wielkości. Są

Bardziej szczegółowo

www.viaken.pl INTERFEJS FIAT ECU SCAN USB INSTRUKCJA OBSŁUGI www.viaken.pl strona 1/17

www.viaken.pl INTERFEJS FIAT ECU SCAN USB INSTRUKCJA OBSŁUGI www.viaken.pl strona 1/17 INTERFEJS FIAT ECU SCAN USB INSTRUKCJA OBSŁUGI www.viaken.pl strona 1/17 1. BEZPIECZEŃSTWO PRACY Przed pierwszym uruchomieniem urządzenia należy uważnie przeczytać instrukcję obsługi. Urządzenie przeznaczone

Bardziej szczegółowo

NX700 PLC www.atcontrol.pl

NX700 PLC www.atcontrol.pl NX700 PLC NX700 Podstawowe cechy Rozszerzalność, niezawodność i łatwość w integracji Szybki procesor - zastosowanie technologii ASIC pozwala wykonywać CPU proste instrukcje z prędkością 0,2 us/1 krok Modyfikacja

Bardziej szczegółowo

Wstęp do Informatyki. Klasyfikacja oprogramowania

Wstęp do Informatyki. Klasyfikacja oprogramowania Wstęp do Informatyki Klasyfikacja oprogramowania Oprogramowanie komputerowe Funkcjonalność komputera jest wynikiem zarówno jego budowy, jak i zainstalowanego oprogramowania Komputer danej klasy znajduje

Bardziej szczegółowo

PR172012 15 kwietnia 2012 Automatyka budynkowa, Technologia sterowania Oprogramowanie Strona 1 z 5

PR172012 15 kwietnia 2012 Automatyka budynkowa, Technologia sterowania Oprogramowanie Strona 1 z 5 Automatyka budynkowa, Technologia sterowania Oprogramowanie Strona 1 z 5 System TwinCAT BACnet/IP pomaga spełniać wszelkie wymagania automatyki budynkowej, pozostając w zgodzie ze standardem BACnet Sterowniki

Bardziej szczegółowo

ZL15AVR. Zestaw uruchomieniowy dla mikrokontrolerów ATmega32

ZL15AVR. Zestaw uruchomieniowy dla mikrokontrolerów ATmega32 ZL15AVR Zestaw uruchomieniowy dla mikrokontrolerów ATmega32 ZL15AVR jest uniwersalnym zestawem uruchomieniowym dla mikrokontrolerów ATmega32 (oraz innych w obudowie 40-wyprowadzeniowej). Dzięki wyposażeniu

Bardziej szczegółowo

Wykorzystanie układów FPGA w implementacji systemów bezpieczeństwa sieciowego typu Firewall

Wykorzystanie układów FPGA w implementacji systemów bezpieczeństwa sieciowego typu Firewall Grzegorz Sułkowski, Maciej Twardy, Kazimierz Wiatr Wykorzystanie układów FPGA w implementacji systemów bezpieczeństwa sieciowego typu Firewall Plan prezentacji 1. Architektura Firewall a załoŝenia 2. Punktu

Bardziej szczegółowo

Projektowanie z użyciem procesora programowego Nios II

Projektowanie z użyciem procesora programowego Nios II Projektowanie z użyciem procesora programowego Nios II WSTĘP Celem ćwiczenia jest nauczenie projektowania układów cyfrowych z użyciem wbudowanych procesorów programowych typu Nios II dla układów FPGA firmy

Bardziej szczegółowo

Cechy systemu X Window: otwartość niezależność od producentów i od sprzętu, dostępny kod źródłowy; architektura klient-serwer;

Cechy systemu X Window: otwartość niezależność od producentów i od sprzętu, dostępny kod źródłowy; architektura klient-serwer; 14.3. Podstawy obsługi X Window 14.3. Podstawy obsługi X Window W przeciwieństwie do systemów Windows system Linux nie jest systemem graficznym. W systemach Windows z rodziny NT powłokę systemową stanowi

Bardziej szczegółowo

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja. do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1.

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja. do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1. Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1 PAMIĘCI SZEREGOWE EEPROM Ćwiczenie 3 Opracował: dr inŝ.

Bardziej szczegółowo

Międzynarodowe Targi Spawalnicze ExpoWELDING 2012 16-18 października 2012 NOWOŚCI TARGOWE

Międzynarodowe Targi Spawalnicze ExpoWELDING 2012 16-18 października 2012 NOWOŚCI TARGOWE Międzynarodowe Targi Spawalnicze ExpoWELDING 2012 16-18 października 2012 NOWOŚCI TARGOWE FIRMA: SOMAR S.A. ul. Karoliny 4 40-186 Katowice tel. 32 359 71 00 fax. 32 359 71 11 e-mail: biuro@somar.com.pl

Bardziej szczegółowo

Podstawy elektroniki i metrologii

Podstawy elektroniki i metrologii Politechnika Gdańska WYDZIAŁ ELEKTRONIKI TELEKOMUNIKACJI I INFORMATYKI Katedra Metrologii i Optoelektroniki Podstawy elektroniki i metrologii Studia I stopnia kier. Informatyka semestr 2 Ilustracje do

Bardziej szczegółowo

Embedded Solutions Automaticon 2012. Efektywne pomiary i sterowanie przy użyciu systemu wbudowanego MicroDAQ

Embedded Solutions Automaticon 2012. Efektywne pomiary i sterowanie przy użyciu systemu wbudowanego MicroDAQ Embedded Solutions Automaticon 2012 Efektywne pomiary i sterowanie przy użyciu systemu wbudowanego MicroDAQ Grzegorz Skiba info@embedded-solutions.pl 1 Plan seminarium Budowa systemu MicroDAQ Zastosowanie

Bardziej szczegółowo

Architektura systemów komputerowych. dr Artur Bartoszewski

Architektura systemów komputerowych. dr Artur Bartoszewski Architektura systemów komputerowych dr Artur Bartoszewski Rozwój płyt głównych - część 2 Magistrale kart rozszerzeń Rozwój magistral komputera PC Płyta główna Czas życia poszczególnych magistral Pentium

Bardziej szczegółowo

Cyfrowy rejestrator parametrów lotu dla bezzałogowych statków powietrznych. Autor: Tomasz Gluziński

Cyfrowy rejestrator parametrów lotu dla bezzałogowych statków powietrznych. Autor: Tomasz Gluziński Cyfrowy rejestrator parametrów lotu dla bezzałogowych statków powietrznych Autor: Tomasz Gluziński Bezzałogowe Statki Powietrzne W dzisiejszych czasach jedną z najbardziej dynamicznie rozwijających się

Bardziej szczegółowo

INTERFEJS LPG/CNG FTDI USB INSTRUKCJA INSTALACJI ORAZ KONFIGURACJI URZĄDZENIA

INTERFEJS LPG/CNG FTDI USB INSTRUKCJA INSTALACJI ORAZ KONFIGURACJI URZĄDZENIA INTERFEJS LPG/CNG FTDI USB INSTRUKCJA INSTALACJI ORAZ KONFIGURACJI URZĄDZENIA wersja 1.0 http://www.projekt-tech.pl 1. Wymagania sprzętowe - komputer klasy PC z portem USB - system operacyjny Microsoft

Bardziej szczegółowo

ZL6PLD zestaw uruchomieniowy dla układów FPGA z rodziny Spartan 3 firmy Xilinx

ZL6PLD zestaw uruchomieniowy dla układów FPGA z rodziny Spartan 3 firmy Xilinx ZL6PLD Zestaw uruchomieniowy dla układów FPGA z rodziny Spartan 3 firmy Xilinx 1 ZL6PLD jest zestawem uruchomieniowym dla układów FPGA z rodziny Spartan 3 firmy Xilinx. Oprócz układu PLD o dużych zasobach

Bardziej szczegółowo

ZL11PRG v.2. Uniwersalny programator ISP. Odpowiednik: Byte Blaster II DLC5 Programmer AT89ISP STK-200 Lattice ISP ARM Wiggler

ZL11PRG v.2. Uniwersalny programator ISP. Odpowiednik: Byte Blaster II DLC5 Programmer AT89ISP STK-200 Lattice ISP ARM Wiggler ZL11PRG v.2 Uniwersalny programator ISP Odpowiednik: Byte Blaster II DLC5 Programmer AT89ISP STK-200 Lattice ISP ARM Wiggler Nowoczesna konstrukcja czyni z programatora ZL11PRG v.2 urządzenie niezwykle

Bardziej szczegółowo

Budowa i oprogramowanie komputerowych systemów sterowania

Budowa i oprogramowanie komputerowych systemów sterowania Budowa i oprogramowanie komputerowych systemów sterowania Literatura Niederliński A.: Systemy komputerowe automatyki przemysłowej Grega W.: Sterowanie cyfrowe w czasie rzeczywistym Winiecki W.: Organizacja

Bardziej szczegółowo

Programator procesorów rodziny AVR AVR-T910

Programator procesorów rodziny AVR AVR-T910 Programator procesorów rodziny AVR AVR-T910 Instrukcja obsługi Opis urządzenia AVR-T910 jest urządzeniem przeznaczonym do programowania mikrokontrolerów rodziny AVR firmy ATMEL. Programator podłączany

Bardziej szczegółowo

Kurs SIMATIC S7-300/400 i TIA Portal - Podstawowy. Spis treści. Dzień 1. I System SIEMENS SIMATIC S7 - wprowadzenie (wersja 1503)

Kurs SIMATIC S7-300/400 i TIA Portal - Podstawowy. Spis treści. Dzień 1. I System SIEMENS SIMATIC S7 - wprowadzenie (wersja 1503) Spis treści Dzień 1 I System SIEMENS SIMATIC S7 - wprowadzenie (wersja 1503) I-3 Rodzina sterowników programowalnych SIMATIC S7 firmy SIEMENS I-4 Dostępne moduły i ich funkcje I-5 Jednostki centralne I-6

Bardziej szczegółowo

Temat: Pamięci. Programowalne struktury logiczne.

Temat: Pamięci. Programowalne struktury logiczne. Temat: Pamięci. Programowalne struktury logiczne. 1. Pamięci są układami służącymi do przechowywania informacji w postaci ciągu słów bitowych. Wykonuje się jako układy o bardzo dużym stopniu scalenia w

Bardziej szczegółowo

ZL29ARM. Zestaw uruchomieniowy dla mikrokontrolerów STM32F107

ZL29ARM. Zestaw uruchomieniowy dla mikrokontrolerów STM32F107 ZL29ARM Zestaw uruchomieniowy dla mikrokontrolerów STM32F107 Zestaw ZL29ARM jest platformą sprzętową pozwalającą poznać i przetestować możliwości mikrokontrolerów z rodziny STM32 Connectivity Line (STM32F107).

Bardziej szczegółowo

Sprzęt komputera - zespół układów wykonujących programy wprowadzone do pamięci komputera (ang. hardware) Oprogramowanie komputera - zespół programów

Sprzęt komputera - zespół układów wykonujących programy wprowadzone do pamięci komputera (ang. hardware) Oprogramowanie komputera - zespół programów Sprzęt komputera - zespół układów wykonujących programy wprowadzone do pamięci komputera (ang. hardware) Oprogramowanie komputera - zespół programów przeznaczonych do wykonania w komputerze (ang. software).

Bardziej szczegółowo

SUKCESYWNA DOSTAWA SPRZĘTU KOMPUTEROWEGO Opis techniczny oferowanego sprzętu

SUKCESYWNA DOSTAWA SPRZĘTU KOMPUTEROWEGO Opis techniczny oferowanego sprzętu SUKCESYWNA DOSTAWA SPRZĘTU KOMPUTEROWEGO Opis techniczny oferowanego sprzętu Zestaw komputerowy (konfiguracja nr 1) Dell OptiPlex 3020MT 1. Płyta główna Wyposażona w: 1 wolne - pełne złącze PCI Express

Bardziej szczegółowo