Documentation. Podstawy techniki mikroprocesorowej ETEW006. Przerwania. Przerwania. Po co komu przerwania. (Interrupt):

Wielkość: px
Rozpocząć pokaz od strony:

Download "Documentation. Podstawy techniki mikroprocesorowej ETEW006. Przerwania. Przerwania. Po co komu przerwania. (Interrupt):"

Transkrypt

1 Documentation Podstawy techniki mikroprocesorowej ETEW6 Andrzej Stępień Katedra Metrologii Elektronicznej i Fotonicznej PICmicro MID-RANGE MCU FAMILY. Microchip Technology, December 997, 3323a.pdf ST7. 8-BIT MCU FAMILY USER GUIDE. STMicroelectronics, July 22. MSP43x3 Family User s Guide. Texas Instruments, SLAU2A, 22. MICROCONTROLLER FAMILY USER S MANUAL. Intel, February 994 C55C 8-Bit CMOS Microcontroller. User s Manual. Infineon, Nov. 2 Steve Furber: ARM System-on-Chip Architecture, 2nd Edition. Addison Wesley, 2, ISBN-: źródła zgłaszania przerwań Po co komu Jak powinien reagować procesor: na zjawiska (sygnały) periodyczne lub aperiodyczne, wewnętrzne lub zewnętrzne? przy różnej szybkości pracy procesora i urządzeń zewnętrznych? przy wymaganiu wielozadaniowości (multitasking)? Reakcja procesora Polling versus s Programowa reakcja procesora - wykonywanie stałych pętli testujących, cyklicznych procedur testujących (Polling): znaczne obciążenie procesora, spadek efektywnego wykorzystania czasu pracy procesora brak natychmiastowej reakcji procesora wskutek zdeterminowanej przez kolejności wykonywanych procedur testujących Sprzętowa reakcja procesora - wykorzystanie systemu przerwań : brak obciążenia procesora jeśli brak żądania obsługi ( Request) natychmiastowa reakcja procesora po spełnieniu pewnych warunków, dodatkowych warunków; rozpoczęcie wykonywania procedury obsługi (podobieństwo do wywołania podu) USB Data Transfers (Polling) used for characters or coordinates with human-perceptible echo or feedback response characteristics interrupt transfer type is designed to support those devices that need to send or receive data infrequently but with bounded service periods (periodic) requesting a pipe with an interrupt transfer type provides: guaranteed maximum service period for the pipe (time between transactions the requester, ms = minimum time for Full Speed transmission) retry of transfer attempts at the next period, in the case of occasional delivery failure due to error on the bus

2 Przerwanie (interrupt) zawieszenie (przerwanie) wykonywanego u, najczęściej po spełnieniu dodatkowych warunków, zapamiętanie wszystkich niezbędnych do kontynuowania zawieszonego u wykonanie podu ( - Service Routine) obsługi zdarzenia (sygnału) żądającego (wymagającego) obsługi kontynuacja zawieszonego u zachowanie stanu procesora żądanie odtworzenie stanu procesora t źródła/identyfikacja przerwań Typy przerwań Hardware Reset w procesorach przerwanie sprzętowe niemaskowalne (NMI Non - Maskable ) rozpoczęcie wykonywania obsługi bez warunków wstępnych (zawsze) sprzętowe zerowanie procesora (Hardware Reset) rozpoczęcie wykonywania procedury bez warunków wstępnych (zawsze), zmiana wartości niektórych rejestrów przerwanie sprzętowe maskowalne (Maskable ) rozpoczęcie wykonywania procedury obsługi zależnie od spełnienia określonych warunków wstępnych; owe blokowanie / odblokowanie obsługi przerwań (Enable / Disable ) przerwanie owe (SWI SoftWare ) owe wywołanie obsługi operacja pułapki (Trap) inicjowana pojawieniem się błędu, np. próba dzielenia przez zero zerowanie / ustawienie licznika rozkazów blokada przerwań zerowanie / ustawienie rejestrów specjalnych mikrokontrolerów wyłączenie trybu użytkownika (przy różnych trybach pracy) C5 Reset - C5, ST7, MSP43, ARM7 RESET_Proc... 3h Ext Int h JMP RESET_Proc ARM7 RESET_Proc h... Exception 4h Undefined Instruction RESET_Proc ST7FLite FFFEh RESET_Proc FFFCh FFFAh FFF8h MSP43 SWI - Trap not used Ext Int FFFEh RESET_Proc FFFCh NMI_Proc FFFAh I/O_Proc FFEh RESET_Proc RESET_Proc ST7FLite mapping Higher address = higher priority 2

3 Wybrane SWI w x86 Nr Typ Nr Typ h Dzielenie przez zero 9h Gorący restart systemu h Praca krokowa Ah Obsługa drukarki 2h Przerwanie niemaskowalne Bh CTRL + BREAK 3h Pułapka (Breakpoint) Ch Przerwanie zegarowe użytkownika 4h Nadmiar Dh Tabela trybów wyświetlania 5h Wydruk zawartości ekranu Fh Tablica wzorców znaków 8h Przerwanie zegara 2h Zakończenie u 9h Przerwanie klawiatury 2h Funkcje MS-DOS Eh Przerwanie kontrolera dysków 22h Zakończenie u h Obsługa monitora 23h CTRL + C (CTRL + BREAK) h Konfiguracja komputera 24h Błąd krytyczny urządzenia 2h Rozmiar pamięci 25h Czytanie sektora dyskowego 3h Obsługa dysków 26h Pisanie sektora dyskowego 4h Obsługa złącza szeregowego... 5h Dodatkowe funkcje AT 2Fh Obsługa równoczesnych procesów 6h Obsługa klawiatury 33h Obsługa myszy 7h Obsługa drukarki 4h Tablica parametrów 8h Uruchomienie BASIC-a z ROM 46h dysku twardego / Źródła przerwań w mikrokontrolerach Wewnętrzne: kontrolery DMA, liczniki (Match, Capture, Reload, PWM), RTC (Real Time Clock), kontrolery interfejsów (UART, I 2 C-Bus, SPI, CAN, USB, Ethernet,..) przetworniki (A/C i C/A), BOD (Brown Out Detect), WDT (WatchDog Timer), próba wykonania zabronionej instrukcji lub niewłaściwych argumentów (np. próba dzielenia przez zero, nadmiar,..) Core (Embedded ICE). Zewnętrzne: poziom sygnału zewnętrznego, zbocze sygnału zewnętrznego. maskowalne należy owo odblokować P3.2 INT# P3.2 INT# Standard C5 - kontroler przerwań Timer Overflow Timer Overflow Serial Port IT IT RI TI IE IE TF TF EX EX ET ET ES EA PX 3h PX 3h PT Bh PT Bh 23h PS High Priority Low Priority when EA bit is set to, all interrupts are enabled C5 Mechanism IE Enable Register An interrupt is requested Its relative pending bit is set EA = Core finishes its current instruktion PC are pushed onto the stack EA = (disable interrupt) PC = address of the interrupt vector EA ET2 ES ET EX ET EX General interrupt enable No when EA bit is set (EA=), all interrupts are enabled This interrupt will be serviced when EA = Service Routine ST7 Mechanism An interrupt is requested Its relative pending bit is set I = (CC register) H I N Z C No Core finishes its current instruktion PC, X (not Y), A, CC are pushed onto the stack I = (disable interrupt) PC = address of the interrupt vector ST7 Condition Code (CC) Register General flag Clearing I bit (I=), all interrupts are enabled This interrupt will be serviced when I = Service Routine 3

4 MSP43 Mechanism Status Register RESERVED V An interrupt is requested Its relative pending bit is set GIE = SCG SCG OSC Off Core finishes its current instruktion PC, SR are pushed onto the stack GIE = (disable interrupt) PC = address of the interrupt vector No CPU Off General interrupt enable GIE N Z C when GIE bit is set (GIE=), all interrupts are enabled This interrupt will be serviced when GIE = Service Routine Identyfikacja urządzenia Adresy procedur obsługi przerwań Programowa / sprzętowa identyfikacja urządzenia / sygnału zgłaszającego przerwanie: badanie obiegiem realizowane owo w procedurach testujących metoda łańcuchowa: urządzenia dołączone do procesora w kolejności ważności (pierwszeństwa) obsługi sygnał potwierdzenia przyjęcia jest bramkowany w urządzeniu zgłaszającym przerwanie, które podaje swój numer identyfikacyjny szyną metoda wektorowa wygenerowanie adresu podu obsługi od urządzenia zgłaszającego przerwanie Adres początkowy procedury obsługi : dostarczany przez urządzenie zewnętrzne, to samo, które wywołało przerwanie; po akceptacji przesyłanie szyną adresu początku obsługi w tablicy wektorów przerwań (C5): w tablicy wyłącznie 2 N bajtów adresów przerwań (6 bitowa szyna adresowa); pozycja adresu zależna od rodzaju stałe adresy ustalone przez producenta procesora, np. co 4 lub co 8 bajtów (3, Bh, 3h itd.) PICmicro MID-RANGE MCU FAMILY When an interrupt is responded to, the Global Enable bit (GIE) bit is cleared to disable any further interrupt, the return address is pushed into the stack and the PC is loaded with 4h. ST7FLite mapping GIE to CPU clear GIE bit addr = 4h Once in the interrupt service routine the source(s) of the interrupt can be determined by polling the interrupt flag bits. Generally the interrupt flag bit(s) must be cleared in software before re-enabling the global interrupt to avoid recursive interrupts. Higher address = higher priority 4

5 MSP43 Family Dedicated I/O Port Figure 3 4. Priority Scheme MSP433xx Sources, Flags and Vectors Source System Word Priority Flag Address Power-up, ext. reset, watchdog WDTIFG Reset FFFEh 5 (highest) NMI, OSC. Fault NMIIFG/OFIFG NMI FFFCh 4 Dedicated I/O PIFG. Maskable FFFAh 3 Dedicated I/O PIFG. Maskable FFF8h 2 Maskable FFF6h Watchdog Timer WDTIFG Maskable FFF4h Timer_A CCIFG Maskable FFF2h 9 Timer_A TAIFG Maskable FFFh 8 USART receive URXIFG Maskable FFEEh 7 USART transmit UTXIFG Maskable FFECh 6 ADC, Timer/Port ADCIFG Maskable FFEAh 5 Timer/Port Maskable FFE8h 4 Port P2 P2IFG.7 Maskable FFE6h 3 Port P PIFG.7 Maskable FFE4h 2 Basic timer BTIFG Maskable FFE2h Port PIFG.27 Maskable FFEh (lowest) Standard C5 Source and Vectors indywidualne, bezpośrednie adresy wektorów przerwań Standard dla RESET tylko 3 bajty kolejne adresy wektorów przerwań co 8 bajtów Source Vector Request Address Flags External 3H IE Timer Overflow BH TF External 3H IE Timer Overflow BH TF Serial Channel 23H RI / TI Timer 2 Overflow / / Ext. Reload 2BH TF2 / EXF2 A/D Converter 43H IADC External 2 4BH IEX2 External 3 53H IEX3 External 4 5BH IEX4 External 5 63H IEX5 External 6 6BH IEX6 Wake-up from power-down mode 7BH CAN controller 8BH External 7 A3H External 8 ABH SSC interface 93H TC / WCOL P3.2 INT# P3.2 INT# Standard C5 - kontroler przerwań Timer Overflow Timer Overflow Serial Port IT IT RI TI IE IE TF TF EA EX EX ET ET ES PX 3h PX 3h PT Bh PT Bh 23h PS High Priority Low Priority when EA bit is set to, all interrupts are enabled ARM7: FIQ, vectored & nonvectored IRQ [/2] The Vectored Controller (VIC) takes 32 interrupt request inputs and mably assigns them into 3 categories: fast interrupt (FIQ): highest priority the fastest, short interrupt response time vectored (IRQ) interrupt: middle priority only 6 of the 32 requests can be assigned to this category non-vectored (IRQ) interrupt: lowest priority the slowest, long interrupt response time Type Flag(s) Mask VIC Channel WDT Watchdog (WDINT) x Reserved for Software s only x 2 Sources LPC2xx ARM Core Embedded ICE, DbgCommRx 2 x 4 ARM Core Embedded ICE, DbgCommTX 3 x 8 TIMER Match.. 3 (MR,.., MR3), Capture.. 3 (CR,.., CR3) 4 x TIMER Match.. 3 (MR,.., MR3), Capture.. 3 (CR,.., CR3) 5 x 2 UART Rx Line Status (RLS), Transmit Holding Register Empty (THRE) 6 x 4 Rx Data Available (RDA), Character Time-out Indicator (CTI) UART Rx Line Status (RLS), Transmit Holding Register Empty (THRE) 7 x 8 Rx Data Available (RDA), Character Time-out Indicator (CTI) Modem Status (MSI)[*] PWM Match.. 6 (MR, MR,.., MR6) 8 x I 2 C SI (state change) 9 x 2 SPI SPI Flag (SPIF)/Mode Fault (MODF) x 4 SPI (SSP) TX FIFO at least half empty (TXRIS), Rx FIFO at least half full x 8 (RXRIS) Receive Timeout condition (RTRIS), Receive overrun (RORRIS) RTC Counter Increment (RTCCIF)/Alarm (RTCALF) 3 x 2 EINT System Control External 4 x 4 EINT External 5 x 8 EINT2 System Control External 2 6 x EINT3 System Control External 3 7 x2 ADC A/D Converter end of conversion 8 x4 I 2 C SI (state change) 9 x8 BOD Brown Out detect 2 x ADC A/D Converter end of conversion 2 x2 5

6 Jednopoziomowa obsługa przerwań blokowanie przyjęcia następnego w przypadku, gdy nie jest zakończona obsługa poprzedniego wykonanie jednej instrukcji z u głównego przed rozpoczęciem obsługi zgłoszonego (czekającego w kolejce) priorytet żądanie A żądanie A żądanie B żądanie C Wielopoziomowa obsługa przerwań przyporządkowanie różnych poziomów priorytetów procedurom obsługi przerwań, co umożliwia przerwanie bieżącej procedury przez inną procedurę o wyższym priorytecie: priorytety owe są ustalane przez istę, zwykle od 2 do 6 poziomów priorytetów priorytety sprzętowe są ustalane przez producenta procesora priorytet żądanie A żądanie A żądanie B zagnieżdżone (Nesting of s ) żądanie C Standard C5 - rejestry kontrolera przerwań IE Enable Register addr = A8h, RW = h IP Priority Register addr = B8h, RW = h EA ET2 ES ET EX ET EX TCON Timer/Counter Control Register TF TR TF TR IE IT IE IT addr = 88h, RW = h SCON Serial Port Control Register addr = 98h, RW = h SM SM SM2 REN TB8 RB8 TI RI PT2 PS PT PX PT PX w C57 High External IE Timer TF External IE Timer TF Serial Channel RI + TI Timer 2 TF2 + EXF2 IP Bit IP. / IP. IP. / IP. IP.2 / IP.2 IP.3 / IP.3 IP.4 / IP.4 IP.5 / IP.5 Serial Channel RI + TI Compare Timer CTF Irq Flag IE RI + TI IADC TF IEX2 IE IEX3 TF CTF IEX5 RI + TI IEX6 TF2 + EXF2 IEX6 Low / High A/D Converter IADC External 2 IEX2 External 3 IEX3 External 4 IEX4 External 5 IEX5 External 6 IEX6 Low Standard C5 - priorytety przerwań Priorytety sprzętowe: IE najwyższy adres procedury obsługi = 3h TF Bh IE 3h TF Bh RI + TI najniższy 23h Priorytety owe, zmieniane przez użytkownika IP Priority Register addr = B8h, RW = h PT 2 PS PT PX PT PX 6

7 ARM7 When an exception occurs, the ARM: Copies CPSR into SPSR_<mode> Sets appropriate CPSR bits Change to ARM state Change to exception mode Disable interrupts (if appropriate) Stores the return address in LR_<mode> Sets PC to vector address x C x 8 x 4 x x C x 8 x 4 x FIQ IRQ (Reserved) Data Abort Prefetch Abort Software Undefined Instruction Reset ARM7:.. FIQ, vectored & nonvectored IRQ [2/2] AD (Enable) VICIntEnable VICIntEnClear (Disable) BOD I2C Adx, BOD I2Cx, SPx EINTx RTC, PLL TIMERx, PWMx UARTx, WDT AD EINT3 EINT2 EINT VICFIQStatus VICIRQStatus EINT RTC PLL SP / SSP SPI I2C PWM (FIQ) priority & address VICDefVectAddr VICIntSelect VICVectCntl5 VICVectAddr (IRQ) VICVectCntl VICVectAddr VICVectCntl VICVectAddr highest VICRawIntr UART UART Timer Timer ARMCore VICVectAddr ARMCore WDT FIQ status address I priority R status Q status Czas reakcji Czas reakcji (Response Time) - czas liczony od momentu przyjęcia zgłoszenia do zakończenia ostatniej wykonywanej instrukcji w przerywanym ie; czas zależny od: sposobu testowania kolejności zgłoszonych przerwań liczby cykli maszynowych potrzebnych do zakończenia bieżącej, wykonywanej instrukcji typu wykonywanych instrukcji, np. owania kontrolera priorytetów przerwań żądanie ( Request) reakcja na przerwanie (Response Time) rozpoczęcie wykonywania Czas opóźnienia Czas opóźnienia i reakcji Czas opóźnienia (Latency Time) - czas liczony od momentu zgłoszenia do momentu rozpoczęcia wykonywania podu obsługi (); czas zależny dodatkowo od: sposobu wywołania podu obsługi, szybkości przesłania na stos licznika rozkazów PC liczby bajtów innych rejestrów przesyłanych na stos przed rozpoczęciem podu obsługi reakcja na żądanie obsługi żądanie ( Request) PUSH PC przygotowania... CALL opóźnienie (Latency Time) rozpoczęcie wykonywania PICmicro MID-RANGE MCU FAMILY. przygotowanie Microchip do Technology, December 997, 3323a.pdf, 8.3 rozpoczęcia Latency (p.32): reakcja procesora na żądanie procedury PUSH PC... CALL latency is defined as the time from the interrupt event obsługi (the interrupt flag bit gets set) to the time that the instruction at address 4h starts execution (when that interrupt is enabled). 8-bit Microcontrollers. reakcja Databook na przerwanie Temic Semiconductors, 997 (Response Time) żądanie Response time... ifopóźnienie a request is (Latency active and Time) conditions rozpoczęcie are right for ( it to berequest) acknowledged, a hardware subroutine call to the wykonywania requested service routine will be the next instruction to be executed (polling cycle + long CALL to interrupt vector address). 7

8 Standard C5 - (/2) Standard C5 - (2/2) S5P2 testowanie warunków (polling) obsługa () S5P2 testowanie warunków (polling) obsługa () C C2 C3 C4 C5 próbkowanie przerwań zawsze w fazie S5P2 (sampling) Skok do adresu wektora (LCALL to vector address) Blokada skoku jeśli: jest wykonywana obsługa o równym / wyższym priorytecie testowanie jest wykonywane w cyklu, który nie jest ostatnim cyklem maszynowym instrukcji jest wykonywana instrukcja modyfikująca kontroler przerwań (RETI, modyfikacja: IE, IP,...) jeśli podane warunki są spełnione to wykonywana jest dodatkowo jedna (neutralna) instrukcja C C2 C3 C4 C5 próbkowanie przerwań zawsze w fazie S5P2 (sampling) opóźnienie Skok do adresu wektora (LCALL to vector address) Czas opóźnienia - czas liczony od momentu zgłoszenia do momentu rozpoczęcia wykonywania podu obsługi (): minimum 3 pełne cykle maszynowe Czas trwania zewnętrznego sygnału przerywającego nie krótszy niż cykl maszynowy ARM7: FIQ, vectored & nonvectored IRQ - NXP FIQ interrupt: highest priority the fastest, short interrupt response time entry to first Instruction, Latency = 2 cycles = 2 6MHz vectored IRQ interrupt: middle priority entry to first instruction + Nesting, Latency = 25 cycles = 6MHz non-vectored IRQ interrupt: lowest priority the slowest, long interrupt response time Obsługa przerwań Ochrona, przechowywanie stanu rejestrów procesora po przyjęciu i rozpoczęciu realizacji procedury obsługi : przełączanie (data swapping) przechowywanie na stosie zawartości rejestrów wykorzystywanych w obsłudze sprzętowe bez konieczności wprowadzania dodatkowych instrukcji na początku i końcu u obsługi, np. MSP43, ARM owe dodatkowe instrukcje na początku (PUSH) i końcu (POP) u obsługi, np. x86 przełączanie kontekstowe (context switching) wykorzystanie dodatkowych zestawów, banków rejestrów, np. C5 Przełączanie C5 owe: CPU kończy wykonywanie bieżącej instrukcji PC przesłane na stos EA (EAL) =, blokada wszystkich przerwań PC = adres procedury obsługi z tablicy wektorów przerwań MSP43 sprzętowo/owe: CPU kończy wykonywanie bieżącej instrukcji PC, SR przesłane na stos GIE =, blokada wszystkich przerwań PC = adres procedury obsługi z tablicy wektorów przerwań ST7 sprzętowe: CPU kończy wykonywanie bieżącej instrukcji PC, X (nie Y), A, CC przesłane na stos I =, blokada wszystkich przerwań PC = adres procedury obsługi z tablicy wektorów przerwań???!!! 8

9 C5 owe przełączanie [/2] zewnętrzna pamięć kodu u CODE wewnętrzna pamięć kodu u DATA SFR IDATA DATA RAM IDATA RAM 7Fh rejestry XDATA FFh 8h zewnętrzna pamięć wewnętrzna pamięć C5 owe przełączanie [2/2] tylko w odniesieniu do: standardowo: A, PSW i DPTR (jeśli występuje tylko jeden) nietypowo: IE, IP itp. IrqInit: PUSH ACC ; ochrona akumulatora PUSH PSW ; ochrona rejestru PSW ANL PSW, # b ORL PSW, # b ; bank RB PUSH DPL ; ochrona DPTR PUSH DPH... ; zasadnicza część POP DPH ; odtworzenie DPTR POP DPL POP PSW ; odtworzenie PSW POP ACC ; odtworzenie akumulatora RETI void TimerT(void) interrupt using { 2h R7 R6... RB3 R 8h R R7 R6... RB2 R h R R7 R6... RB R 8h R R7 R6... RB R h R ARM7 context switching When an exception occurs, the ARM: Copies CPSR into SPSR_<mode> Sets appropriate CPSR bits Change to ARM state Change to exception mode Disable interrupts (if appropriate) Stores the return address in LR_<mode> Sets PC to vector address x C x 8 x 4 x x C x 8 x 4 x FIQ IRQ (Reserved) Data Abort Prefetch Abort Software Undefined Instruction Reset ARM7 Register Set & Modes Privileged Modes Exception Modes User System Supervisor Abort Undefined Saved Program Status Register R3 (Stack Pointer) R4 (Link Register) Current Program Status Register CPSR CPSR R R R2 R3 R4 R5 R6 R7 R8 R9 R R R2 R3_svc R3_abt R3_und R4_svc R4_abt R4_und PC (Program Counter) CPSR_svc SPSR_svc CPSR_abt SPSR_abt CPSR_und SPSR_und R3_irq R4_irq CPSR_irq SPSR_irq Fast R8_fiq R9_fiq R_fiq R_fiq R2_fiq R3_fiq R4_fiq CPSR_fiq SPSR _fiq ARM7 Normal & Fast Standard C5 - znaczniki przerwań after executing each instruction, the CPU checks to see whether the interrupt pins are LOW or internal request is generated: R4_mod address of the next instruction to be executed + 4 SPSR_mod CPSR CPSR[4:] = M4..M b or b enter IRQ or FIQ mode CPSR[5] = T execute in ARM state CPSR[6] = F (for FIQ) or F is unchanged (for IRQ) CPSR[7] = I disable normal interrupts Register switching (R8.. R2) only for FIQ PC = R5 x 8 or x C the address to continue from is one word (or four bytes) less than that in LR_<mode>, so the return instruction is: SUBS R5, R4, #4 ; R4 = Return address Przyjęcie, rozpoczęcie procedury obsługi : kasuje automatycznie znacznik jeśli: IE / IE - zewnętrzne INT# lub INT# reagują na zbocze opadające TF / TF - przepełnienie od licznika T lub T nie kasuje automatycznie znacznika jeśli: zewnętrzne INT# lub INT# reagują na poziom niski wystąpiło przerwanie z wielu źródeł, np. od nadajnika TI lub odbiornika RI portu szeregowego itp. wyjątki w regule: owe kasowanie znacznika od przetwornika A/C w C55C 9

10 Koniec procedury obsługi Każdy pod obsługi musi kończyć się właściwą instrukcją, np.: MCS 5, MSP43: RETI PIC7Cxx: 68HC7xx : ST7: ARM7: RETFIE RTI IRET write to VICVectAddr SUBS R5, R4, #4 aby odtworzyć stan rejestrów kontrolera priorytetów przerwań Standard C5 - sprzętowa praca krokowa P3.2 INT# K P3.2/INT# reaguje na poziom niski, LOW w trakcie obsługi, kolejnego jest możliwe po wykonaniu instrukcji RETI i jednej instrukcji z u głównego CSEG AT PoczProg: JMP ProgDalej ORG 3 IrqINT: JNB P3.2, $ ; oczekiwanie na P3.2/INT# = High JB P3.2, $ ; oczekiwanie na P3.2/INT# = Low RETI ProgDalej: CLR IT ; INT# reaguje na poziom niski SETB EX ; odblokowanie INT# SETB EA ; odblokowanie wszystkich przerwań PracaKrokowa: MOV P, #FEh ; instrukcje wykonywane krokowa MOV P, #FDh MOV P, #FBh... ; cd. u użytkownika - wspomaganie sprzętowe (/3) A/C A/C () wynik u koniec u początek u dane Px.y A/C (2) port wejściowy kontroler przerwań strukturalne opóźnienia licznik MCU - wspomaganie sprzętowe (2/3) - wspomaganie sprzętowe (3/3) A/C () A/C () y strukturalne opóźnienia A/C (2) strukturalne opóźnienia A/C (2) przetwornik A/C wyniki ów w buforze FIFO wskaźnik u 2 5 wskaźnik 6 zapisu np. THS26 (TI) koniec u początek u strukturalne opóźnienia dane Px.y 2 A/C () A/C (2) y MCU port wejściowy kontroler przerwań licznik

MIKROPROCESORY architektura i programowanie

MIKROPROCESORY architektura i programowanie Systematyczny przegląd. (CISC) SFR umieszczane są w wewnętrznej pamięci danych (80H 0FFH). Adresowanie wyłącznie bezpośrednie. Rejestry o adresach podzielnych przez 8 są też dostępne bitowo. Adres n-tego

Bardziej szczegółowo

Przerwania w architekturze mikrokontrolera X51

Przerwania w architekturze mikrokontrolera X51 Przerwania w architekturze mikrokontrolera X51 (przykład przerwanie zegarowe) Ryszard J. Barczyński, 2009 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku

Bardziej szczegółowo

Metody obsługi zdarzeń

Metody obsługi zdarzeń SWB - Przerwania, polling, timery - wykład 10 asz 1 Metody obsługi zdarzeń Przerwanie (ang. Interrupt) - zmiana sterowania, niezależnie od aktualnie wykonywanego programu, spowodowana pojawieniem się sygnału

Bardziej szczegółowo

Wykład 9. Obsługa przerwań

Wykład 9. Obsługa przerwań Wykład 9 Kontroler przerwań Kontroler NVIC udostępnia globalne maskowanie przerwań, ustawianie priorytetów i funkcji obsługi. Procesor LM3S6965 umożliwia obsługę 38 przerwań. Każde przerwanie może być

Bardziej szczegółowo

Procesory rodziny x86. Dariusz Chaberski

Procesory rodziny x86. Dariusz Chaberski Procesory rodziny x86 Dariusz Chaberski 8086 produkowany od 1978 magistrala adresowa - 20 bitów (1 MB) magistrala danych - 16 bitów wielkość instrukcji - od 1 do 6 bajtów częstotliwośc pracy od 5 MHz (IBM

Bardziej szczegółowo

Mikrokontroler Intel 8051. dr inż. Wiesław Madej

Mikrokontroler Intel 8051. dr inż. Wiesław Madej Mikrokontroler Intel 8051 dr inż. Wiesław Madej Mikrokontroler Intel 8051 Wprowadzony na rynek w 1980 roku Następca rodziny 8048 Intel zakooczył produkcję w marcu 2006 Obecnie produkowany przez różne firmy

Bardziej szczegółowo

Programowanie niskopoziomowe

Programowanie niskopoziomowe Programowanie niskopoziomowe ASSEMBLER Teodora Dimitrova-Grekow http://aragorn.pb.bialystok.pl/~teodora/ Program ogólny Rok akademicki 2011/12 Systemy liczbowe, budowa komputera, procesory X86, organizacja

Bardziej szczegółowo

Ćw. 5. Obsługa portu szeregowego UART w mikrokontrolerach 8051.

Ćw. 5. Obsługa portu szeregowego UART w mikrokontrolerach 8051. Ćw 5 Obsługa portu szeregowego UART w mikrokontrolerach 8051 Opracowanie: mgr inż Michał Lankosz 1 Wprowadzenie Celem ćwiczenia jest poznanie działania układu transmisji szeregowej UART 2 Niezbędne wiadomości

Bardziej szczegółowo

Architektura systemu komputerowego

Architektura systemu komputerowego Architektura systemu komputerowego Klawiatura 1 2 Drukarka Mysz Monitor CPU Sterownik dysku Sterownik USB Sterownik PS/2 lub USB Sterownik portu szeregowego Sterownik wideo Pamięć operacyjna Działanie

Bardziej szczegółowo

Moduł mikrokontrolera PROTON (v1.1)

Moduł mikrokontrolera PROTON (v1.1) Moduł mikrokontrolera OPIS Moduł mikrokontrolera PROTON (Rys. 1) przeznaczony jest do stosowania w prototypowych systemach uruchomieniowych. Podstawowym elementem modułu jest układ scalony mikrokontrolera

Bardziej szczegółowo

System przerwania (SP). Funkcje wejścia / wyjścia (I/O)

System przerwania (SP). Funkcje wejścia / wyjścia (I/O) System przerwania (SP). Funkcje wejścia / wyjścia (I/O) Urządzenia zewnętrzne i mikroprocesor Pamięć I/O i instrukcje do pracy z nią Przykłady Przerwania w systemach komputerowych (x86) Tablica wektorów

Bardziej szczegółowo

Szkolenia specjalistyczne

Szkolenia specjalistyczne Szkolenia specjalistyczne AGENDA Programowanie mikrokontrolerów w języku C na przykładzie STM32F103ZE z rdzeniem Cortex-M3 GRYFTEC Embedded Systems ul. Niedziałkowskiego 24 71-410 Szczecin info@gryftec.com

Bardziej szczegółowo

Podstawy techniki cyfrowej i mikroprocesorowej II. Urządzenia wejścia-wyjścia

Podstawy techniki cyfrowej i mikroprocesorowej II. Urządzenia wejścia-wyjścia Podstawy techniki cyfrowej i mikroprocesorowej II Urządzenia wejścia-wyjścia Tomasz Piasecki magistrala procesor pamięć wejście wyjście W systemie mikroprocesorowym CPU może współpracować za pośrednictwem

Bardziej szczegółowo

1. Tworzenie nowego projektu.

1. Tworzenie nowego projektu. Załącznik do Instrukcji 1. Tworzenie nowego projektu. Wybieramy opcję z menu głównego New->QNX C Project. Wprowadzamy nazwę przechodzimy do następnego kroku NEXT. Wybieramy platformę docelową oraz warianty

Bardziej szczegółowo

petla:... ; etykieta określa adres w pamięci kodu (docelowe miejsce skoku) DJNZ R7, petla

petla:... ; etykieta określa adres w pamięci kodu (docelowe miejsce skoku) DJNZ R7, petla Asembler A51 1. Symbole Nazwy symboliczne Symbol jest nazwą, która może być użyta do reprezentowania wartości stałej numerycznej, wyrażenia, ciągu znaków (tekstu), adresu lub nazwy rejestru. Nazwy symboliczne

Bardziej szczegółowo

Start Bity Bit Stop 1 Bit 0 1 2 3 4 5 6 7 Par. 1 2. Rys. 1

Start Bity Bit Stop 1 Bit 0 1 2 3 4 5 6 7 Par. 1 2. Rys. 1 Temat: Obsługa portu komunikacji szeregowej RS232 w systemie STRC51. Ćwiczenie 2. (sd) 1.Wprowadzenie do komunikacji szeregowej RS232 Systemy bazujące na procesorach C51 mogą komunikować się za pomocą

Bardziej szczegółowo

IEEE 1284 - Centronics

IEEE 1284 - Centronics IEEE 1284 - Centronics Interfejs Centronics w wersji oryginalnej - łącze jednokierunkowe przesyłające informacje od komputera do drukarki przeznaczony jedynie do tego zadania, co wynikało z braku potrzeby

Bardziej szczegółowo

Lista instrukcji procesora 8051 część 2 Skoki i wywołania podprogramów, operacje na stosie, operacje bitowe

Lista instrukcji procesora 8051 część 2 Skoki i wywołania podprogramów, operacje na stosie, operacje bitowe Lista instrukcji procesora 8051 część 2 Skoki i wywołania podprogramów, operacje na stosie, operacje bitowe Ryszard J. Barczyński, 2009 2013 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego

Bardziej szczegółowo

ĆWICZENIE 5. TEMAT: OBSŁUGA PORTU SZEREGOWEGO W PAKIECIE KEILuVISON WYSYŁANIE PORTEM SZEREGOWYM

ĆWICZENIE 5. TEMAT: OBSŁUGA PORTU SZEREGOWEGO W PAKIECIE KEILuVISON WYSYŁANIE PORTEM SZEREGOWYM ĆWICZENIE 5 TEMAT: OBSŁUGA PORTU SZEREGOWEGO W PAKIECIE KEILuVISON WYSYŁANIE PORTEM SZEREGOWYM Wiadomości wstępne: Port szeregowy może pracować w czterech trybach. Tryby różnią się między sobą liczbą bitów

Bardziej szczegółowo

4 Transmisja szeregowa na przykładzie komunikacji dwukierunkowej z komputerem PC, obsługa wyświetlacza LCD.

4 Transmisja szeregowa na przykładzie komunikacji dwukierunkowej z komputerem PC, obsługa wyświetlacza LCD. 13 4 Transmisja szeregowa na przykładzie komunikacji dwukierunkowej z komputerem PC, obsługa wyświetlacza LCD. Zagadnienia do przygotowania: - budowa i działanie interfejsu szeregowego UART, - tryby pracy,

Bardziej szczegółowo

USB interface in 8-bit microcontrollers PIC18F family manufactured by Microchip.

USB interface in 8-bit microcontrollers PIC18F family manufactured by Microchip. 1 Mateusz Klimkowski IV rok Koło Naukowe Techniki Cyfrowej dr inż. Wojciech Mysiński opiekun naukowy USB interface in 8-bit microcontrollers PIC18F family manufactured by Microchip. Interfejs USB w 8-bitowych

Bardziej szczegółowo

Wstęp. do języka C na procesor 8051. (kompilator RC51)

Wstęp. do języka C na procesor 8051. (kompilator RC51) Wstęp do języka C na procesor 8051 (kompilator RC51) Kompilator języka C Kompilator RC51 jest kompilatorem języka C w standardzie ANSI Ograniczeń w stosunku do ANSI jest niewiele głównie rzadkie operacje

Bardziej szczegółowo

3. Sygnały zegarowe i ich konfiguracja, mechanizmy bezpieczeństwa... 47

3. Sygnały zegarowe i ich konfiguracja, mechanizmy bezpieczeństwa... 47 Spis treści 3 1. Rdzeń Cortex-M3...9 1.1. Firma ARM i jej wyroby...10 1.2. Rodzina rdzeni Cortex...12 1.3. Ogólne spojrzenie na architekturę rdzenia Cortex-M3...13 1.4. Rejestry podstawowe...16 1.5. Przestrzeń

Bardziej szczegółowo

Programowanie mikrokontrolera 8051

Programowanie mikrokontrolera 8051 Programowanie mikrokontrolera 8051 Podane poniżej informacje mogą pomóc w nauce programowania mikrokontrolerów z rodziny 8051. Opisane są tu pewne specyficzne cechy tych procesorów a także podane przykłady

Bardziej szczegółowo

Współpraca procesora ColdFire z urządzeniami peryferyjnymi

Współpraca procesora ColdFire z urządzeniami peryferyjnymi Współpraca procesora ColdFire z urządzeniami peryferyjnymi 1 Współpraca procesora z urządzeniami peryferyjnymi Interfejsy dostępne w procesorach rodziny ColdFire: Interfejs równoległy, Interfejsy szeregowe:

Bardziej szczegółowo

ĆWICZENIE. TEMAT: OBSŁUGA PRZETWORNIKA A/C W ukontrolerze 80C535 KEILuVISON

ĆWICZENIE. TEMAT: OBSŁUGA PRZETWORNIKA A/C W ukontrolerze 80C535 KEILuVISON ĆWICZENIE TEMAT: OBSŁUGA PRZETWORNIKA A/C W ukontrolerze 80C535 KEILuVISON Wiadomości wstępne: Wszystkie sygnały analogowe, które mają być przetwarzane w systemach mikroprocesorowych są próbkowane, kwantowane

Bardziej szczegółowo

Ćwiczenie 9 Częstościomierz oparty na µc 8051(8052)

Ćwiczenie 9 Częstościomierz oparty na µc 8051(8052) Laboratorium Techniki Mikroprocesorowej Informatyka studia dzienne Ćwiczenie 9 Częstościomierz oparty na µc 8051(8052) Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z możliwościami zastosowania mikrokontrolerów

Bardziej szczegółowo

Wykład 6. Mikrokontrolery z rdzeniem ARM

Wykład 6. Mikrokontrolery z rdzeniem ARM Wykład 6 Mikrokontrolery z rdzeniem ARM Plan wykładu Cortex-A9 c.d. Mikrokontrolery firmy ST Mikrokontrolery firmy NXP Mikrokontrolery firmy AnalogDevices Mikrokontrolery firmy Freescale Mikrokontrolery

Bardziej szczegółowo

Struktura i działanie jednostki centralnej

Struktura i działanie jednostki centralnej Struktura i działanie jednostki centralnej ALU Jednostka sterująca Rejestry Zadania procesora: Pobieranie rozkazów; Interpretowanie rozkazów; Pobieranie danych Przetwarzanie danych Zapisywanie danych magistrala

Bardziej szczegółowo

2. PORTY WEJŚCIA/WYJŚCIA (I/O)

2. PORTY WEJŚCIA/WYJŚCIA (I/O) 2. PORTY WEJŚCIA/WYJŚCIA (I/O) 2.1 WPROWADZENIE Porty I/O mogą pracować w kilku trybach: - przesyłanie cyfrowych danych wejściowych i wyjściowych a także dla wybrane wyprowadzenia: - generacja przerwania

Bardziej szczegółowo

Systemy wbudowane Mikrokontrolery

Systemy wbudowane Mikrokontrolery Systemy wbudowane Mikrokontrolery Budowa i cechy mikrokontrolerów Architektura mikrokontrolerów rodziny AVR 1 Czym jest mikrokontroler? Mikrokontroler jest systemem komputerowym implementowanym w pojedynczym

Bardziej szczegółowo

Architektura mikroprocesorów z rdzeniem ColdFire

Architektura mikroprocesorów z rdzeniem ColdFire Architektura mikroprocesorów z rdzeniem ColdFire 1 Obsługa sytuacji wyjątkowych (Exception Processing) 2 Wyjątki Wyjątek (ang. exception) mechanizm kontroli przepływu danych występujący w mikroprocesorach

Bardziej szczegółowo

Mikrokontroler AVR ATmega32 - wykład 9

Mikrokontroler AVR ATmega32 - wykład 9 SWB - Mikrokontroler AVR ATmega32 - wykład 9 asz 1 Mikrokontroler AVR ATmega32 - wykład 9 Adam Szmigielski aszmigie@pjwstk.edu.pl SWB - Mikrokontroler AVR ATmega32 - wykład 9 asz 2 CechyµC ATmega32 1.

Bardziej szczegółowo

Wprowadzenie do obsługi systemu IOS na przykładzie Routera Tryby poleceń Użytkownika (user mode) Router> Przejście do trybu: Dostępny bezpośrednio po podłączeniu konsoli. Opuszczenie trybu: Polecenia:

Bardziej szczegółowo

Pamięci EEPROM w systemach mikroprocesorowych, część 2

Pamięci EEPROM w systemach mikroprocesorowych, część 2 Pamięci EEPROM w systemach mikroprocesorowych, część 2 Tym artyku³em koòczymy prezentacjí sposobûw programowania szeregowych pamiíci EEPROM. Poniewaø najwiíksz¹ popularnoúci¹ ciesz¹ sií wúrûd uøytkownikûw

Bardziej szczegółowo

Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe

Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe System mikroprocesorowy 1. Przedstaw schemat blokowy systemu mikroprocesorowego.

Bardziej szczegółowo

Wykład 2. Mikrokontrolery z rdzeniami ARM

Wykład 2. Mikrokontrolery z rdzeniami ARM Wykład 2 Źródło problemu 2 Wstęp Architektura ARM (Advanced RISC Machine, pierwotnie Acorn RISC Machine) jest 32-bitową architekturą (modelem programowym) procesorów typu RISC. Różne wersje procesorów

Bardziej szczegółowo

Literatura. Podstawy techniki mikroprocesorowej ETEW006 Stos. Jak rozwiązać problem? Po co komu stos? Stack. Typy stosu

Literatura. Podstawy techniki mikroprocesorowej ETEW006 Stos. Jak rozwiązać problem? Po co komu stos? Stack. Typy stosu Podstawy techniki mikroprocesorowej ETEW006 Stos ndrzej Stępień Katedra Metrologii Elektronicznej i Fotonicznej Literatura J. Janiczek,. Stępień: Mikrokontrolery. WCKP, Wrocław, 1997 J. Janiczek,. Stępień:

Bardziej szczegółowo

USB firmware changing guide. Zmiana oprogramowania za przy użyciu połączenia USB. Changelog / Lista Zmian

USB firmware changing guide. Zmiana oprogramowania za przy użyciu połączenia USB. Changelog / Lista Zmian 1 / 8 Content list / Spis Treści 1. Hardware and software requirements, preparing device to upgrade Wymagania sprzętowe i programowe, przygotowanie urządzenia do aktualizacji 2. Installing drivers and

Bardziej szczegółowo

Sprzęt komputera - zespół układów wykonujących programy wprowadzone do pamięci komputera (ang. hardware) Oprogramowanie komputera - zespół programów

Sprzęt komputera - zespół układów wykonujących programy wprowadzone do pamięci komputera (ang. hardware) Oprogramowanie komputera - zespół programów Sprzęt komputera - zespół układów wykonujących programy wprowadzone do pamięci komputera (ang. hardware) Oprogramowanie komputera - zespół programów przeznaczonych do wykonania w komputerze (ang. software).

Bardziej szczegółowo

Układy czasowo-licznikowe w systemach mikroprocesorowych

Układy czasowo-licznikowe w systemach mikroprocesorowych Układy czasowo-licznikowe w systemach mikroprocesorowych 1 W każdym systemie mikroprocesorowym znajduje zastosowanie układ czasowy lub układ licznikowy Liczba liczników stosowanych w systemie i ich długość

Bardziej szczegółowo

Ćwiczenie 2 Transmisja a szeregowa µc 8051(8052) - PC

Ćwiczenie 2 Transmisja a szeregowa µc 8051(8052) - PC Laboratorium Techniki Mikroprocesorowej Informatyka studia dzienne Ćwiczenie 2 Transmisja a szeregowa µc 8051(8052) - PC Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z budową i programowaniem implementacji

Bardziej szczegółowo

Kompilator języka C na procesor 8051 RC51 implementacja

Kompilator języka C na procesor 8051 RC51 implementacja Kompilator języka C na procesor 8051 RC51 implementacja Implementowane typy danych bit 1 bit char lub char signed 8 bitów char unsigned 8 bitów int lub signed int 16 bitów unsigned int 16 bitów long lub

Bardziej szczegółowo

MIKROKOMPUTERY JEDNOUKŁADOWE RODZINY MCS - 51

MIKROKOMPUTERY JEDNOUKŁADOWE RODZINY MCS - 51 INSTYTUT AUTOMATYKI POLITECHNIKI ŁÓDZKIEJ HENRYK MROCZEK MIKROKOMPUTERY JEDNOUKŁADOWE RODZINY MCS - 51 ŁÓDŹ 1995 Spis treści 1.Charakterystyka ogólna 3 2.Opis budowy i działania 7 2.1 Architektura 7 2.2

Bardziej szczegółowo

Architektura Systemów Komputerowych

Architektura Systemów Komputerowych Architektura Systemów Komputerowych Wykład 12: Zarządzanie zasobami komputera. Sytuacje wyjątkowe. Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Zarządzanie

Bardziej szczegółowo

Wykład IV. Układy we/wy. Studia Podyplomowe INFORMATYKA Architektura komputerów

Wykład IV. Układy we/wy. Studia Podyplomowe INFORMATYKA Architektura komputerów Studia Podyplomowe INFORMATYKA Architektura komputerów Wykład IV Układy we/wy 1 Część 1 2 Układy wejścia/wyjścia Układy we/wy (I/O) są kładami pośredniczącymi w wymianie informacji pomiędzy procesorem

Bardziej szczegółowo

Mikrokontrolery. System dydaktyczny z mikrokontrolerem (μc) Freescale (MC68HC908QT4A)

Mikrokontrolery. System dydaktyczny z mikrokontrolerem (μc) Freescale (MC68HC908QT4A) Mikrokontrolery System dydaktyczny z mikrokontrolerem (μc) Freescale (MC68HC908QT4A) Mikrokontrolery wiadomości wstępne Mikrokontroler Freescale MC68HC908QT4A - cechy charakterystyczne - architektura -

Bardziej szczegółowo

Debugger/programator z interfejsem JTAG oraz SWD dla mikrokontrolerów ARM zgodny z KEIL ULINK 2. Gotronik

Debugger/programator z interfejsem JTAG oraz SWD dla mikrokontrolerów ARM zgodny z KEIL ULINK 2. Gotronik Informacje o produkcie Utworzono 28-06-2016 Debugger/programator z interfejsem JTAG oraz SWD dla mikrokontrolerów ARM zgodny z KEIL ULINK 2 Cena : 99,00 zł Nr katalogowy : LCT-131 Dostępność : Dostępny

Bardziej szczegółowo

USB firmware changing guide. Zmiana oprogramowania za przy użyciu połączenia USB. Changelog / Lista Zmian

USB firmware changing guide. Zmiana oprogramowania za przy użyciu połączenia USB. Changelog / Lista Zmian 1 / 12 Content list / Spis Treści 1. Hardware and software requirements, preparing device to upgrade Wymagania sprzętowe i programowe, przygotowanie urządzenia do aktualizacji 2. Installing drivers needed

Bardziej szczegółowo

DIGA Object Dictionary opis

DIGA Object Dictionary opis MANUAL DIGA Object Dictionary opis UWAGA! Dokument: DIGA_Object_Dictionery_Manual_v1_01.odt Publikowany jako: DIGA_Object_Dictionery_Manual_v1_01.pdf Data utworzenia: 27/09/2013 Napisany prze: Jacek Barcik

Bardziej szczegółowo

Kurs Elektroniki. Część 5 - Mikrokontrolery. www.knr.meil.pw.edu.pl 1/26

Kurs Elektroniki. Część 5 - Mikrokontrolery. www.knr.meil.pw.edu.pl 1/26 Kurs Elektroniki Część 5 - Mikrokontrolery. www.knr.meil.pw.edu.pl 1/26 Mikrokontroler - autonomiczny i użyteczny system mikroprocesorowy, który do swego działania wymaga minimalnej liczby elementów dodatkowych.

Bardziej szczegółowo

Wstęp...9. 1. Architektura... 13

Wstęp...9. 1. Architektura... 13 Spis treści 3 Wstęp...9 1. Architektura... 13 1.1. Schemat blokowy...14 1.2. Pamięć programu...15 1.3. Cykl maszynowy...16 1.4. Licznik rozkazów...17 1.5. Stos...18 1.6. Modyfikowanie i odtwarzanie zawartości

Bardziej szczegółowo

Programowanie mikrokontrolerów (CISC)

Programowanie mikrokontrolerów (CISC) Repertuar instrukcji Operacje arytmetyczne Operacje logiczne Operacje logiczne na bitach Przesyłanie danych Operacje sterujące (skoki) NOTACJA: Rr rejestry R0... R7 direct - wewnętrzny RAM oraz SFR @Ri

Bardziej szczegółowo

Wykład 14. Zagadnienia związane z systemem IO

Wykład 14. Zagadnienia związane z systemem IO Wykład 14 Zagadnienia związane z systemem IO Wprowadzenie Urządzenia I/O zróżnicowane ze względu na Zachowanie: wejście, wyjście, magazynowanie Partnera: człowiek lub maszyna Szybkość transferu: bajty

Bardziej szczegółowo

PROCESORY ARM TRUDNO ZNALEŹĆ PROCESORY O TAK LICZNYCH, ORYGINALNYCH, NOWYCH, POMYSŁOWYCH ROZWIĄZANIACH!

PROCESORY ARM TRUDNO ZNALEŹĆ PROCESORY O TAK LICZNYCH, ORYGINALNYCH, NOWYCH, POMYSŁOWYCH ROZWIĄZANIACH! TRUDNO ZNALEŹĆ PROCESORY O TAK LICZNYCH, ORYGINALNYCH, NOWYCH, POMYSŁOWYCH ROZWIĄZANIACH! ASEMBLERY Pola Separatory Wizytówki Kody operacji Pseudo operacje adresy I dane Dyrektywy Stałe Komentarze SZKICE

Bardziej szczegółowo

PROGRAMY REZYDENTNE Terminate and State Resident, TSR

PROGRAMY REZYDENTNE Terminate and State Resident, TSR PROGRAMY REZYDENTNE Terminate and State Resident, TSR O co tu chodzi Podstawowe reguły Jak może program zostać rezydentnym Przechwytywanie przerwań Jak się samoznaleźć w pamięci Aktywacja TSR-u. Problemy

Bardziej szczegółowo

Architektura komputerów. Asembler procesorów rodziny x86

Architektura komputerów. Asembler procesorów rodziny x86 Architektura komputerów Asembler procesorów rodziny x86 Architektura komputerów Asembler procesorów rodziny x86 Rozkazy mikroprocesora Rozkazy mikroprocesora 8086 można podzielić na siedem funkcjonalnych

Bardziej szczegółowo

Organizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej

Organizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej Struktura stanowiska laboratoryjnego Na rysunku 1.1 pokazano strukturę stanowiska laboratoryjnego Z80 z interfejsem częstościomierza- czasomierz PFL 21/22. Rys.1.1. Struktura stanowiska. Interfejs częstościomierza

Bardziej szczegółowo

Adresowanie obiektów. Adresowanie bitów. Adresowanie bajtów i słów. Adresowanie bajtów i słów. Adresowanie timerów i liczników. Adresowanie timerów

Adresowanie obiektów. Adresowanie bitów. Adresowanie bajtów i słów. Adresowanie bajtów i słów. Adresowanie timerów i liczników. Adresowanie timerów Adresowanie obiektów Bit - stan pojedynczego sygnału - wejście lub wyjście dyskretne, bit pamięci Bajt - 8 bitów - wartość od -128 do +127 Słowo - 16 bitów - wartość od -32768 do 32767 -wejście lub wyjście

Bardziej szczegółowo

Systemy operacyjne. dr inż. Jerzy Sas. e-mail: jerzy.sas@pwr.wroc.pl

Systemy operacyjne. dr inż. Jerzy Sas. e-mail: jerzy.sas@pwr.wroc.pl Plan wykładu Systemy operacyjne dr inż. Jerzy Sas e-mail: jerzy.sas@pwr.wroc.pl 1. Wprowadzenie - podstawowe pojęcia, rys historyczny, architektura systemu komputerowego, architektura systemu operacyjnego,

Bardziej szczegółowo

LEKCJA TEMAT: Zasada działania komputera.

LEKCJA TEMAT: Zasada działania komputera. LEKCJA TEMAT: Zasada działania komputera. 1. Ogólna budowa komputera Rys. Ogólna budowa komputera. 2. Komputer składa się z czterech głównych składników: procesor (jednostka centralna, CPU) steruje działaniem

Bardziej szczegółowo

Programowanie w asemblerze Środowiska 64-bitowe

Programowanie w asemblerze Środowiska 64-bitowe Programowanie w asemblerze Środowiska 64-bitowe 24 listopada 2015 Nieco historii najnowszej Intel wraz z HP rozpoczynaja pracę nad procesorem 64-bitowym z wykorzystaniem technologii VLIW. Powstaje procesor

Bardziej szczegółowo

A&Q PYTANIA I ODPOWIEDZI Z MIKROKONTROLERÓW

A&Q PYTANIA I ODPOWIEDZI Z MIKROKONTROLERÓW A&Q PYTANIA I ODPOWIEDZI Z MIKROKONTROLERÓW KŁ ZSP4 2012 Czym jest mikrokontroler? Mikrokontrolery są układami sekwencyjnymi, synchronicznymi, tzn. wszystkie operacje wykonywane przez układy procesora

Bardziej szczegółowo

IIPW_SML3_680 (Z80) przewodnik do ćwiczeń laboratoryjnych

IIPW_SML3_680 (Z80) przewodnik do ćwiczeń laboratoryjnych IIPW_SML3_680 (Z80) przewodnik do ćwiczeń laboratoryjnych wrzesieo 2010 UWAGA: Moduł jest zasilany napięciem do 3.3V i nie może współpracowad z wyjściami układów zasilanych z wyższych napięd. Do pracy

Bardziej szczegółowo

Instrukcja podstawowego uruchomienia sterownika PLC LSIS serii XGB XBC-DR20SU

Instrukcja podstawowego uruchomienia sterownika PLC LSIS serii XGB XBC-DR20SU Instrukcja podstawowego uruchomienia sterownika PLC LSIS serii XGB XBC-DR20SU Spis treści: 1. Instalacja oprogramowania XG5000 3 2. Tworzenie nowego projektu i ustawienia sterownika 7 3. Podłączenie sterownika

Bardziej szczegółowo

BUDOWA I DZIAŁANIE MIKROPROCESORA

BUDOWA I DZIAŁANIE MIKROPROCESORA BUDOWA I DZIAŁANIE MIKROPROCESORA I. Budowa mikroprocesora 1. Schemat blokowy mikroprocesora 2. Jednostka arytmetyczno-logiczna 3. Rejestry a) Rejestry mikroprocesorów Zilog Z80 i Intel 8086 b) Typy rejestrów

Bardziej szczegółowo

Pamięci i urządzenia peryferyjne Wprowadzenie do przedmiotu

Pamięci i urządzenia peryferyjne Wprowadzenie do przedmiotu Pamięci i urządzenia peryferyjne Wprowadzenie do przedmiotu Prezentacja jest współfinansowana przez Unię Europejską w ramach Europejskiego Funduszu Społecznego w projekcie pt. Innowacyjna dydaktyka bez

Bardziej szczegółowo

Jacek Szlachciak. Urządzenia wirtualne systemu wieloparametrycznego

Jacek Szlachciak. Urządzenia wirtualne systemu wieloparametrycznego Jacek Szlachciak Urządzenia wirtualne systemu wieloparametrycznego Warszawa, 2009 1 1. Spektrometryczny przetwornik analogowo-cyfrowy (spectroscopy ADC) - wzmocnienie sygnału wejściowego (Conversion Gain

Bardziej szczegółowo

Systemy operacyjne. wykład dr Marcin Czarnota laboratorium mgr Radosław Maj

Systemy operacyjne. wykład dr Marcin Czarnota laboratorium mgr Radosław Maj Systemy operacyjne wykład dr Marcin Czarnota laboratorium mgr Radosław Maj Plan wykładów 1. Wprowadzenie, 2. Procesy, wątki i zasoby, 3. Planowanie przydziału procesora, 4. Zarządzanie pamięcią operacyjną,

Bardziej szczegółowo

ISBN 978-83-60233-22-1. Copyright by Wydawnictwo BTC Warszawa 2007. Redaktor techniczny: Delfina Korabiewska Redaktor merytoryczny: mgr Anna Kubacka

ISBN 978-83-60233-22-1. Copyright by Wydawnictwo BTC Warszawa 2007. Redaktor techniczny: Delfina Korabiewska Redaktor merytoryczny: mgr Anna Kubacka W książce zawarto praktyczne wprowadzenie w świat programowania w języku C mikrokontrolerów z rdzeniem ARM7. Przykłady zawarte w książce pokazują sposób wykorzystywania zasobów wbudowanych w mikrokontrolery

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń

Bardziej szczegółowo

UKŁAD EDMA I MODULACJA AMPLITUDOWA

UKŁAD EDMA I MODULACJA AMPLITUDOWA 1. Pytania na kartkówkę POLITECHNIKA WROCŁAWSKA WYDZIAŁ ELEKTRONIKI MIKROSYSTEMÓW I FOTONIKI\ LABORATORIUM PROCESORÓW SYGNAŁOWYCH UKŁAD EDMA I MODULACJA AMPLITUDOWA zadeklarować odpowiednie zmienne globalne

Bardziej szczegółowo

Mikrokontrolery 8 bit - wprowadzenie

Mikrokontrolery 8 bit - wprowadzenie Mikrokontrolery 8 bit - wprowadzenie TECHNIKA MIKROPROCESOROWA 3EB KATEDRA ENERGOELEKTRONIKI I AUTOMATYKI SYSTEMÓW PRZETWARZANIA ENERGII WWW.KEIASPE.AGH.EDU.PL AKADEMIA GÓRNICZO-HUTNICZA WWW.AGH.EDU.PL

Bardziej szczegółowo

Sieci Komputerowe 2 / Ćwiczenia 8

Sieci Komputerowe 2 / Ćwiczenia 8 Tematyka Konsola Sieci Komputerowe 2 / Ćwiczenia 8 Wprowadzenie do budowy sieci z wykorzystaniem ruterów Cisco. Opracował: Konrad Kawecki Do fizycznego połączenia z konsolą rutera

Bardziej szczegółowo

Lista instrukcji mikroprocesora 8086. Programowanie w assemblerze

Lista instrukcji mikroprocesora 8086. Programowanie w assemblerze Lista instrukcji mikroprocesora 8086 Programowanie w assemblerze Lista instrukcji mikroprocesora 8086 Lista instrukcji mikroprocesora 8086 Lista instrukcji mikroprocesora 8086 Lista instrukcji mikroprocesora

Bardziej szczegółowo

Instrukcja obsługi. Grand IP Camera III. Kamera IP do monitoringu

Instrukcja obsługi. Grand IP Camera III. Kamera IP do monitoringu Instrukcja obsługi Grand IP Camera III Kamera IP do monitoringu 1 ROZDZIAŁ 1 1.1Wstęp Grandtec przedstawia kamerę IP z wbudowanym serwerem web i możliwością zarządzania przez WWW. Produkt stanowi idealne

Bardziej szczegółowo

Informacje ogólne o układzie 8051.

Informacje ogólne o układzie 8051. Informacje ogólne o układzie 8051. Układ 8051 jest jednoukładowym mikrokontrolerem 8-bitowym. Mikrokontroler jest umieszczony w 40-nóŜkowej obudowie typu DIL. Poszczególne końcówki układu mają następujące

Bardziej szczegółowo

Komunikacja z urzadzeniami zewnętrznymi

Komunikacja z urzadzeniami zewnętrznymi Komunikacja z urzadzeniami zewnętrznymi Porty Łacza równoległe Łacza szeregowe Wymiana informacji - procesor, pamięć oraz urzadzenia wejścia-wyjścia Większość mikrokontrolerów (Intel, AVR, PIC) używa jednego

Bardziej szczegółowo

MIKROKONTROLERY - MAGISTRALE SZEREGOWE

MIKROKONTROLERY - MAGISTRALE SZEREGOWE Liczba magistral szeregowych jest imponująca RS232, i 2 C, SPI, 1-wire, USB, CAN, FireWire, ethernet... Równie imponująca jest różnorodność protokołow komunikacyjnych. Wiele mikrokontrolerów ma po kilka

Bardziej szczegółowo

System czasu rzeczywistego

System czasu rzeczywistego System czasu rzeczywistego Definicje System czasu rzeczywistego (real-time system) jest to system komputerowy, w którym obliczenia prowadzone równolegle z przebiegiem zewnętrznego procesu mają na celu

Bardziej szczegółowo

Aktualizacja Oprogramowania Firmowego (Fleszowanie) Microprocessor Firmware Upgrade (Firmware downloading)

Aktualizacja Oprogramowania Firmowego (Fleszowanie) Microprocessor Firmware Upgrade (Firmware downloading) Aktualizacja Oprogramowania Firmowego (Fleszowanie) Microprocessor Firmware Upgrade (Firmware downloading) ROGER sp.j. Gościszewo 59 82-416 Gościszewo Poland tel. 055 2720132 fax 055 2720133 www.roger.pl

Bardziej szczegółowo

Sprawdzian test egzaminacyjny 2 GRUPA I

Sprawdzian test egzaminacyjny 2 GRUPA I ... nazwisko i imię ucznia Sprawdzian test egzaminacyjny 2 GRUPA I 1. Na rys. 1 procesor oznaczony jest numerem A. 2 B. 3 C. 5 D. 8 2. Na rys. 1 karta rozszerzeń oznaczona jest numerem A. 1 B. 4 C. 6 D.

Bardziej szczegółowo

Układy zegarowe w systemie mikroprocesorowym

Układy zegarowe w systemie mikroprocesorowym Układy zegarowe w systemie mikroprocesorowym 1 Przykładowa struktura systemu mikroprocesorowego IRQ AcDMA ReDMA Generator zegarowy fx fcpu fio fm System przerwań sprzętowych IRQ Bezpośredni dostęp do pamięci

Bardziej szczegółowo

Współpraca procesora z urządzeniami peryferyjnymi

Współpraca procesora z urządzeniami peryferyjnymi Współpraca procesora z urządzeniami peryferyjnymi 1 Współpraca procesora z urządzeniami peryferyjnymi Interfejsy dostępne w procesorach rodziny ColdFire: Interfejs równoległy, Interfejsy szeregowe: Interfejs

Bardziej szczegółowo

System interfejsu RS 232C opracowali P. Targowski i M. Rębarz

System interfejsu RS 232C opracowali P. Targowski i M. Rębarz System interfejsu RS 232C opracowali P. Targowski i M. Rębarz Standard RS 232C (Recommended Standard) został ustanowiony w 1969 r. przez Electronic Industries Association. Definiuje on sposób nawiązania

Bardziej szczegółowo

CW-HC08 Programowanie mikrokontrolera MC9S08QD4

CW-HC08 Programowanie mikrokontrolera MC9S08QD4 CW-HC08 Programowanie mikrokontrolera MC9S08QD4 Jan Kędzierski Marek Wnuk Wrocław 2009 Dokument stanowi instrukcję do ćwiczenia w ramach kursu Systemy mikroprocesorowe w automatyce II. Spis treści 1 Cel

Bardziej szczegółowo

Opis funkcjonalny i architektura. Modu³ sterownika mikroprocesorowego KM535

Opis funkcjonalny i architektura. Modu³ sterownika mikroprocesorowego KM535 Opis funkcjonalny i architektura Modu³ sterownika mikroprocesorowego KM535 Modu³ KM535 jest uniwersalnym systemem mikroprocesorowym do pracy we wszelkiego rodzaju systemach steruj¹cych. Zastosowanie modu³u

Bardziej szczegółowo

Pobieranie argumentów wiersza polecenia

Pobieranie argumentów wiersza polecenia Pobieranie argumentów wiersza polecenia 2. Argumenty wiersza polecenia Lista argumentów Lista argumentów zawiera cały wiersz poleceń, łącznie z nazwą programu i wszystkimi dostarczonymi argumentami. Przykłady:

Bardziej szczegółowo

Wybrane bloki i magistrale komputerów osobistych (PC) Opracował: Grzegorz Cygan 2010 r. CEZ Stalowa Wola

Wybrane bloki i magistrale komputerów osobistych (PC) Opracował: Grzegorz Cygan 2010 r. CEZ Stalowa Wola Wybrane bloki i magistrale komputerów osobistych (PC) Opracował: Grzegorz Cygan 2010 r. CEZ Stalowa Wola Ogólny schemat komputera Jak widać wszystkie bloki (CPU, RAM oraz I/O) dołączone są do wspólnych

Bardziej szczegółowo

Konwerter RS-485->TCP/IP [ethernet] ATC-1000 SZYBKI START [konfiguracja urządzenia do współpracy z programem Meternet]

Konwerter RS-485->TCP/IP [ethernet] ATC-1000 SZYBKI START [konfiguracja urządzenia do współpracy z programem Meternet] F&F Filipowski sp.j. ul. Konstantynowska 79/81 95-200 Pabianice POLAND tel/fax 42-2152383, 2270971 e-mail: fif@fif.com.pl www.fif.com.pl Konwerter RS-485->TCP/IP [ethernet] ATC-1000 SZYBKI START [konfiguracja

Bardziej szczegółowo

SQL 4 Structured Query Lenguage

SQL 4 Structured Query Lenguage Wykład 5 SQL 4 Structured Query Lenguage Instrukcje sterowania danymi Bazy Danych - A. Dawid 2011 1 CREATE USER Tworzy nowego użytkownika Składnia CREATE USER specyfikacja użytkownika [, specyfikacja użytkownika]...

Bardziej szczegółowo

. III atyka, sem, Inform Symulator puterów Escape rchitektura kom A

. III atyka, sem, Inform Symulator puterów Escape rchitektura kom A Symulator Escape Konfiguracja ogólna Enable MUL and DIV Complete Set of Comp.Oper Sign Extension of B/H/W Memory Oper on B/H/W Program Program Dane Dane Załaduj konfigurację symulatora (File -> OpenFile)

Bardziej szczegółowo

Waga Libra wersja 4.1x Modbus TCP

Waga Libra wersja 4.1x Modbus TCP Waga Libra wersja 4.1x Modbus TCP Listopad 2011 r. Systemy Sterowania i Ważenia Marek Chwierut, Zenon Garczarek sp.j. ul. Żółkiewskiego 3 63-400 Ostrów Wielkopolski tel/fax + 48 62 737 27 48, tel. +48

Bardziej szczegółowo

PU002 Sweex 2 Port Serial PCI Card

PU002 Sweex 2 Port Serial PCI Card PU002 Sweex 2 Port Serial PCI Card Wstęp Dziękujemy za zakup Sweex 2 Port Serial PCI Card. Karta umożliwia łatwe dołączenie dwóch portów szeregowych do komputera. Aby zapewnić jej poprawne działanie, należy

Bardziej szczegółowo

TECHNIKA MIKROPROCESOROWA

TECHNIKA MIKROPROCESOROWA LABORATORIUM TECHNIKA MIKROPROCESOROWA Port transmisji szeregowej USART ATmega Opracował: Tomasz Miłosławski 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się ze sposobami komunikacji mikrokontrolera

Bardziej szczegółowo

1.10 MODUŁY KOMUNIKACYJNE

1.10 MODUŁY KOMUNIKACYJNE ASTOR GE INTELLIGENT PLATFORMS - VERSAMAX NANO/MICRO 1.10 MODUŁY KOMUNIKACYJNE IC200SET001 konwerter łącza RS (RS232 lub RS485) na Ethernet (10/100Mbit), obsługiwane protokoły: SRTP, Modbus TCP IC200USB001

Bardziej szczegółowo

Architektura ARM. Materiały do wykładu. Marcin Peczarski. 19 maja 2015. Instytut Informatyki Uniwersytet Warszawski

Architektura ARM. Materiały do wykładu. Marcin Peczarski. 19 maja 2015. Instytut Informatyki Uniwersytet Warszawski 7 1 2 Materiały do wykładu Architektura ARM Marcin Peczarski Instytut Informatyki Uniwersytet Warszawski 19 maja 2015 7 1 2 1 ARM = Advanced RISC Machines Międzynarodowa firma, mająca główną siedzibę w

Bardziej szczegółowo

Programowanie mikrokontrolerów AVR z rodziny ATmega.

Programowanie mikrokontrolerów AVR z rodziny ATmega. Programowanie mikrokontrolerów AVR z rodziny ATmega. Materiały pomocnicze Jakub Malewicz jakub.malewicz@pwr.wroc.pl Wszelkie prawa zastrzeżone. Kopiowanie w całości lub w częściach bez zgody i wiedzy autora

Bardziej szczegółowo

TWORZENIE PROJEKTU W RIDE

TWORZENIE PROJEKTU W RIDE TWORZENIE PROJEKTU W RIDE Zintegrowane środowisko programistyczne RIDE7 firmy Raisonance umożliwia tworzenie, kompilację i debuggowanie kodu źródłowego na wiele różnych platform sprzętowych. Pakiet oprogramowania

Bardziej szczegółowo

Spanning Tree to samo zło, czyli Protekcja Ringu w Ethernecie na podstawie wdrożenia w sieci Leon

Spanning Tree to samo zło, czyli Protekcja Ringu w Ethernecie na podstawie wdrożenia w sieci Leon Spanning Tree to samo zło, czyli Protekcja Ringu w Ethernecie na podstawie wdrożenia w sieci Leon coś o mnie dlaczego ten temat? Co jest złego w Spanning Tree? (subiektywnie) Długie czasy konwergencji

Bardziej szczegółowo